JPH0621059A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0621059A
JPH0621059A JP4177888A JP17788892A JPH0621059A JP H0621059 A JPH0621059 A JP H0621059A JP 4177888 A JP4177888 A JP 4177888A JP 17788892 A JP17788892 A JP 17788892A JP H0621059 A JPH0621059 A JP H0621059A
Authority
JP
Japan
Prior art keywords
film
wiring
polycrystalline silicon
semiconductor device
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4177888A
Other languages
Japanese (ja)
Inventor
Yutaka Maruo
豊 丸尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4177888A priority Critical patent/JPH0621059A/en
Publication of JPH0621059A publication Critical patent/JPH0621059A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To prevent oxidation of interconnections made of polyside, to eliminate a stress at the interconnection and an insulating film formed around the interconnection and to obtain high yield and high reliability by increasing a thickness of a layer insulating film on the interconnection of the polyside thicker than that of a layer insulating film on the other interconnection. CONSTITUTION:The semiconductor device comprises at least three-layers or more of interconnections. In such a device, a thickness Ta of a layer insulating film between a first interconnection 107 and a second interconnection of polyside formed of a polycrystalline silicon film 105 and a silicide film 106 formed under the interconnection 107 is thicker than that Tb of a second layer insulating film formed between a third interconnection 103 and the interconnection 107 formed under the second interconnections 105, 106. Thus, oxygen is diffused in the interlayer insulating film by later heat treating in an atmosphere containing oxygen to increase a time arriving at the interconnection, thereby scarcely oxidizing due to reaction of the silicon with the oxygen in the interconnection.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置及び、その
製造方法に関し、特に半導体基板上に多結晶シリコン
膜、シリサイド膜から、構成されるポリサイドにより成
る配線を具備するMIS型半導体装置及び、その製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a MIS type semiconductor device having a wiring made of polycide composed of a polycrystalline silicon film and a silicide film on a semiconductor substrate, The manufacturing method is related.

【0002】[0002]

【従来の技術】従来のMIS型半導体装置においては、
多結晶シリコン膜、シリサイド膜から構成されるポリサ
イドにより成る配線を形成した後、層間絶縁膜としてシ
リコン酸化膜を堆積して、シリコン酸化膜はそのままの
状態であった。
2. Description of the Related Art In a conventional MIS type semiconductor device,
After forming a wiring made of polycide composed of a polycrystalline silicon film and a silicide film, a silicon oxide film was deposited as an interlayer insulating film, and the silicon oxide film was left as it was.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来の半導体
装置及び、その製造方法では、その後の酸素を含む雰囲
気中で熱処理を行なうため、多結晶シリコン膜、シリサ
イド膜から構成されるポリサイドにより成る配線中のシ
リコンと酸素が反応し酸化が起こり、配線とその周囲の
絶縁膜にストレスが生まれる。そのため、配線間の電流
リークが発生し易くなることと、配線の周囲の絶縁膜が
破壊し易くなるため、半導体装置として、特性不良を引
き起こすという課題がある。
However, in the conventional semiconductor device and its manufacturing method, since the subsequent heat treatment is performed in an atmosphere containing oxygen, an interconnection made of polycide composed of a polycrystalline silicon film and a silicide film is formed. Oxidation occurs due to the reaction of silicon and oxygen inside, and stress is generated in the wiring and the insulating film around it. Therefore, current leakage between the wirings is likely to occur, and the insulating film around the wirings is easily broken, which causes a problem that the semiconductor device causes defective characteristics.

【0004】そこで、本発明は、かかる課題を解決し、
高歩留りかつ信頼性の高い半導体装置及び、その製造方
法を提供することにある。
Therefore, the present invention solves such a problem,
An object of the present invention is to provide a semiconductor device with high yield and high reliability, and a manufacturing method thereof.

【0005】[0005]

【課題を解決するための手段】本発明は、少なくとも三
層以上の配線を具備する半導体装置に於て、第1の配線
と前記第1の配線下に形成される多結晶シリコン膜、シ
リサイド膜から構成されるポリサイドにより成る第2の
配線間の第1の層間絶縁膜の膜厚が前記第2の配線下に
形成される第3の配線と前記第1の配線間に形成される
第2の層間絶縁膜の膜厚よりも厚いことを特徴とし、少
なくとも三層以上の配線を具備する半導体装置に於て、
半導体基板上に第1の配線を形成する工程と、前記第1
の配線上に第1の絶縁膜を形成する工程と、前記第1の
絶縁膜上に多結晶シリコン膜を堆積する工程と、前記多
結晶シリコン膜上にシリサイド膜を形成する工程と、前
記多結晶シリコン膜とシリサイド膜を選択的に除去し、
第2の配線を形成する工程と、前記第2の配線上に第2
の層間絶縁膜を堆積する工程と、前記第2の配線を除く
領域上の前記第2の層間絶縁膜を選択的に削減する工程
と、前記第2の層間絶縁膜上に第3の配線を形成する工
程を含むことを特徴とする。
According to the present invention, in a semiconductor device having at least three layers of wiring, a first wiring and a polycrystalline silicon film or a silicide film formed under the first wiring are provided. The first interlayer insulating film between the second wirings made of polycide is composed of a second wiring formed between the third wirings formed under the second wirings and the first wirings. A semiconductor device having at least three or more layers of wiring,
Forming a first wiring on a semiconductor substrate;
A step of forming a first insulating film on the wiring, a step of depositing a polycrystalline silicon film on the first insulating film, a step of forming a silicide film on the polycrystalline silicon film, Selectively remove the crystalline silicon film and the silicide film,
Forming a second wiring, and forming a second wiring on the second wiring.
A step of depositing an interlayer insulating film, a step of selectively reducing the second interlayer insulating film on a region excluding the second wiring, and a step of forming a third wiring on the second interlayer insulating film. It is characterized by including a step of forming.

【0006】また、少なくとも三層以上の配線を具備す
る半導体装置に於て、中間に位置し、且つ多結晶シリコ
ン膜、シリサイドから構成されるポリサイドにより成る
配線上に形成される層間絶縁膜が、シリコン窒化膜を含
むことを特徴とし、少なくとも三層以上の配線を具備す
る半導体装置に於て、半導体基板上に多結晶シリコン膜
を堆積する工程と、前記多結晶シリコン膜上にシリサイ
ド膜を形成する工程と、前記多結晶シリコン膜とシリサ
イド膜を選択的に除去し、第2の配線を形成する工程
と、前記第2の配線上にシリコン窒化膜を堆積する工程
を含むことを特徴とする。
In a semiconductor device having at least three layers of wiring, an interlayer insulating film formed in the middle and on the wiring made of polycide composed of a polycrystalline silicon film and silicide, A step of depositing a polycrystalline silicon film on a semiconductor substrate, and a silicide film formed on the polycrystalline silicon film, in a semiconductor device including at least three layers of wirings, including a silicon nitride film And a step of selectively removing the polycrystalline silicon film and the silicide film to form a second wiring, and a step of depositing a silicon nitride film on the second wiring. .

【0007】また、少なくとも三層以上の配線を具備す
る半導体装置に於て、中間に位置し、且つ多結晶シリコ
ン膜、シリサイドから構成されるポリサイドにより成る
配線上に形成される層間絶縁膜が、x,y>0を満足する
SiOxyを含むことを特徴とし、少なくとも三層以上
の配線を具備する半導体装置に於て、半導体基板上に多
結晶シリコン膜を堆積する工程と、前記多結晶シリコン
膜上にシリサイド膜を形成する工程と、前記多結晶シリ
コン膜とシリサイド膜を選択的に除去し、第2の配線を
形成する工程と、前記第2の配線上にシリコン酸化膜を
堆積する工程と、その後、NH3を含有する雰囲気中で
熱処理を行なう工程を含むことを特徴とし、前記NH3
を含有する雰囲気は、NH3 のみ、あるいはN2 、不活
性ガスにより希釈されたことを特徴とする。
In a semiconductor device having at least three layers of wiring, an interlayer insulating film formed in the middle and on a wiring made of polycide composed of a polycrystalline silicon film and silicide, a step of depositing a polycrystalline silicon film on a semiconductor substrate in a semiconductor device having at least three or more wiring layers, characterized in that it contains SiO x N y satisfying x, y>0; A step of forming a silicide film on the crystalline silicon film; a step of selectively removing the polycrystalline silicon film and the silicide film to form a second wiring; and a step of depositing a silicon oxide film on the second wiring. a step of, then comprising a step of performing heat treatment in an atmosphere containing NH 3, the NH 3
The atmosphere containing is characterized by being diluted only with NH 3 , or with N 2 , an inert gas.

【0008】また、少なくとも三層以上の配線を具備す
る半導体装置に於て、半導体基板上に多結晶シリコン膜
を堆積する工程と、前記多結晶シリコン膜上にシリサイ
ド膜を形成する工程と、前記多結晶シリコン膜とシリサ
イド膜を選択的に除去し、第2の配線を形成する工程
と、前記第2の配線上にシリコン酸化膜を堆積する工程
と、その後、N2Oを含有する雰囲気中で熱処理を行な
う工程を含むことを特徴とし、前記N2Oを含有する雰
囲気は、N2O のみ、あるいはN2 、不活性ガスにより
希釈されたことを特徴とする。
In a semiconductor device having at least three layers of wiring, a step of depositing a polycrystalline silicon film on a semiconductor substrate, a step of forming a silicide film on the polycrystalline silicon film, A step of selectively removing the polycrystalline silicon film and the silicide film to form a second wiring, a step of depositing a silicon oxide film on the second wiring, and then in an atmosphere containing N 2 O The method is characterized in that the atmosphere containing N 2 O is diluted with N 2 O alone or N 2 and an inert gas.

【0009】また、少なくとも三層以上の配線を具備す
る半導体装置に於て、半導体基板上に多結晶シリコン膜
を堆積する工程と、前記多結晶シリコン膜上にシリサイ
ド膜を形成する工程と、前記多結晶シリコン膜とシリサ
イド膜を選択的に除去し、第2の配線を形成する工程
と、前記第2の配線上にシリコン酸化膜を堆積する工程
と、その後、前記シリコン酸化膜中に窒素イオンを注入
する工程を含むことを特徴とする。
In a semiconductor device having at least three layers of wiring, a step of depositing a polycrystalline silicon film on a semiconductor substrate, a step of forming a silicide film on the polycrystalline silicon film, A step of selectively removing the polycrystalline silicon film and the silicide film to form a second wiring, a step of depositing a silicon oxide film on the second wiring, and then nitrogen ions in the silicon oxide film. Is included.

【0010】[0010]

【作用】本発明の半導体装置及び、その製造方法におい
ては、多結晶シリコン膜、シリサイド膜から構成される
ポリサイドにより成る配線上の層間絶縁膜としてのシリ
コン酸化膜を厚くすることによって、その後の酸素を含
む雰囲気中で熱処理により層間絶縁膜中に酸素が拡散し
て配線に到達する時間を長くし、配線中のシリコンと酸
素の反応による酸化を起こり難くする。
In the semiconductor device and the method of manufacturing the same according to the present invention, the silicon oxide film as the interlayer insulating film on the wiring made of polycide composed of the polycrystalline silicon film and the silicide film is thickened to prevent the subsequent oxygen. By heat treatment in an atmosphere containing oxygen, the time for oxygen to diffuse into the interlayer insulating film and reach the wiring is lengthened, and oxidation due to the reaction between silicon and oxygen in the wiring is less likely to occur.

【0011】また、多結晶シリコン膜、シリサイド膜か
ら構成されるポリサイドにより成る配線上の層間絶縁膜
として、シリコン窒化膜あるいは、x,y>0を満足する
SiOxy(以降、オキシナイトライドと称す)を形成
することにより、配線に酸素が到達することを防ぎ、配
線中のシリコンと酸素の反応による酸化を起こり難くす
る。
Further, a silicon nitride film or SiO x N y (hereinafter referred to as oxynitride) satisfying x, y> 0 is used as an interlayer insulating film on the wiring made of polycide composed of a polycrystalline silicon film and a silicide film. Is formed), oxygen is prevented from reaching the wiring, and oxidation due to a reaction between silicon and oxygen in the wiring is less likely to occur.

【0012】[0012]

【実施例】以下、本発明について、実施例に基づき、詳
細に説明する。図1、図3、図5図7は、本発明の実施
例の半導体装置の断面図であり、図2、図4、図6、図
8は、本発明の実施例の半導体装置の製造方法により工
程順に沿った断面図である。
EXAMPLES The present invention will be described in detail below based on examples. 1, 3, and 5 are sectional views of a semiconductor device according to an embodiment of the present invention, and FIGS. 2, 4, 6, and 8 are manufacturing methods of a semiconductor device according to an embodiment of the present invention. FIG. 6 is a cross-sectional view along the order of steps.

【0013】これから、図2の本発明の実施例に基づ
き、工程順に沿って説明する。
Now, description will be given in order of steps based on the embodiment of the present invention shown in FIG.

【0014】ここで、201はシリコン基板であり、2
02,204,207はシリコン酸化膜であり、20
3,205,209は多結晶シリコンであり、206は
Mo(モリブデン)であり、208はレジストである。
まず、シリコン基板201上に熱酸化膜または、CVD
法によりシリコン酸化膜202を形成する。(図2
(a)参照) 次に、CVD法により、温度600℃〜650℃のモノ
シラン雰囲気中でによりシリコン基板全面に約100n
mから500nmの多結晶シリコン膜203を堆積さ
せ、POCl3 を用いて900℃前後で数10分間の熱
処理により多結晶シリコン膜中にP(リン)イオンを拡
散させる。または、P型不純物であるBF2 のイオンあ
るいは、N型不純物であるAs(砒素)、P(燐)イオ
ンをエネルギー30keV〜120keV、ドーズ量1
×1014cm-2以上の条件下で注入を行い高濃度不純物
層を形成する。
Here, 201 is a silicon substrate, and 2
Reference numerals 02, 204 and 207 are silicon oxide films, and 20
3, 205 and 209 are polycrystalline silicon, 206 is Mo (molybdenum), and 208 is a resist.
First, a thermal oxide film or a CVD film is formed on the silicon substrate 201.
A silicon oxide film 202 is formed by the method. (Fig. 2
(See (a)) Next, according to the CVD method, in a monosilane atmosphere at a temperature of 600 ° C. to 650 ° C., about 100 n is formed on the entire surface of the silicon substrate.
A polycrystalline silicon film 203 having a thickness of m to 500 nm is deposited, and P (phosphorus) ions are diffused in the polycrystalline silicon film by heat treatment using POCl 3 at about 900 ° C. for several tens of minutes. Alternatively, BF 2 ions that are P-type impurities or As (arsenic) and P (phosphorus) ions that are N-type impurities have an energy of 30 keV to 120 keV and a dose amount of 1
Implantation is performed under the condition of × 10 14 cm -2 or more to form a high concentration impurity layer.

【0015】次に、写真食刻法により、パターニングを
行った後、フロン123とO2 及びSF6 の混合ガスを
用い、数mTorrの圧力下でエッチングを行い、多結
晶シリコン膜203から成る第一の配線を形成する。
(図2(b)参照) そして、CVD法により、100nm〜200nmのシ
リコン酸化膜204を堆積し、写真食刻法により、パタ
ーニングを行った後、選択的にシリコン酸化膜をエッチ
ングする。(図2(c)参照) ついで温度900℃〜1000℃、Ar(アルゴン)あ
るいは、N2 により50%以下に希釈された酸素雰囲気
中で5分から1時間の熱酸化または、CVD法により、
10nm〜30nmのシリコン酸化膜を形成する。
Next, after patterning by the photo-etching method, etching is performed under a pressure of several mTorr using a mixed gas of Freon 123 and O 2 and SF 6 to form a polycrystalline silicon film 203. One wiring is formed.
(See FIG. 2B.) Then, a silicon oxide film 204 of 100 nm to 200 nm is deposited by the CVD method, patterned by the photolithography method, and then the silicon oxide film is selectively etched. (See FIG. 2 (c)) Then, by thermal oxidation or CVD for 5 minutes to 1 hour in an oxygen atmosphere diluted with Ar (argon) or N 2 at a temperature of 900 ° C. to 1000 ° C. to 50% or less.
A silicon oxide film of 10 nm to 30 nm is formed.

【0016】次に、CVD法により、温度600℃〜6
50℃のモノシラン雰囲気中でによりシリコン基板全面
に約100nmから300nmの多結晶シリコン膜20
5を堆積させ、POCl3 を用いて900℃前後で数1
0分間の熱処理により多結晶シリコン膜中にP(リン)
イオンを拡散させる。または、P型不純物であるBF2
のイオンあるいは、N型不純物であるAs(砒素)、P
(燐)イオンをエネルギー30keV〜120keV、
ドーズ量1×1014cm-2以上の条件下で注入を行い高
濃度不純物層を形成する。
Next, a temperature of 600 ° C. to 6 ° C. is obtained by the CVD method.
A polycrystalline silicon film 20 of about 100 nm to 300 nm is formed on the entire surface of the silicon substrate in a monosilane atmosphere at 50 ° C.
5 was deposited and POCl 3 was used to form a number 1 at around 900 ° C.
P (phosphorus) in the polycrystalline silicon film by heat treatment for 0 minutes
Diffuse ions. Alternatively, BF 2 which is a P-type impurity
Ions or As (arsenic), which is an N-type impurity, P
(Phosphorus) ions with an energy of 30 keV to 120 keV,
Implantation is performed under the condition of a dose amount of 1 × 10 14 cm −2 or more to form a high concentration impurity layer.

【0017】更に、CVD法または、スパッタ法により
前記多結晶シリコン膜上にMo(モリブデン)または、
Siを含むMo206を50nmから200nm堆積す
る。つぎに、写真食刻法により、パターニングを行った
後、フロン123とO2 及びSF6 の混合ガスを用い、
数mTorrの圧力下でエッチングを行い、第二の配線
を形成する。(図2(d)参照) そして、CVD法により、全面に200nm程度のシリ
コン酸化膜207を堆積する。(図2(e)参照) 次に、写真食刻法により、パターニングを行った後、選
択的に第二の配線層領域以外の領域上のシリコン酸化膜
を反応ガスCHF3 により100nm程度だけ異方性エ
ッチングする。(図2(f)参照) ついで、CVD法により、温度600℃〜650℃のモ
ノシラン雰囲気中でにより全面に70nm〜150nm
の多結晶シリコン膜209を堆積させ、P型不純物であ
るBF2 のイオンあるいは、N型不純物であるAs(砒
素)、P(燐)イオンをエネルギー30keV〜120
keV、ドーズ量1×1014cm-2以上の条件下で注入
を行い高濃度不純物層を形成する。(図2(g)参照) このようにして、図1に示す本発明の実施例である半導
体装置の構造を得ることができる。
Further, Mo (molybdenum) or, on the polycrystalline silicon film, is formed by the CVD method or the sputtering method.
Mo206 containing Si is deposited from 50 nm to 200 nm. Next, after patterning by a photo-etching method, a mixed gas of Freon 123 and O 2 and SF 6 is used,
Etching is performed under a pressure of several mTorr to form a second wiring. (See FIG. 2D) Then, a silicon oxide film 207 having a thickness of about 200 nm is deposited on the entire surface by the CVD method. (See FIG. 2E.) Next, after patterning is performed by the photolithography method, the silicon oxide film on the region other than the second wiring layer region is selectively changed by the reaction gas CHF 3 by about 100 nm. Isotropically etched. (See FIG. 2 (f)) Then, the entire surface is 70 nm to 150 nm by a CVD method in a monosilane atmosphere at a temperature of 600 ° C. to 650 ° C.
Of polycrystalline silicon film 209 is deposited, and ions of BF 2 which is a P-type impurity or As (arsenic) and P (phosphorus) ions which are N-type impurities have an energy of 30 keV to 120 keV.
Implantation is performed under the conditions of keV and dose of 1 × 10 14 cm −2 or more to form a high concentration impurity layer. (See FIG. 2G) In this manner, the structure of the semiconductor device according to the embodiment of the present invention shown in FIG. 1 can be obtained.

【0018】その後、850℃〜1000℃の酸素雰囲
気中で5分から1時間の熱酸化を行う。
After that, thermal oxidation is performed for 5 minutes to 1 hour in an oxygen atmosphere at 850 ° C. to 1000 ° C.

【0019】従来、ここで層間膜として、下層配線上と
上層配線下に形成されるシリコン酸化膜の膜厚Td(図
9参照)より中間の配線である多結晶シリコン膜、シリ
サイド膜から構成されるポリサイドにより成る配線と上
層配線下に形成されるシリコン酸化膜Tc(図9参照)
が薄いため、酸素がシリコン酸化膜中に拡散して、前記
第二の配線層中のシリコンと反応して前記第二の配線層
の酸化が起こり、配線層が薄くなり、配線とその周囲に
ストレスが生まれた。
Conventionally, here, the interlayer film is composed of a polycrystalline silicon film or a silicide film which is an intermediate wiring between the film thickness Td (see FIG. 9) of the silicon oxide film formed on the lower wiring and the lower wiring. Wiring made of polycide and a silicon oxide film Tc formed under the upper wiring (see FIG. 9)
Is thin, oxygen diffuses into the silicon oxide film, reacts with silicon in the second wiring layer to oxidize the second wiring layer, thins the wiring layer, and Stress was born.

【0020】しかし、本発明では、層間膜として、下層
配線上と上層配線下に形成されるシリコン酸化膜の膜厚
Tb(図1参照)より中間の配線である多結晶シリコン
膜、シリサイド膜から構成されるポリサイドにより成る
配線と上層配線下に形成されるシリコン酸化膜Ta(図
1参照)が厚いため、酸素がシリコン酸化膜中に拡散し
て、配線に到達する時間が長く、前記第二の配線層中の
シリコンと反応し難い。そのため、前記第二の配線層の
薄膜化が起き難く、配線膜のストレスが生まれ難く、配
線および、その周辺のストレスは低減できる。
However, in the present invention, as the interlayer film, a polycrystalline silicon film or a silicide film which is an intermediate wiring between the film thickness Tb (see FIG. 1) of the silicon oxide film formed on the lower wiring and the lower wiring is used. Since the wiring made of polycide and the silicon oxide film Ta (see FIG. 1) formed under the upper wiring are thick, oxygen diffuses into the silicon oxide film and takes a long time to reach the wiring. It is difficult to react with the silicon in the wiring layer. Therefore, it is difficult for the second wiring layer to be thinned, stress of the wiring film is less likely to occur, and stress in the wiring and its surroundings can be reduced.

【0021】これから、図4の本発明の実施例に基づ
き、工程順に沿って説明する。
Now, description will be given in order of steps based on the embodiment of the present invention shown in FIG.

【0022】ここで、401はシリコン基板であり、4
02,404,408はシリコン酸化膜であり、40
3,405,409は多結晶シリコン膜であり、406
はMo(モリブデン)、407はシリコン窒化膜であ
る。
Here, 401 is a silicon substrate, and 4
02, 404 and 408 are silicon oxide films,
3, 405 and 409 are polycrystalline silicon films, and 406
Is Mo (molybdenum), and 407 is a silicon nitride film.

【0023】まず、シリコン基板401上に熱酸化膜ま
たは、CVD法によりシリコン酸化膜402を形成す
る。(図4(a)参照) 次に、CVD法により、温度600℃〜650℃のモノ
シラン雰囲気中でによりシリコン基板全面に約100n
mから500nmの多結晶シリコン膜を堆積させ、PO
Cl3 を用いて900℃前後で数10分間の熱処理によ
り多結晶シリコン膜中にP(リン)イオンを拡散させ
る。または、P型不純物であるBF2 のイオンあるい
は、N型不純物であるAs(砒素)、P(燐)イオンを
エネルギー30keV〜120keV、ドーズ量1×1
14cm-2以上の条件下で注入を行い高濃度不純物層を
形成する。
First, a thermal oxide film or a silicon oxide film 402 is formed on a silicon substrate 401 by a CVD method. (See FIG. 4 (a)) Next, by CVD, about 100 n is deposited on the entire surface of the silicon substrate in a monosilane atmosphere at a temperature of 600 ° C. to 650 ° C.
m to 500 nm of polycrystalline silicon film is deposited,
P (phosphorus) ions are diffused in the polycrystalline silicon film by heat treatment using Cl 3 at about 900 ° C. for several tens of minutes. Alternatively, BF 2 ions that are P-type impurities or As (arsenic) and P (phosphorus) ions that are N-type impurities have an energy of 30 keV to 120 keV and a dose amount of 1 × 1.
Implantation is performed under the condition of 0 14 cm -2 or more to form a high concentration impurity layer.

【0024】そして、写真食刻法により、パターニング
を行った後、フロン123とO2 及びSF6 の混合ガス
を用い、数mTorrの圧力下でエッチングを行い、第
一の配線403を形成する。(図4(b)参照) ついで、CVD法により、100nm〜200nmのシ
リコン酸化膜404を堆積し、写真食刻法により、パタ
ーニングを行った後、選択的にシリコン酸化膜をエッチ
ングする。(図4(c)参照) 次に、温度900℃〜1000℃、Ar(アルゴン)あ
るいは、N2 により50%以下に希釈された酸素雰囲気
中で5分から1時間の熱酸化または、CVD法により、
10nm〜30nmのシリコン酸化膜を形成する。
Then, after patterning by the photo-etching method, etching is performed using a mixed gas of Freon 123 and O 2 and SF 6 under a pressure of several mTorr to form a first wiring 403. (See FIG. 4B.) Next, a silicon oxide film 404 of 100 nm to 200 nm is deposited by the CVD method, patterning is performed by the photo-etching method, and then the silicon oxide film is selectively etched. (See FIG. 4C) Next, thermal oxidation is performed for 5 minutes to 1 hour in an oxygen atmosphere diluted with Ar (argon) or N 2 at a temperature of 900 ° C. to 1000 ° C. to 50% or less, or by a CVD method. ,
A silicon oxide film of 10 nm to 30 nm is formed.

【0025】そして、CVD法により、温度600℃〜
650℃のモノシラン雰囲気中でにより半導体基板全面
に約100nmから300nmの多結晶シリコン膜40
5を堆積させ、POCl3 を用いて900℃前後で数1
0分間の熱処理により多結晶シリコン膜中にP(リン)
イオンを拡散させる。または、P型不純物であるBF2
のイオンあるいは、N型不純物であるAs(砒素)、P
(燐)イオンをエネルギー30keV〜120keV、
ドーズ量1×1014cm-2以上の条件下で注入を行い高
濃度不純物層を形成する。
Then, a temperature of 600 ° C.
The polycrystalline silicon film 40 having a thickness of about 100 nm to 300 nm is formed on the entire surface of the semiconductor substrate in a monosilane atmosphere at 650 ° C.
5 was deposited and POCl 3 was used to form a number 1 at around 900 ° C.
P (phosphorus) in the polycrystalline silicon film by heat treatment for 0 minutes
Diffuse ions. Alternatively, BF 2 which is a P-type impurity
Ions or As (arsenic), which is an N-type impurity, P
(Phosphorus) ions with an energy of 30 keV to 120 keV,
Implantation is performed under the condition of a dose amount of 1 × 10 14 cm −2 or more to form a high concentration impurity layer.

【0026】更に、CVD法または、スパッタ法により
前記多結晶シリコン膜上にMo(モリブデン)または、
Siを含むMo406を50nmから200nm堆積す
る。そして、写真食刻法により、パターニングを行った
後、フロン123とO2 及びSF6 の混合ガスを用い、
数mTorrの圧力下でエッチングを行い、第二の配線
を形成する。(図4(d)参照) つぎに、CVD法により、シリコン基板全面にシリコン
窒化膜407を50nm〜150nm堆積する。(図4
(e)参照) それから、CVD法により、100nm程度のシリコン
酸化膜408を堆積する。(図4(f)参照) 次に、CVD法により、温度600℃〜650℃のモノ
シラン雰囲気中でにより半導体基板全面に70nm〜1
50nmの多結晶シリコン膜409を堆積させ、P型不
純物であるBF2 のイオンあるいは、N型不純物である
As(砒素)、P(燐)イオンをエネルギー30keV
〜120keV、ドーズ量1×1014cm-2以上の条件
下で注入を行い高濃度不純物層を形成する。(図4
(g)参照) このようにして、図3に示す本発明の実施例である半導
体装置の構造を得ることができる。
Further, Mo (molybdenum) or, on the polycrystalline silicon film, is formed by the CVD method or the sputtering method.
Mo 406 containing Si is deposited to a thickness of 50 nm to 200 nm. Then, after patterning by the photo-etching method, using a mixed gas of Freon 123 and O 2 and SF 6 ,
Etching is performed under a pressure of several mTorr to form a second wiring. (See FIG. 4D) Next, a silicon nitride film 407 is deposited to 50 nm to 150 nm on the entire surface of the silicon substrate by the CVD method. (Fig. 4
Then, a silicon oxide film 408 having a thickness of about 100 nm is deposited by the CVD method. (See FIG. 4 (f)) Next, by a CVD method in a monosilane atmosphere at a temperature of 600 ° C. to 650 ° C., 70 nm to 1 on the entire surface of the semiconductor substrate.
A 50 nm polycrystalline silicon film 409 is deposited, and BF 2 ions which are P-type impurities or As (arsenic) and P (phosphorus) ions which are N-type impurities have an energy of 30 keV.
Implantation is performed under conditions of 120 keV and a dose of 1 × 10 14 cm -2 or more to form a high concentration impurity layer. (Fig. 4
(See (g)) Thus, the structure of the semiconductor device according to the embodiment of the present invention shown in FIG. 3 can be obtained.

【0027】ついで、850℃〜1000℃の酸素雰囲
気中で5分から1時間の熱酸化を行う。
Then, thermal oxidation is performed for 5 minutes to 1 hour in an oxygen atmosphere at 850 ° C. to 1000 ° C.

【0028】従来、ここで層間膜として、多結晶シリコ
ン膜、シリサイド膜から構成されるポリサイドにより成
る配線上に形成されるシリコン酸化膜単独であったた
め、その後の酸素雰囲気中での熱処理により、酸素がシ
リコン酸化膜中に拡散して、配線層中のシリコンと反応
して配線層の酸化が起こり、配線層が薄くなり、配線お
よび、その周辺のストレスが生まれた。
Conventionally, since the silicon oxide film alone formed on the wiring made of polycide composed of a polycrystalline silicon film and a silicide film is used as the interlayer film here, the subsequent heat treatment in an oxygen atmosphere causes oxygen to be generated. Diffused into the silicon oxide film and reacted with silicon in the wiring layer to oxidize the wiring layer, thin the wiring layer, and generate stress in the wiring and its surroundings.

【0029】しかし、本発明では、多結晶シリコン膜、
シリサイド膜から構成されるポリサイドにより成る配線
上に形成される層間膜としてシリコン窒化膜を形成する
ため、酸素がシリコン酸化膜中に拡散して配線に到達す
るのを防ぐ。そのため、前記第二の配線層の酸化が起き
ず、薄膜化が起き難くなり、配線および、その周辺のス
トレスは低減できる。
However, in the present invention, a polycrystalline silicon film,
Since the silicon nitride film is formed as the interlayer film formed on the wiring made of polycide made of the silicide film, oxygen is prevented from diffusing into the silicon oxide film and reaching the wiring. Therefore, oxidation of the second wiring layer does not occur, and it is difficult for the second wiring layer to be thinned, and the stress on the wiring and its periphery can be reduced.

【0030】これから、図6の本発明の実施例に基づ
き、工程順に沿って説明する。ここで、601はシリコ
ン基板であり、602,604,607,609はシリ
コン酸化膜であり、603,605,610は多結晶シ
リコン膜であり、606はMo(モリブデン)、608
はオキシナイトライド膜である。
Now, description will be given in order of steps based on the embodiment of the present invention shown in FIG. Here, 601 is a silicon substrate, 602, 604, 607 and 609 are silicon oxide films, 603, 605 and 610 are polycrystalline silicon films, 606 is Mo (molybdenum), 608.
Is an oxynitride film.

【0031】まず、シリコン基板601上に熱酸化膜ま
たは、CVD法によりシリコン酸化膜602を形成す
る。(図6(a)参照) 次に、CVD法により、温度600℃〜650℃のモノ
シラン雰囲気中でによりシリコン基板全面に約100n
mから500nmの多結晶シリコン膜603を堆積さ
せ、POCl3 を用いて900℃前後で数10分間の熱
処理により多結晶シリコン膜中にP(リン)イオンを拡
散させる。または、P型不純物であるBF2 のイオンあ
るいは、N型不純物であるAs(砒素)、P(燐)イオ
ンをエネルギー30keV〜120keV、ドーズ量1
×1014cm-2以上の条件下で注入を行い高濃度不純物
層を形成する。
First, a thermal oxide film or a silicon oxide film 602 is formed on the silicon substrate 601 by the CVD method. (See FIG. 6 (a)) Next, by CVD, about 100 n is formed on the entire surface of the silicon substrate in a monosilane atmosphere at a temperature of 600 ° C. to 650 ° C.
A polycrystalline silicon film 603 having a thickness of m to 500 nm is deposited, and P (phosphorus) ions are diffused in the polycrystalline silicon film by heat treatment using POCl 3 at about 900 ° C. for several tens of minutes. Alternatively, BF 2 ions that are P-type impurities or As (arsenic) and P (phosphorus) ions that are N-type impurities have an energy of 30 keV to 120 keV and a dose amount of 1
Implantation is performed under the condition of × 10 14 cm -2 or more to form a high concentration impurity layer.

【0032】そして、写真食刻法により、パターニング
を行った後、フロン123とO2 及びSF6 の混合ガス
を用い、数mTorrの圧力下でエッチングを行い、第
一の配線を形成する。(図6(b)参照) ついで、CVD法により、100nm〜200nmのシ
リコン酸化膜604を堆積し、写真食刻法により、パタ
ーニングを行った後、選択的にシリコン酸化膜をエッチ
ングする。(図6(c)参照) 次に、温度900℃〜1000℃、Ar(アルゴン)あ
るいは、N2 により50%以下に希釈された酸素雰囲気
中で5分から1時間の熱酸化を行い、10nm〜30n
mのシリコン酸化膜を形成する。
Then, after patterning by the photo-etching method, etching is performed under a pressure of several mTorr using a mixed gas of Freon 123 and O 2 and SF 6 to form a first wiring. (See FIG. 6B.) Next, a 100 nm to 200 nm silicon oxide film 604 is deposited by the CVD method, patterned by the photolithography method, and then the silicon oxide film is selectively etched. (See FIG. 6C) Next, thermal oxidation is performed for 5 minutes to 1 hour at a temperature of 900 ° C. to 1000 ° C. in an oxygen atmosphere diluted with Ar (argon) or N 2 to 50% or less, and 10 nm to 10 nm 30n
m silicon oxide film is formed.

【0033】そして、CVD法により、温度600℃〜
650℃のモノシラン雰囲気中でにより半導体基板全面
に約100nmから300nmの多結晶シリコン膜60
5を堆積させ、POCl3 を用いて900℃前後で数1
0分間の熱処理により多結晶シリコン膜中にP(リン)
イオンを拡散させる。または、P型不純物であるBF2
のイオンあるいは、N型不純物であるAs(砒素)、P
(燐)イオンをエネルギー30keV〜120keV、
ドーズ量1×1014cm-2以上の条件下で注入を行い高
濃度不純物層を形成する。
Then, a temperature of 600 ° C.
A polycrystalline silicon film 60 of about 100 nm to 300 nm is formed on the entire surface of the semiconductor substrate in a monosilane atmosphere at 650 ° C.
5 was deposited and POCl 3 was used to form a number 1 at around 900 ° C.
P (phosphorus) in the polycrystalline silicon film by heat treatment for 0 minutes
Diffuse ions. Alternatively, BF 2 which is a P-type impurity
Ions or As (arsenic), which is an N-type impurity, P
(Phosphorus) ions with an energy of 30 keV to 120 keV,
Implantation is performed under the condition of a dose amount of 1 × 10 14 cm −2 or more to form a high concentration impurity layer.

【0034】更に、CVD法または、スパッタ法により
前記多結晶シリコン膜605上にMo(モリブデン)ま
たは、Siを含むMo606を50nmから200nm
堆積する。
Further, Mo (molybdenum) or Mo containing 606 containing Si is deposited to 50 nm to 200 nm on the polycrystalline silicon film 605 by the CVD method or the sputtering method.
accumulate.

【0035】そして、写真食刻法により、パターニング
を行った後、フロン123とO2 及びSF6 の混合ガス
を用い、数mTorrの圧力下でエッチングを行い、第
二の配線を形成する。(図6(d)参照) それから、900℃程度の酸素雰囲気中で熱酸化あるい
は、CVD法により、20nm〜50nmのシリコン酸
化膜607を堆積する。(図6(e)参照) 次に、温度950℃〜1100℃のNH3雰囲気中で5
分から1時間の熱処理を行いオキシナイトライド膜60
8を形成する。(図6(f)参照) それから、CVD法により、100nm程度のシリコン
酸化膜609を堆積する。(図6(g)参照) 次に、CVD法により、温度600℃〜650℃のモノ
シラン雰囲気中でにより半導体基板全面に70nm〜1
50nmの多結晶シリコン膜610を堆積させ、P型不
純物であるBF2 のイオンあるいは、N型不純物である
As(砒素)、P(燐)イオンをエネルギー30keV
〜120keV、ドーズ量1×1014cm-2以上の条件
下で注入を行い高濃度不純物層を形成する。(図6
(h)参照) このようにして、図5に示す本発明の実施例である半導
体装置の構造を得ることができる。
Then, after patterning by the photo-etching method, etching is performed under a pressure of several mTorr using a mixed gas of Freon 123 and O 2 and SF 6 to form a second wiring. (See FIG. 6D.) Then, a silicon oxide film 607 of 20 nm to 50 nm is deposited by thermal oxidation or a CVD method in an oxygen atmosphere at about 900 ° C. (See FIG. 6E) Next, in an NH 3 atmosphere at a temperature of 950 ° C. to 1100 ° C., 5
Oxynitride film 60 after heat treatment for 1 minute to 1 minute
8 is formed. (See FIG. 6F) Then, a silicon oxide film 609 of about 100 nm is deposited by the CVD method. (See FIG. 6 (g)) Next, by a CVD method, in a monosilane atmosphere at a temperature of 600 ° C. to 650 ° C., the entire surface of the semiconductor substrate is 70 nm to 1 nm.
A 50 nm polycrystalline silicon film 610 is deposited, and BF 2 ions which are P-type impurities or As (arsenic) and P (phosphorus) ions which are N-type impurities have an energy of 30 keV.
Implantation is performed under conditions of 120 keV and a dose of 1 × 10 14 cm -2 or more to form a high concentration impurity layer. (Fig. 6
(H)) In this way, the structure of the semiconductor device according to the embodiment of the present invention shown in FIG. 5 can be obtained.

【0036】ついで、850℃〜1000℃の酸素雰囲
気中で5分から1時間の熱酸化を行う。
Then, thermal oxidation is performed for 5 minutes to 1 hour in an oxygen atmosphere at 850 ° C. to 1000 ° C.

【0037】従来、ここで層間膜として、多結晶シリコ
ン膜、シリサイド膜から構成されるポリサイドにより成
る配線上に形成されるシリコン酸化膜単独であったた
め、その後の酸素雰囲気中での熱処理により、酸素がシ
リコン酸化膜中に拡散して、配線層中のシリコンと反応
して配線層の酸化が起こり、配線層が薄くなり、配線お
よび、その周辺のストレスが生まれた。
Conventionally, since the silicon oxide film alone formed on the wiring made of polycide composed of a polycrystalline silicon film and a silicide film is used as the interlayer film here, the subsequent heat treatment in an oxygen atmosphere results in oxygen. Diffused into the silicon oxide film and reacted with silicon in the wiring layer to oxidize the wiring layer, thin the wiring layer, and generate stress in the wiring and its surroundings.

【0038】しかし、本発明では、多結晶シリコン膜、
シリサイド膜から構成されるポリサイドにより成る配線
上に形成される層間膜としてオキシナイトライド膜を形
成するため、酸素がシリコン酸化膜中に拡散して配線に
到達するのを防ぐ。そのため、前記第二の配線層の酸化
が起きず、薄膜化が起き難くなり、配線および、その周
辺のストレスは低減できる。
However, in the present invention, the polycrystalline silicon film,
Since the oxynitride film is formed as the interlayer film formed on the wiring made of polycide made of the silicide film, oxygen is prevented from diffusing into the silicon oxide film and reaching the wiring. Therefore, oxidation of the second wiring layer does not occur, and it is difficult for the second wiring layer to be thinned, and the stress on the wiring and its periphery can be reduced.

【0039】尚、図6においては、オキシナイトライド
膜を形成する熱処理をNH3 雰囲気中で行う実施例につ
いて説明したが、N2O 雰囲気中で、温度850℃〜1
000℃の5分から1時間の熱処理を行いオキシナイト
ライド膜を形成し、図5に示す本発明の実施例である半
導体装置の構造を得ることができる。この場合、NH3
雰囲気よりも、低温で処理が可能であるため、MISト
ランジスタへの影響が少ない。
Although FIG. 6 shows an example in which the heat treatment for forming the oxynitride film is performed in an NH 3 atmosphere, the temperature is from 850 ° C. to 1 in an N 2 O atmosphere.
By performing heat treatment at 000 ° C. for 5 minutes to 1 hour to form an oxynitride film, the structure of the semiconductor device according to the embodiment of the present invention shown in FIG. 5 can be obtained. In this case, NH 3
Since the treatment can be performed at a temperature lower than that in the atmosphere, the MIS transistor is less affected.

【0040】また、NH3 雰囲気、N2O 雰囲気は、N
2 あるいは、Ar(アルゴン)などの不活性ガスにより
希釈された混合ガスを用いてもよく、同様の効果が得ら
れる。 これから、図8の本発明の実施例に基づき、工
程順に沿って説明する。ここで、801はシリコン基板
であり、802,804,807,810はシリコン酸
化膜であり、803,805,811は多結晶シリコン
であり、806Mo(モリブデン)であり、808は窒
素イオンであり、809はオキシナイトライド膜であ
る。
The NH 3 atmosphere and the N 2 O atmosphere are N
2 or may be a mixed gas diluted with an inert gas such as Ar (argon), the same effect can be obtained. Now, description will be given in order of steps based on the embodiment of the present invention shown in FIG. Here, 801 is a silicon substrate, 802, 804, 807, 810 are silicon oxide films, 803, 805, 811 are polycrystalline silicon, 806Mo (molybdenum), 808 is nitrogen ion, 809 is an oxynitride film.

【0041】まず、シリコン基板801上に熱酸化膜ま
たは、CVD法によりシリコン酸化膜802を形成す
る。(図8(a)参照) 次に、CVD法により、温度600℃〜650℃のモノ
シラン雰囲気中でによりシリコン基板全面に約100n
mから500nmの多結晶シリコン膜803を堆積さ
せ、POCl3 を用いて900℃前後で数10分間の熱
処理により多結晶シリコン膜中にP(リン)イオンを拡
散させる。または、P型不純物であるBF2 のイオンあ
るいは、N型不純物であるAs(砒素)、P(燐)イオ
ンをエネルギー30keV〜120keV、ドーズ量1
×1014cm-2以上の条件下で注入を行い高濃度不純物
層を形成する。
First, a thermal oxide film or a silicon oxide film 802 is formed on the silicon substrate 801 by the CVD method. (See FIG. 8A) Next, by CVD, about 100 n is formed on the entire surface of the silicon substrate in a monosilane atmosphere at a temperature of 600 ° C. to 650 ° C.
A polycrystalline silicon film 803 having a thickness of m to 500 nm is deposited, and P (phosphorus) ions are diffused in the polycrystalline silicon film by heat treatment using POCl 3 at about 900 ° C. for several tens of minutes. Alternatively, BF 2 ions that are P-type impurities or As (arsenic) and P (phosphorus) ions that are N-type impurities have an energy of 30 keV to 120 keV and a dose amount of 1
Implantation is performed under the condition of × 10 14 cm -2 or more to form a high concentration impurity layer.

【0042】そして、写真食刻法により、パターニング
を行った後、フロン123とO2 及びSF6 の混合ガス
を用い、数mTorrの圧力下でエッチングを行い、第
一の配線を形成する。(図8(b)参照) ついで、CVD法により、100nm〜200nmのシ
リコン酸化膜804を堆積し、写真食刻法により、パタ
ーニングを行った後、選択的にシリコン酸化膜をエッチ
ングする。(図8(c)参照) 次に、温度900℃〜1000℃、Ar(アルゴン)あ
るいは、N2 により50%以下に希釈された酸素雰囲気
中で5分から1時間の熱酸化を行い、10nm〜30n
mのシリコン酸化膜を形成する。
After patterning by the photo-etching method, etching is performed under a pressure of several mTorr using a mixed gas of Freon 123 and O 2 and SF 6 to form a first wiring. (See FIG. 8B) Next, a silicon oxide film 804 of 100 nm to 200 nm is deposited by the CVD method, and after patterning by the photo-etching method, the silicon oxide film is selectively etched. (See FIG. 8C) Next, thermal oxidation is performed for 5 minutes to 1 hour at a temperature of 900 ° C. to 1000 ° C. in an oxygen atmosphere diluted with Ar (argon) or N 2 to 50% or less, and 10 nm to 10 nm 30n
m silicon oxide film is formed.

【0043】そして、CVD法により、温度600℃〜
650℃のモノシラン雰囲気中でにより半導体基板全面
に約100nmから300nmの多結晶シリコン膜80
5を堆積させ、POCl3 を用いて900℃前後で数1
0分間の熱処理により多結晶シリコン膜中にP(リン)
イオンを拡散させる。または、P型不純物であるBF2
のイオンあるいは、N型不純物であるAs(砒素)、P
(燐)イオンをエネルギー30keV〜120keV、
ドーズ量1×1014cm-2以上の条件下で注入を行い高
濃度不純物層を形成する。
Then, a temperature of 600 ° C.
A polycrystalline silicon film 80 having a thickness of about 100 nm to 300 nm is formed on the entire surface of the semiconductor substrate in a monosilane atmosphere at 650 ° C.
5 was deposited and POCl 3 was used to form a number 1 at around 900 ° C.
P (phosphorus) in the polycrystalline silicon film by heat treatment for 0 minutes
Diffuse ions. Alternatively, BF 2 which is a P-type impurity
Ions or As (arsenic), which is an N-type impurity, P
(Phosphorus) ions with an energy of 30 keV to 120 keV,
Implantation is performed under the condition of a dose amount of 1 × 10 14 cm −2 or more to form a high concentration impurity layer.

【0044】更に、CVD法または、スパッタ法により
前記多結晶シリコン膜上にMo(モリブデン)または、
Siを含むMo806を50nmから200nm堆積す
る。そして、写真食刻法により、パターニングを行った
後、フロン123とO2 及びSF6 の混合ガスを用い、
数mTorrの圧力下でエッチングを行い、第二の配線
を形成する。(図8(d)参照) それから、CVD法により、50nm〜150nmのシ
リコン酸化膜807を堆積する。(図8(e)参照) 次に、エネルギー30keV〜80keV、ドーズ量1
×1014cm-2以上の条件下で窒素イオン808の注入
を行い、温度900℃程度のN2 雰囲気中で5分から3
0分間の熱処理を行いオキシナイトライド膜809を形
成する。(図8(f)参照) それから、CVD法により、50nm程度のシリコン酸
化膜810を堆積する。(図8(g)参照) 次に、CVD法により、温度600℃〜650℃のモノ
シラン雰囲気中でにより半導体基板全面に70nm〜1
50nmの多結晶シリコン膜811を堆積させ、P型不
純物であるBF2 のイオンあるいは、N型不純物である
As(砒素)、P(燐)イオンをエネルギー30keV
〜120keV、ドーズ量1×1014cm-2以上の条件
下で注入を行い、高濃度不純物層を形成する。(図8
(h)参照) このようにして、図7に示す本発明の実施例である半導
体装置の構造を得ることができる。
Further, Mo (molybdenum) or, on the polycrystalline silicon film by the CVD method or the sputtering method,
Mo806 containing Si is deposited to a thickness of 50 nm to 200 nm. Then, after patterning by the photo-etching method, using a mixed gas of Freon 123 and O 2 and SF 6 ,
Etching is performed under a pressure of several mTorr to form a second wiring. (See FIG. 8D) Then, a silicon oxide film 807 of 50 nm to 150 nm is deposited by the CVD method. (See FIG. 8E) Next, energy 30 keV to 80 keV, dose 1
Nitrogen ions 808 are implanted under the condition of × 10 14 cm -2 or more, and the temperature is about 900 ° C. in an N 2 atmosphere for 5 minutes to 3 minutes.
An oxynitride film 809 is formed by performing heat treatment for 0 minutes. (See FIG. 8F) Then, a silicon oxide film 810 of about 50 nm is deposited by the CVD method. (See FIG. 8 (g)) Next, according to the CVD method, 70 nm to 1 nm is formed on the entire surface of the semiconductor substrate in a monosilane atmosphere at a temperature of 600 ° C. to 650 ° C.
A polycrystalline silicon film 811 having a thickness of 50 nm is deposited, and BF 2 ions which are P-type impurities or As (arsenic) and P (phosphorus) ions which are N-type impurities have an energy of 30 keV.
Implantation is performed under the conditions of 120 keV and a dose of 1 × 10 14 cm −2 or more to form a high concentration impurity layer. (Fig. 8
(See (h)) In this way, the structure of the semiconductor device according to the embodiment of the present invention shown in FIG. 7 can be obtained.

【0045】ついで、850℃〜1000℃の酸素雰囲
気中で5分から1時間の熱酸化を行う。
Then, thermal oxidation is performed for 5 minutes to 1 hour in an oxygen atmosphere at 850 ° C. to 1000 ° C.

【0046】図6で説明したように、従来は、配線およ
び、その周辺のストレスが生まれた。
As described with reference to FIG. 6, conventionally, stress is generated in the wiring and its surroundings.

【0047】しかし、本発明では、多結晶シリコン膜、
シリサイド膜から構成されるポリサイドにより成る配線
上に形成される層間膜としてオキシナイトライド膜を形
成するため、酸素がシリコン酸化膜中に拡散して配線に
到達するのを防ぐ。そのため、前記第二の配線層の酸化
が起きず、薄膜化が起き難くなり、配線および、その周
辺のストレスは低減できる。
However, in the present invention, a polycrystalline silicon film,
Since the oxynitride film is formed as the interlayer film formed on the wiring made of polycide made of the silicide film, oxygen is prevented from diffusing into the silicon oxide film and reaching the wiring. Therefore, oxidation of the second wiring layer does not occur, and it is difficult for the second wiring layer to be thinned, and the stress on the wiring and its periphery can be reduced.

【0048】このように形成された半導体装置および、
その製造方法では、多結晶シリコン膜、シリサイド膜か
ら構成されるポリサイドの配線を形成後の酸素雰囲気中
での熱処理により配線が酸化されることを防ぐことがで
きる。
The semiconductor device thus formed, and
In the manufacturing method, it is possible to prevent the wiring from being oxidized by the heat treatment in the oxygen atmosphere after forming the polycide wiring formed of the polycrystalline silicon film and the silicide film.

【0049】これにより、配線の酸化により生ずる配線
の薄膜化、配線及び、配線の周囲の絶縁膜のストレスを
軽減できる。
As a result, it is possible to reduce the thickness of the wiring due to the oxidation of the wiring and to reduce the stress on the wiring and the insulating film around the wiring.

【0050】よって、配線からの電流リークを低減する
ことと、配線の周囲の絶縁膜の破壊を低減することが可
能となる。
Therefore, it becomes possible to reduce the current leakage from the wiring and to reduce the breakdown of the insulating film around the wiring.

【0051】[0051]

【発明の効果】以上、述べたように本発明の半導体装置
および、その製造方法では、配線からの電流リークを低
減することと、配線の周囲の絶縁膜の破壊を低減するこ
とが可能となり、半導体装置として高歩留り且つ、高信
頼性のデバイスを提供することができる。
As described above, according to the semiconductor device and the method of manufacturing the same of the present invention, it is possible to reduce the current leakage from the wiring and the breakdown of the insulating film around the wiring. As a semiconductor device, a device with high yield and high reliability can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施例の半導体装置の製造方法に沿っ
た断面図である。
FIG. 2 is a cross-sectional view of the method for manufacturing the semiconductor device according to the exemplary embodiment of the present invention.

【図3】本発明の実施例の半導体装置の断面図である。FIG. 3 is a sectional view of a semiconductor device according to an embodiment of the present invention.

【図4】本発明の実施例の半導体装置の製造方法に沿っ
た断面図である。
FIG. 4 is a cross-sectional view along the method for manufacturing a semiconductor device according to the embodiment of the present invention.

【図5】本発明の実施例の半導体装置の断面図である。FIG. 5 is a sectional view of a semiconductor device according to an embodiment of the present invention.

【図6】本発明の実施例の半導体装置の製造方法に沿っ
た断面図である。
FIG. 6 is a cross-sectional view of the method for manufacturing the semiconductor device according to the exemplary embodiment of the present invention.

【図7】本発明の実施例の半導体装置の断面図である。FIG. 7 is a sectional view of a semiconductor device according to an example of the present invention.

【図8】本発明の実施例の半導体装置の製造方法に沿っ
た断面図である。
FIG. 8 is a sectional view taken along the method for manufacturing a semiconductor device according to the embodiment of the present invention.

【図9】従来の実施例の半導体装置の断面図である。FIG. 9 is a sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

101、201 シリコン基板 102、202 シリコン酸化膜 103、203 多結晶シリコン膜 104、204 シリコン酸化膜 105、205 多結晶シリコン膜 106、206 Mo(モリブデン) 107 多結晶シリコン膜 207 シリコン酸化膜 208 レジスト 209 多結晶シリコン膜 301、401 シリコン基板 302、402 シリコン酸化膜 303、403 多結晶シリコン膜 304、404 シリコン酸化膜 305、405 多結晶シリコン膜 306、406 Mo(モリブデン) 307、407 窒化シリコン膜 308、408 シリコン酸化膜 309、409 多結晶シリコン膜 501、601 シリコン基板 502、602 シリコン酸化膜 503、603 多結晶シリコン膜 504、604 シリコン酸化膜 505、605 多結晶シリコン膜 506、606 Mo(モリブデン) 507、607 シリコン酸化膜 508、608 オキシナイトライド膜 509、609 シリコン酸化膜 510、610 多結晶シリコン膜 701、801 シリコン基板 702、802 シリコン酸化膜 703、803 多結晶シリコン膜 704、804 シリコン酸化膜 705、805 多結晶シリコン膜 706、806 Mo(モリブデン) 707、807 シリコン酸化膜 708、809 オキシナイトライド膜 808 窒素イオン 709、810 シリコン酸化膜 710、811 多結晶シリコン膜 901 シリコン基板 902 シリコン酸化膜 903 多結晶シリコン膜 904 シリコン酸化膜 905 多結晶シリコン膜 906 Mo(モリブデン) 907 多結晶シリコン膜 101, 201 Silicon substrate 102, 202 Silicon oxide film 103, 203 Polycrystalline silicon film 104, 204 Silicon oxide film 105, 205 Polycrystalline silicon film 106, 206 Mo (molybdenum) 107 Polycrystalline silicon film 207 Silicon oxide film 208 Resist 209 Polycrystalline silicon film 301, 401 Silicon substrate 302, 402 Silicon oxide film 303, 403 Polycrystalline silicon film 304, 404 Silicon oxide film 305, 405 Polycrystalline silicon film 306, 406 Mo (molybdenum) 307, 407 Silicon nitride film 308, 408 Silicon oxide film 309, 409 Polycrystalline silicon film 501, 601 Silicon substrate 502, 602 Silicon oxide film 503, 603 Polycrystalline silicon film 504, 604 Silicon oxide film 505, 60 5 Polycrystalline Silicon Films 506 and 606 Mo (Molybdenum) 507 and 607 Silicon Oxide Films 508 and 608 Oxynitride Films 509 and 609 Silicon Oxide Films 510 and 610 Polycrystalline Silicon Films 701 and 801 Silicon Substrates 702 and 802 Silicon Oxide Films 703 803 polycrystalline silicon film 704, 804 silicon oxide film 705, 805 polycrystalline silicon film 706, 806 Mo (molybdenum) 707, 807 silicon oxide film 708, 809 oxynitride film 808 nitrogen ion 709, 810 silicon oxide film 710, 811 polycrystalline silicon film 901 silicon substrate 902 silicon oxide film 903 polycrystalline silicon film 904 silicon oxide film 905 polycrystalline silicon film 906 Mo (molybdenum) 907 polycrystalline silicon film

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】少なくとも三層以上の配線を具備する半導
体装置に於て、第1の配線と前記第1の配線下に形成さ
れる多結晶シリコン膜、シリサイド膜から構成されるポ
リサイドにより成る第2の配線間の第1の層間絶縁膜の
膜厚が前記第2の配線下に形成される第3の配線と前記
第1の配線間に形成される第2の層間絶縁膜の膜厚より
も厚いことを特徴とする半導体装置。
1. A semiconductor device comprising at least three or more layers of wiring, comprising a polycide composed of a first wiring and a polycrystalline silicon film or a silicide film formed under the first wiring. The film thickness of the first interlayer insulating film between the two wirings is greater than the film thickness of the second interlayer insulating film formed between the third wiring formed under the second wiring and the first wiring. A semiconductor device characterized by being thick.
【請求項2】少なくとも三層以上の配線を具備する半導
体装置に於て、半導体基板上に第1の配線を形成する工
程と、前記第1の配線上に第1の絶縁膜を形成する工程
と、前記第1の絶縁膜上に多結晶シリコン膜を堆積する
工程と、前記多結晶シリコン膜上にシリサイド膜を形成
する工程と、前記多結晶シリコン膜とシリサイド膜を選
択的に除去し、第2の配線を形成する工程と、前記第2
の配線上に第2の層間絶縁膜を堆積する工程と、前記第
2の配線を除く領域上の前記第2の層間絶縁膜を選択的
に削減する工程と、前記第2の層間絶縁膜上に第3の配
線を形成する工程を含むことを特徴とする半導体装置の
製造方法。
2. A semiconductor device having at least three layers of wiring, a step of forming a first wiring on a semiconductor substrate, and a step of forming a first insulating film on the first wiring. A step of depositing a polycrystalline silicon film on the first insulating film, a step of forming a silicide film on the polycrystalline silicon film, and a step of selectively removing the polycrystalline silicon film and the silicide film, Forming a second wiring;
A step of depositing a second interlayer insulating film on the wiring, a step of selectively reducing the second interlayer insulating film on a region excluding the second wiring, and a step of depositing the second interlayer insulating film on the second interlayer insulating film. A method of manufacturing a semiconductor device, comprising the step of forming a third wiring.
【請求項3】少なくとも三層以上の配線を具備する半導
体装置に於て、中間に位置し、且つ多結晶シリコン膜、
シリサイドから構成されるポリサイドにより成る配線上
に形成される層間絶縁膜が、シリコン窒化膜を含むこと
を特徴とする半導体装置。
3. A semiconductor device comprising at least three layers of wiring, which is located in the middle and is a polycrystalline silicon film,
A semiconductor device, wherein an interlayer insulating film formed on a wiring made of polycide made of silicide includes a silicon nitride film.
【請求項4】少なくとも三層以上の配線を具備する半導
体装置に於て、半導体基板上に多結晶シリコン膜を堆積
する工程と、前記多結晶シリコン膜上にシリサイド膜を
形成する工程と、前記多結晶シリコン膜とシリサイド膜
を選択的に除去し、第2の配線を形成する工程と、前記
第2の配線上にシリコン窒化膜を堆積する工程を含むこ
とを特徴とする半導体装置の製造方法。
4. A semiconductor device comprising at least three or more layers of wiring, depositing a polycrystalline silicon film on a semiconductor substrate, forming a silicide film on the polycrystalline silicon film, A method of manufacturing a semiconductor device, comprising: a step of selectively removing a polycrystalline silicon film and a silicide film to form a second wiring; and a step of depositing a silicon nitride film on the second wiring. .
【請求項5】少なくとも三層以上の配線を具備する半導
体装置に於て、中間に位置し、且つ多結晶シリコン膜、
シリサイドから構成されるポリサイドにより成る配線上
に形成される層間絶縁膜が、x,y>0を満足するSiOx
yを含むことを特徴とする半導体装置。
5. A semiconductor device having at least three layers of wiring, which is located in the middle and has a polycrystalline silicon film,
An interlayer insulating film formed on the wiring made by made polycide from silicide, x, SiO satisfies y> 0 x
A semiconductor device comprising N y .
【請求項6】少なくとも三層以上の配線を具備する半導
体装置に於て、半導体基板上に多結晶シリコン膜を堆積
する工程と、前記多結晶シリコン膜上にシリサイド膜を
形成する工程と、前記多結晶シリコン膜とシリサイド膜
を選択的に除去し、第2の配線を形成する工程と、前記
第2の配線上にシリコン酸化膜を堆積する工程と、その
後、NH3 を含有する雰囲気中で熱処理を行なう工程を
含むことを特徴とする半導体装置の製造方法。
6. In a semiconductor device having at least three layers of wiring, a step of depositing a polycrystalline silicon film on a semiconductor substrate, a step of forming a silicide film on the polycrystalline silicon film, A step of selectively removing the polycrystalline silicon film and the silicide film to form a second wiring, a step of depositing a silicon oxide film on the second wiring, and then in an atmosphere containing NH 3. A method of manufacturing a semiconductor device, comprising the step of performing heat treatment.
【請求項7】前記NH3 を含有する雰囲気は、NH3
み、あるいはN2 、不活性ガスにより希釈されたことを
特徴とする請求項6記載の半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 6, wherein the atmosphere containing NH 3 is diluted with only NH 3 , or with N 2 and an inert gas.
【請求項8】少なくとも三層以上の配線を具備する半導
体装置に於て、半導体基板上に多結晶シリコン膜を堆積
する工程と、前記多結晶シリコン膜上にシリサイド膜を
形成する工程と、前記多結晶シリコン膜とシリサイド膜
を選択的に除去し、第2の配線を形成する工程と、前記
第2の配線上にシリコン酸化膜を堆積すす工程と、その
後、N2Oを含有する雰囲気中で熱処理を行なう工程を
含むことを特徴とする半導体装置の製造方法。
8. In a semiconductor device having at least three layers of wiring, a step of depositing a polycrystalline silicon film on a semiconductor substrate, a step of forming a silicide film on the polycrystalline silicon film, A step of selectively removing the polycrystalline silicon film and the silicide film to form a second wiring, a step of depositing a silicon oxide film on the second wiring, and then an atmosphere containing N 2 O A method of manufacturing a semiconductor device, comprising the step of performing heat treatment in step 1.
【請求項9】前記N2O を含有する雰囲気は、N2O の
み、あるいはN2 、不活性ガスにより希釈されたことを
特徴とする請求項8記載の半導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 8, wherein the atmosphere containing N 2 O is diluted with N 2 O alone or N 2 and an inert gas.
【請求項10】少なくとも三層以上の配線を具備する半
導体装置に於て、半導体基板上に多結晶シリコン膜を堆
積する工程と、前記多結晶シリコン膜上にシリサイド膜
を形成する工程と、前記多結晶シリコン膜とシリサイド
膜を選択的に除去し、第2の配線を形成する工程と、前
記第2の配線上にシリコン酸化膜を堆積すす工程と、そ
の後、前記シリコン酸化膜中に窒素イオンを注入する工
程を含むことを特徴とする半導体装置の製造方法。
10. In a semiconductor device having at least three layers of wirings, a step of depositing a polycrystalline silicon film on a semiconductor substrate, a step of forming a silicide film on the polycrystalline silicon film, A step of selectively removing the polycrystalline silicon film and the silicide film to form a second wiring, a step of depositing a silicon oxide film on the second wiring, and then nitrogen ions in the silicon oxide film. A method of manufacturing a semiconductor device, comprising the step of implanting.
JP4177888A 1992-07-06 1992-07-06 Semiconductor device and manufacture thereof Pending JPH0621059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4177888A JPH0621059A (en) 1992-07-06 1992-07-06 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4177888A JPH0621059A (en) 1992-07-06 1992-07-06 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0621059A true JPH0621059A (en) 1994-01-28

Family

ID=16038817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4177888A Pending JPH0621059A (en) 1992-07-06 1992-07-06 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0621059A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244266A (en) * 2000-02-28 2001-09-07 Lg Philips Lcd Co Ltd Substrate for electronic element and its manufacturing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244266A (en) * 2000-02-28 2001-09-07 Lg Philips Lcd Co Ltd Substrate for electronic element and its manufacturing apparatus

Similar Documents

Publication Publication Date Title
US6162741A (en) Semiconductor device and manufacturing method therefor
JP2679579B2 (en) Method for manufacturing semiconductor device
JPS5843912B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH0831932A (en) Manufacture of semiconductor integrated circuit device
JPH06333944A (en) Semiconductor device
JPH0621059A (en) Semiconductor device and manufacture thereof
US5021358A (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JP3185235B2 (en) Method for manufacturing semiconductor device
JP2000082803A (en) Manufacture of semiconductor device
US6893980B1 (en) Semiconductor device and manufacturing method therefor
JPS60775A (en) Semiconductor device and manufacture thereof
US20030096466A1 (en) Method for forming gate dielectrics of varying thicknesses on a wafer
JPH06267973A (en) Manufacture of semiconductor
JP2001015754A (en) Method for forming conductive line of semiconductor device
EP0292042B1 (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
JPS63275181A (en) Manufacture of semiconductor device
JP3022629B2 (en) Semiconductor device and manufacturing method thereof
JPH02181918A (en) Manufacture of semiconductor device
JPH03102875A (en) Semiconductor device and manufacture thereof
JP2668380B2 (en) Method for manufacturing semiconductor device
JPH05259106A (en) Manufacture of semiconductor device
JPH06275619A (en) Forming method of semiconductor element
JPS62199052A (en) Manufacture of mos type semiconductor device
JPH05167023A (en) Bi-cmos device and manufacture of element isolation region thereof
JPS63204642A (en) Manufacture of cmos type semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term