JPH06204870A - Digital/analog converter with automatic correcting function - Google Patents

Digital/analog converter with automatic correcting function

Info

Publication number
JPH06204870A
JPH06204870A JP36024292A JP36024292A JPH06204870A JP H06204870 A JPH06204870 A JP H06204870A JP 36024292 A JP36024292 A JP 36024292A JP 36024292 A JP36024292 A JP 36024292A JP H06204870 A JPH06204870 A JP H06204870A
Authority
JP
Japan
Prior art keywords
conversion circuit
digital signal
signal
automatic correction
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36024292A
Other languages
Japanese (ja)
Inventor
Tetsuo Yano
哲夫 矢野
Kenji Fujii
健治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP36024292A priority Critical patent/JPH06204870A/en
Publication of JPH06204870A publication Critical patent/JPH06204870A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To provide a D/A converter with an automatic correcting function capable of automatically correcting an output of a D/A converting circuit. CONSTITUTION:In the D/A converter provided with the automatic correcting function and including a CPU 1, a timing generating circuit 2, a D/A converting circuit 3, and an A/D converting circuit 4, the circuit 3 inputs data corresponding to zero and a span applied from the CPU 1 and converts the inputted data into an analog signal 52 based upon a signal WR generated from the circuit 2, the circuit 4 inputs the D/A converted analog signal 52 and converts the signal 52 into a digital signal based upon a signal RD generated from the circuit 2 and data from the converter 4 are applied as the data of the CPU 1 to automatically correct an error of a circuit output.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はディジタルデータをア
ナログ信号に変換するD/A変換器についてのものであ
り、D/A変換出力を自動的に補正する自動補正機能の
付いたD/A変換器についてのものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a D / A converter for converting digital data into an analog signal, which is provided with an automatic correction function for automatically correcting the D / A conversion output. It is about vessels.

【0002】[0002]

【従来の技術】次に従来のD/A変換器の構成を図5に
示す。図5の11はCPU、12はタイミング発生回
路、13はD/A変換回路である。CPU11から送ら
れたデータは、タイミング発生回路12で発生する信号
WRによりD/A変換回路13でアナログ信号15に変
換される。
2. Description of the Related Art Next, the structure of a conventional D / A converter is shown in FIG. In FIG. 5, 11 is a CPU, 12 is a timing generation circuit, and 13 is a D / A conversion circuit. The data sent from the CPU 11 is converted into an analog signal 15 by the D / A conversion circuit 13 by the signal WR generated by the timing generation circuit 12.

【0003】一般にD/A変換回路13は変換誤差を持
つ。この変換誤差をできるだけ小さくするため、D/A
変換回路13の出力補正を行う必要がある。D/A変換
回路13の出力を補正する動作を図6を参照して説明す
る。図6は補正手順のフローチャートである。
Generally, the D / A conversion circuit 13 has a conversion error. In order to minimize this conversion error, D / A
It is necessary to correct the output of the conversion circuit 13. The operation of correcting the output of the D / A conversion circuit 13 will be described with reference to FIG. FIG. 6 is a flowchart of the correction procedure.

【0004】D/A変換回路13の補正を行う場合、図
6で、始めにディジタルデータ「0」を送り、その時の
アナログ信号出力15がそのデータに相当するレベルに
なるよう調整する。この段階をオフセット調整と呼ぶ。
次に出力のフルスケールに相当するデータを送り、その
時のアナログ信号出力15がフルスケールレベルになる
よう調整する。この段階をゲイン調整と呼ぶ。
When the D / A conversion circuit 13 is corrected, in FIG. 6, digital data "0" is first sent and the analog signal output 15 at that time is adjusted to a level corresponding to the data. This stage is called offset adjustment.
Then, data corresponding to the full scale of the output is sent, and the analog signal output 15 at that time is adjusted to the full scale level. This stage is called gain adjustment.

【0005】次にディジタルデータ「0」を送り、その
時のアナログ信号出力15がそのデータに相当するレベ
ルになっている事を確認する。この段階を確認と呼ぶ。
ここでレベルがずれていればもう一度オフセット調整の
段階からやりなおし、誤差が所定公差内になるまで繰り
返す。
Next, digital data "0" is sent, and it is confirmed that the analog signal output 15 at that time is at a level corresponding to the data. This stage is called confirmation.
Here, if the levels are deviated, the steps from the offset adjustment stage are performed again, and the process is repeated until the error is within the predetermined tolerance.

【0006】このような補正を行うために、通常D/A
変換回路13はオフセット調整用及びゲイン調整用の可
変抵抗器を備えている。あるいはアナログ信号を入力と
する増幅器にその機能が備わっている。
In order to make such a correction, a normal D / A
The conversion circuit 13 includes a variable resistor for offset adjustment and gain adjustment. Alternatively, an amplifier that receives an analog signal has the function.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、一般に
図5のようなD/A変換回路の補正は、誤差が所定公差
内になるまでに何度か繰り返す必要があり、非常に面倒
であった。このため、D/A変換回路が複数あり、その
出力が複数チャンネルある場合には多くの作業時間が必
要になるという欠点があった。
However, generally, the correction of the D / A conversion circuit as shown in FIG. 5 needs to be repeated several times until the error is within the predetermined tolerance, which is very troublesome. Therefore, when there are a plurality of D / A conversion circuits and the outputs thereof are a plurality of channels, there is a drawback that a lot of work time is required.

【0008】この発明は、D/A変換回路の出力補正を
自動的に行うことができる自動補正機能付D/A変換器
を提供することを目的とする。
It is an object of the present invention to provide a D / A converter with an automatic correction function that can automatically correct the output of the D / A conversion circuit.

【0009】[0009]

【課題を解決するための手段】この目的を達成するため
に、この発明では、デジタル信号をアナログ信号に変換
する自動補正機能付D/A変換器において、オフセット
調整を行う第1のディジタル信号とゲイン調整を行う第
2のディジタル信号を出力する自動補正手段1と、自動
補正手段1よりディジタル信号を入力し、このディジタ
ル信号をアナログ信号に変換するD/A変換回路3と、
D/A変換回路3で変換したアナログ信号を入力し、こ
のアナログ信号をディジタル信号に変換するA/D変換
回路4とを有し、自動補正手段1はD/A変換回路3と
A/D変換回路4とによりD/A変換およびA/D変換
された第1のディジタル信号および第2のディジタル信
号を入力することによりオフセット調整とゲイン調整を
行う。
To achieve this object, in the present invention, in a D / A converter with an automatic correction function for converting a digital signal into an analog signal, a first digital signal for offset adjustment is provided. An automatic correction means 1 for outputting a second digital signal for gain adjustment; a D / A conversion circuit 3 for inputting the digital signal from the automatic correction means 1 and converting the digital signal into an analog signal;
The automatic correction means 1 has an A / D conversion circuit 4 for inputting an analog signal converted by the D / A conversion circuit 3 and converting the analog signal into a digital signal. The offset adjustment and the gain adjustment are performed by inputting the first digital signal and the second digital signal which are D / A converted and A / D converted by the conversion circuit 4.

【0010】この発明によれば、また、ディジタル信号
をアナログ信号に変換する自動補正機能付D/A変換器
において、オフセット調整を行う第1のディジタル信号
とゲイン調整を行う第2のディジタル信号を出力する自
動補正手段1と、自動補正手段1よりディジタル信号を
入力し、このディジタル信号をアナログ信号に変換する
複数のD/A変換回路3A,3B,3C,...,3x
と、D/A変換回路3A,3B,3C,...,3xで
変換したアナログ信号を入力し、このアナログ信号をデ
ィジタル信号に変換するA/D変換回路4と、複数のD
/A変換回路3A,3B,3C,...,3xの出力端
子と接続され、これら出力端子のいずれか1つをA/D
変換回路4の入力端子と接続するスイッチ6とを備え、
自動補正手段1はスイッチ6で選択されたD/A変換回
路3A,3B,3C,...,3xとA/D変換回路4
とによりD/A変換およびA/D変換された第1のディ
ジタル信号および第2のディジタル信号を入力すること
によりD/A変換回路3A,3B,3C,...,3x
のオフセット調整とゲイン調整を行う。
According to the present invention, in a D / A converter with an automatic correction function for converting a digital signal into an analog signal, a first digital signal for offset adjustment and a second digital signal for gain adjustment are provided. The automatic correction means 1 for outputting and a plurality of D / A conversion circuits 3A, 3B, 3C ,. . . , 3x
And D / A conversion circuits 3A, 3B, 3C ,. . . , An analog signal converted by 3x is input and an A / D conversion circuit 4 for converting this analog signal into a digital signal, and a plurality of D
/ A conversion circuits 3A, 3B, 3C ,. . . , 3x output terminals and any one of these output terminals is A / D
A switch 6 connected to the input terminal of the conversion circuit 4,
The automatic correction means 1 includes D / A conversion circuits 3A, 3B, 3C ,. . . , 3x and A / D conversion circuit 4
By inputting the first digital signal and the second digital signal which are D / A converted and A / D converted by and, the D / A conversion circuits 3A, 3B, 3C ,. . . , 3x
Adjust the offset and gain of.

【0011】[0011]

【作用】この発明によれば、自動補正手段1はオフセッ
ト調整を行う第1のディジタル信号をD/A変換回路3
に出力する。第1のディジタル信号はD/A変換回路3
に入力されると、アナログ信号に変換されて出力され
る。このアナログ信号は、さらにA/D変換回路4に入
力されてディジタル信号に変換され、自動補正手段1に
入力される。自動補正手段1は、A/D変換回路4で変
換されたディジタル信号を入力すると、このディジタル
信号と先に出力した第1のディジタル信号とを比較する
ことによってオフセット調整を行う。また、自動補正手
段1はゲイン調整を行う第2のディジタル信号をD/A
変換回路3に出力する。第2のディジタル信号はD/A
変換回路3に入力されると、アナログ信号に変換されて
出力される。このゲイン調整のためのアナログ信号は、
さらにA/D変換回路4に入力されてディジタル信号に
変換され、自動補正手段1に入力される。自動補正手段
1は、A/D変換回路4で変換されたこのディジタル信
号を入力すると、このディジタル信号と先に出力した第
2のディジタル信号とを比較することによってゲイン調
整を行う。
According to the present invention, the automatic correction means 1 converts the first digital signal for offset adjustment into the D / A conversion circuit 3
Output to. The first digital signal is the D / A conversion circuit 3
When converted into an analog signal, it is converted into an analog signal and output. This analog signal is further input to the A / D conversion circuit 4, converted into a digital signal, and input to the automatic correction means 1. When the digital signal converted by the A / D conversion circuit 4 is input, the automatic correction means 1 performs offset adjustment by comparing this digital signal with the previously output first digital signal. Further, the automatic correction means 1 outputs the second digital signal for gain adjustment to the D / A.
Output to the conversion circuit 3. The second digital signal is D / A
When input to the conversion circuit 3, it is converted into an analog signal and output. The analog signal for this gain adjustment is
Further, it is input to the A / D conversion circuit 4, converted into a digital signal, and input to the automatic correction means 1. When this digital signal converted by the A / D conversion circuit 4 is input, the automatic correction means 1 performs gain adjustment by comparing this digital signal with the previously output second digital signal.

【0012】またこの発明によれば、複数のD/A変換
回路D/A変換回路3A,3B,3C,...,3xが
ある場合には、順番にスイッチ6でオフセット調整およ
びゲイン調整を行うD/A変換回路3とA/D変換回路
4とを接続し、上記処理を繰り返し行うことでオフセッ
ト調整およびゲイン調整を行う。
According to the present invention, a plurality of D / A conversion circuits D / A conversion circuits 3A, 3B, 3C ,. . . , 3x, the D / A conversion circuit 3 and the A / D conversion circuit 4 for performing the offset adjustment and the gain adjustment with the switch 6 are sequentially connected, and the offset adjustment and the gain adjustment are performed by repeating the above process. I do.

【0013】[0013]

【実施例】次にこの発明による自動補正機能付D/A変
換器の実施例を図1を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the D / A converter with an automatic correction function according to the present invention will be described with reference to FIG.

【0014】図1はこの発明による自動補正機能付D/
A変換器の一実施例を示す機能ブロック図であり、この
発明の最も基本的な構成である自動補正機能付D/A変
換器5が示されている。自動補正機能付D/A変換器5
は、CPU1、タイミング発生回路2、D/A変換回路
3、およびA/D変換回路4で構成されている。
FIG. 1 shows a D / with automatic correction function according to the present invention.
FIG. 3 is a functional block diagram showing an embodiment of an A converter, and shows a D / A converter 5 with an automatic correction function, which is the most basic configuration of the present invention. D / A converter with automatic correction function 5
Is composed of a CPU 1, a timing generation circuit 2, a D / A conversion circuit 3, and an A / D conversion circuit 4.

【0015】CPU1は、オフセット調整およびゲイン
調整を行うことにより、図1に示したD/A変換器5の
出力誤差を自動的に補正する自動補正回路である。すな
わち、CPU1は自動補正により求めたオフセット調整
値(A)とゲイン調整値(B)により、出力するデータ
xをD=A+B×xで変換することでD/A変換器5の
出力誤差の補正を行う。CPU1は、タイミング発生回
路2、D/A変換回路3およびA/D変換回路4とバス
50によりバス接続されている。
The CPU 1 is an automatic correction circuit for automatically correcting the output error of the D / A converter 5 shown in FIG. 1 by performing offset adjustment and gain adjustment. That is, the CPU 1 corrects the output error of the D / A converter 5 by converting the output data x by D = A + B × x by the offset adjustment value (A) and the gain adjustment value (B) obtained by the automatic correction. I do. The CPU 1 is bus-connected to the timing generation circuit 2, the D / A conversion circuit 3, and the A / D conversion circuit 4 by a bus 50.

【0016】タイミング発生回路2は、信号線WRによ
りD/A変換回路3に接続され、所定のタイミングでこ
の信号線WRを介して信号WRをD/A変換回路3に出
力する。タイミング発生回路2はまた、信号線RDによ
りA/D変換回路4に接続され、所定のタイミングでこ
の信号線RDを介して信号RDをD/A変換回路3に出
力する。
The timing generation circuit 2 is connected to the D / A conversion circuit 3 by a signal line WR and outputs the signal WR to the D / A conversion circuit 3 via this signal line WR at a predetermined timing. The timing generation circuit 2 is also connected to the A / D conversion circuit 4 by the signal line RD and outputs the signal RD to the D / A conversion circuit 3 via the signal line RD at a predetermined timing.

【0017】D/A変換回路3は、信号WRを入力する
と、バス50を介してCPU1から入力したディジタル
データをアナログ信号に変換する。D/A変換回路3で
変換されたアナログ信号は、信号線52を介して自動補
正機能付D/A変換器5の出力として出力されるととも
に、A/D変換回路4に入力される。なお、D/A変換
回路3は、その出力信号の範囲が必要とされる出力信号
範囲よりも大きいD/A変換回路である。
When the signal WR is input, the D / A conversion circuit 3 converts the digital data input from the CPU 1 via the bus 50 into an analog signal. The analog signal converted by the D / A conversion circuit 3 is output as an output of the D / A converter 5 with an automatic correction function via the signal line 52, and is also input to the A / D conversion circuit 4. The D / A conversion circuit 3 is a D / A conversion circuit whose output signal range is larger than the required output signal range.

【0018】A/D変換回路4は、タイミング発生回路
2より信号RDを入力すると、信号線52を介してD/
A変換されたアナログ信号を入力し、ディジタル信号に
変換する。そして、このディジタル信号をバス50を介
してCPU1に送る。
When the signal RD is input from the timing generation circuit 2, the A / D conversion circuit 4 receives D / s via the signal line 52.
The A-converted analog signal is input and converted into a digital signal. Then, this digital signal is sent to the CPU 1 via the bus 50.

【0019】次に、自動補正機能付D/A変換器5の動
作を図3および図4のフローチャートを参照して説明す
る。なおここでは、A/D変換回路4は事前にその出力
値が補正されているとする。
Next, the operation of the D / A converter 5 with the automatic correction function will be described with reference to the flowcharts of FIGS. 3 and 4. Here, it is assumed that the output value of the A / D conversion circuit 4 has been corrected in advance.

【0020】まず、初めにCPU1は出力するデータx
を、D=A+B×xに従って変換し、D/A変換回路3
に出力する。ここで初期値はそれぞれA=0、B=1で
ある。また、D/A変換回路の出力誤差が所定範囲内に
あるかどうかを示すフラグFAをこのとき“0”に設定
する。
First, the CPU 1 outputs the data x to be output.
According to D = A + B × x, and the D / A conversion circuit 3
Output to. Here, the initial values are A = 0 and B = 1, respectively. Further, the flag FA indicating whether the output error of the D / A conversion circuit is within the predetermined range is set to "0" at this time.

【0021】アナログ信号52の出力信号範囲の下限値
S(0)に相当するデータx(0)は、CPU1により
データd(0)に変換され、バス50によりD/A変換
回路3に送られる。D/A変換回路3は、CPU1から
送られてきたアナログ信号52の出力信号範囲の下限値
S(0)に相当するデータd(0)を、タイミング発生
回路2から入力した信号WRにより変換して信号線52
に出力する。
Data x (0) corresponding to the lower limit value S (0) of the output signal range of the analog signal 52 is converted into data d (0) by the CPU 1 and sent to the D / A conversion circuit 3 by the bus 50. . The D / A conversion circuit 3 converts the data d (0) corresponding to the lower limit value S (0) of the output signal range of the analog signal 52 sent from the CPU 1 by the signal WR input from the timing generation circuit 2. Signal line 52
Output to.

【0022】信号線52に出力されたデータd(0)は
A/D変換器4で読み込まれ、タイミング発生回路2の
信号RDのタイミングで再びディジタル信号に変換され
る。そして、このデータd(0)は、バス50に出力さ
れてCPU1に入力される。CPU1は、読み込んだデ
ータd(0)が下限値に相当するデータD(0)と相違
していた場合、その差を次式のようにAから差し引いて
Aに代入する。 A←A−{d(0)−D(0)} このようにしてオフセット調整値であるAを算出する。
このとき、D/A変換出力誤差である|d(0)−D
(0)|が所定範囲であるΔ以下になることが必要条件
となる。ΔはD/A変換回路の分解能である。このた
め、もしこの条件を満たしていない場合には、CPU1
はフラグFA=1を立てて上記処理を繰り返す。
The data d (0) output to the signal line 52 is read by the A / D converter 4 and converted again into a digital signal at the timing of the signal RD of the timing generation circuit 2. Then, this data d (0) is output to the bus 50 and input to the CPU 1. When the read data d (0) is different from the data D (0) corresponding to the lower limit value, the CPU 1 subtracts the difference from A as in the following equation and substitutes it in A. A ← A- {d (0) -D (0)} In this way, the offset adjustment value A is calculated.
At this time, the D / A conversion output error | d (0) -D
It is a necessary condition that (0) | becomes less than or equal to a predetermined range Δ. Δ is the resolution of the D / A conversion circuit. Therefore, if this condition is not satisfied, the CPU1
Sets the flag FA = 1 and repeats the above processing.

【0023】次に、アナログ信号5の出力信号範囲の上
限値S(FS)に相当するデータx(FS)をD=A+
B×xで変換後D/A変換器3から出力し、その出力を
A/D変換器4から読み込む。読み込んだデータd(F
S)とD(0)の差で出力信号範囲を除したものを次式
のようにBに代入することでゲイン調整値Bを算出す
る。ここで代入される前のBの値をB1とする。 B←{S(FS)−S(0)}/{d(FS)−D(0)} ゲイン調整の場合にも、D/A変換分解能である|d
(FS)−D(FS)|が所定範囲であるΔ以下になる
ことが必要条件となる。このため、最初にフラグFB=
0とし、D/A変換分解能Δがもしこの条件を満たして
いない場合には、CPU1はフラグFB=1を立てて上
記処理を繰り返す。
Next, the data x (FS) corresponding to the upper limit value S (FS) of the output signal range of the analog signal 5 is D = A +.
After being converted by B × x, it is output from the D / A converter 3, and the output is read from the A / D converter 4. Read data d (F
The gain adjustment value B is calculated by substituting the value obtained by dividing the output signal range by the difference between S) and D (0) into B as in the following equation. The value of B before being substituted here is B1. B ← {S (FS) -S (0)} / {d (FS) -D (0)} In the case of gain adjustment, the D / A conversion resolution is | d.
It is a necessary condition that (FS) -D (FS) | be less than or equal to a predetermined range, Δ. Therefore, the flag FB =
If the D / A conversion resolution Δ does not satisfy this condition, the CPU 1 sets the flag FB = 1 and repeats the above processing.

【0024】ゲイン調整値Bが算出されると、ここでオ
フセット調整した点が動かないように、Aに対してさら
に次式のような補正を加える。 A←A+(B1 −B)×x(FS) オフセット調整、ゲイン調整と続けて行ってどちらの場
合にも新たな代入が必要なければ調整は終了する。この
係数AおよびBを記憶しておき、以後はこの補正された
値Dを出力する。
When the gain adjustment value B is calculated, a correction as follows is added to A so that the point where the offset adjustment is performed does not move. A ← A + (B1−B) × x (FS) Offset adjustment and gain adjustment are performed successively. In either case, if new substitution is not necessary, the adjustment ends. The coefficients A and B are stored, and thereafter, the corrected value D is output.

【0025】図2はこの発明による自動補正機能付D/
A変換器の他の実施例として、複数のD/A変換回路3
A〜3Xを備えた自動補正機能付D/A変換器7を示し
たものである。図2に示すように自動補正機能付D/A
変換器7は、タイミング発生回路2で切替え制御される
スイッチ6を備え、このスイッチ6によりオフセット調
整やゲイン調整を行うD/A変換回路3とA/D変換回
路4とが接続される。そして、各D/A変換回路3A〜
3Xが順次選択され、先に説明した処理が施されること
により、各D/A変換回路3に対しオフセット調整およ
びゲイン調整が行われる。
FIG. 2 shows a D / with automatic correction function according to the present invention.
As another embodiment of the A converter, a plurality of D / A conversion circuits 3
It shows a D / A converter 7 with an automatic correction function that includes A to 3X. As shown in Fig. 2, D / A with automatic correction function
The converter 7 includes a switch 6 that is switched and controlled by the timing generation circuit 2, and the switch 6 connects the D / A conversion circuit 3 and the A / D conversion circuit 4 that perform offset adjustment and gain adjustment. Then, each D / A conversion circuit 3A to
By sequentially selecting 3X and performing the processing described above, offset adjustment and gain adjustment are performed for each D / A conversion circuit 3.

【0026】[0026]

【発明の効果】この発明によれば、D/A変換回路の出
力補正が人手を介さず自動的に行うことができ、このた
め、D/A変換回路が複数チャンネルある場合でも、補
正作業に必要な時間が短かくなり、作業効率の向上を図
ることができる。
According to the present invention, the output correction of the D / A conversion circuit can be automatically performed without human intervention. Therefore, even when the D / A conversion circuit has a plurality of channels, the correction work can be performed. The required time is shortened and the work efficiency can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による自動補正機能付D/A変換器の一
実施例を示す機能ブロック図である。
FIG. 1 is a functional block diagram showing an embodiment of a D / A converter with an automatic correction function according to the present invention.

【図2】本発明による自動補正機能付D/A変換器の他
の実施例を示す機能ブロック図である。
FIG. 2 is a functional block diagram showing another embodiment of the D / A converter with the automatic correction function according to the present invention.

【図3】図1の動作を説明するフローチャートである。3 is a flowchart illustrating the operation of FIG.

【図4】図1の動作を説明するフローチャートである。FIG. 4 is a flowchart illustrating the operation of FIG.

【図5】従来技術によるD/A変換器の構成図である。FIG. 5 is a configuration diagram of a D / A converter according to a conventional technique.

【図5】従来技術によるD/A変換器の校正動作を説明
するフローチャートである。
FIG. 5 is a flowchart illustrating a calibration operation of a D / A converter according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 CPU 2 タイミング発生回路 3 D/A変換回路 4 A/D変換回路 5・7 自動補正機能付D/A変換器 6 アナログスイッチ 1 CPU 2 Timing generation circuit 3 D / A conversion circuit 4 A / D conversion circuit 5.7 D / A converter with automatic correction function 6 Analog switch

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年12月17日[Submission date] December 17, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による自動補正機能付D/A変換器の一
実施例を示す機能ブロック図である。
FIG. 1 is a functional block diagram showing an embodiment of a D / A converter with an automatic correction function according to the present invention.

【図2】本発明による自動補正機能付D/A変換器の他
の実施例を示す機能ブロック図である。
FIG. 2 is a functional block diagram showing another embodiment of the D / A converter with the automatic correction function according to the present invention.

【図3】図1の動作を説明するフローチャートである。3 is a flowchart illustrating the operation of FIG.

【図4】図1の動作を説明するフローチャートである。FIG. 4 is a flowchart illustrating the operation of FIG.

【図5】従来技術によるD/A変換器の構成図である。FIG. 5 is a configuration diagram of a D / A converter according to a conventional technique.

【図6】従来技術によるD/A変換器の校正動作を説明
するフローチャートである。
FIG. 6 is a flowchart illustrating a calibration operation of a D / A converter according to a conventional technique.

【符号の説明】 1 CPU 2 タイミング発生回路 3 D/A変換回路 4 A/D変換回路 5、7 自動補正機能付D/A変換器 6 アナログスイッチ[Explanation of reference symbols] 1 CPU 2 Timing generation circuit 3 D / A conversion circuit 4 A / D conversion circuit 5, 7 D / A converter with automatic correction function 6 Analog switch

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 デジタル信号をアナログ信号に変換する
自動補正機能付D/A変換器において、 オフセット調整を行う第1のディジタル信号とゲイン調
整を行う第2のディジタル信号を出力する自動補正手段
(1) と、 自動補正手段(1) よりディジタル信号を入力し、このデ
ィジタル信号をアナログ信号に変換するD/A変換回路
(3) と、 D/A変換回路(3) で変換したアナログ信号を入力し、
このアナログ信号をディジタル信号に変換するA/D変
換回路(4) とを備え、 自動補正手段(1) はD/A変換回路(3) とA/D変換回
路(4) とによりD/A変換およびA/D変換された第1
のディジタル信号および第2のディジタル信号を入力す
ることによりオフセット調整とゲイン調整を行うことを
特徴とする自動補正機能付D/A変換器。
1. A D / A converter with an automatic correction function for converting a digital signal into an analog signal, the automatic correction means outputting a first digital signal for performing offset adjustment and a second digital signal for performing gain adjustment.
(1) and a digital signal from the automatic correction means (1), and a D / A conversion circuit for converting this digital signal into an analog signal
(3) and the analog signal converted by the D / A converter circuit (3) are input,
The A / D conversion circuit (4) for converting this analog signal into a digital signal is provided, and the automatic correction means (1) is a D / A conversion circuit (3) and an A / D conversion circuit (4). First converted and A / D converted
The D / A converter with an automatic correction function, wherein the offset adjustment and the gain adjustment are performed by inputting the digital signal and the second digital signal.
【請求項2】 ディジタル信号をアナログ信号に変換す
る自動補正機能付D/A変換器において、 オフセット調整を行う第1のディジタル信号とゲイン調
整を行う第2のディジタル信号を出力する自動補正手段
(1) と、 自動補正手段(1) よりディジタル信号を入力し、このデ
ィジタル信号をアナログ信号に変換する複数のD/A変
換回路(3A,3B,3C,...,3x) と、 D/A変換回路(3A,3B,3C,...,3x) で変換したアナログ
信号を入力し、このアナログ信号をディジタル信号に変
換するA/D変換回路(4) と、 複数のD/A変換回路(3A,3B,3C,...,3x) の出力端子と
接続され、これら出力端子のいずれか1つをA/D変換
回路(4) の入力端子と接続するスイッチ(6) とを備え、 自動補正手段(1) はスイッチ(6) で選択されたD/A変
換回路(3A,3B,3C,...,3x) とA/D変換回路(4) とによ
りD/A変換およびA/D変換された第1のディジタル
信号および第2のディジタル信号を入力することにより
D/A変換回路(3A,3B,3C,...,3x) のオフセット調整と
ゲイン調整を行うことを特徴とする自動補正機能付D/
A変換器。
2. A D / A converter with an automatic correction function for converting a digital signal into an analog signal, an automatic correction means for outputting a first digital signal for performing offset adjustment and a second digital signal for performing gain adjustment.
(1) and a plurality of D / A conversion circuits (3A, 3B, 3C, ..., 3x) for inputting a digital signal from the automatic correction means (1) and converting the digital signal into an analog signal, and D A / D conversion circuit (4) that inputs the analog signal converted by the A / A conversion circuit (3A, 3B, 3C, ..., 3x) and converts this analog signal to a digital signal, and multiple D / A A switch (6) that is connected to the output terminals of the conversion circuit (3A, 3B, 3C, ..., 3x) and connects any one of these output terminals to the input terminal of the A / D conversion circuit (4). The automatic correction means (1) is provided with the D / A conversion circuit (3A, 3B, 3C, ..., 3x) and the A / D conversion circuit (4) selected by the switch (6). Offset adjustment and gain adjustment of the D / A conversion circuit (3A, 3B, 3C, ..., 3x) are performed by inputting the converted and A / D converted first and second digital signals. Automatic correction characterized by With the ability D /
A converter.
JP36024292A 1992-12-29 1992-12-29 Digital/analog converter with automatic correcting function Pending JPH06204870A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36024292A JPH06204870A (en) 1992-12-29 1992-12-29 Digital/analog converter with automatic correcting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36024292A JPH06204870A (en) 1992-12-29 1992-12-29 Digital/analog converter with automatic correcting function

Publications (1)

Publication Number Publication Date
JPH06204870A true JPH06204870A (en) 1994-07-22

Family

ID=18468534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36024292A Pending JPH06204870A (en) 1992-12-29 1992-12-29 Digital/analog converter with automatic correcting function

Country Status (1)

Country Link
JP (1) JPH06204870A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731772A (en) * 1993-11-30 1998-03-24 Nokia Mobile Phones Ltd. Method and apparatus for compensation for a DC voltage offset of a digital to analog converter
WO2009021533A1 (en) * 2007-08-13 2009-02-19 Siemens Aktiengesellschaft Digital-analog converter
JP2009100242A (en) * 2007-10-17 2009-05-07 Meidensha Corp Automatic adjustment system for digital controller
JP2010183365A (en) * 2009-02-05 2010-08-19 Nec Corp Digital/analog conversion apparatus and digital/analog conversion method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731772A (en) * 1993-11-30 1998-03-24 Nokia Mobile Phones Ltd. Method and apparatus for compensation for a DC voltage offset of a digital to analog converter
WO2009021533A1 (en) * 2007-08-13 2009-02-19 Siemens Aktiengesellschaft Digital-analog converter
JP2009100242A (en) * 2007-10-17 2009-05-07 Meidensha Corp Automatic adjustment system for digital controller
JP2010183365A (en) * 2009-02-05 2010-08-19 Nec Corp Digital/analog conversion apparatus and digital/analog conversion method

Similar Documents

Publication Publication Date Title
US7071856B2 (en) Pipeline ADC calibrating method and apparatus thereof
JPH10145231A (en) Data correcting method for a/d conversion device and d/a conversion device
JPS60193082A (en) Analog signal processor
JPH06204870A (en) Digital/analog converter with automatic correcting function
KR100735930B1 (en) Analog to digital conversion
US5955979A (en) System and method for compensating for glitch errors in a D/A converter
US5610810A (en) Apparatus for correcting errors in a digital-to-analog converter
JPS61295722A (en) Gain control system of d/a converter
JPS58136134A (en) Digital-analog converter
JPS6161577B2 (en)
JPH0526372B2 (en)
JPS60148228A (en) Analog-digital converter
JPH0682267A (en) Sensor with temperature drift compensation function
JP3230227B2 (en) A / D converter
JPS63121320A (en) Da converter with error correcting circuit
JP2745937B2 (en) Transmission level control circuit
JPH06125274A (en) Circuit and method for testing redundancy function of a/d converter
JP2506982B2 (en) Image reader
JPS6094534A (en) Digital-analog converter
JPH05284027A (en) Offset correcting circuit for a/d converter
JPH0677826A (en) A/d converter
JPH07162311A (en) D/a converter circuit
JP3214230B2 (en) D / A converter gain adjustment circuit
JPH10253795A (en) Circuit for adjusting output of nuclear instrumentation device
JP3129190B2 (en) Digital modulation circuit