JPH06203731A - 負荷を対応する電源に接続するための電気的装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタル引きはずしとメモリーリセットを行
うマイクロプロセッサー制御型回路遮断器を提供する。 【構成】 ｎが検出すべき選択された最大次数の調波＋
２に等しい奇数であるとして、線路周波数と同期の１サ
イクル当りｎ個のアナログ電流サンプルからアナログ負
荷電流実効値のデジタル表示を与えるマイクロプロセッ
サー制御型回路遮断器において、ルーチンに従って系統
が５０Ｈｚか６０Ｈｚかを判断し、接続される電源の正
確にｎ個／サイクルのサンプルが得られるように自動的
にサンプリング・インターバルを設定する。長遅延引き
はずしの較正及び現地試験に際してアナログ引きはずし
メモリーを迅速にリセットするための端子が着脱自在な
定格プラグの背後にかくれるように配置されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は負荷を電源に接続する電
気的装置、特にデジタル引きはずしユニットを有する回
路遮断器や接触器のような電気的スイッチング装置、さ
らに詳しくは記憶コンデンサーが装置のマイクロプロセ
ッサーによって充電され、電流が遮断されると放電し
て、負荷の冷却または引きはずしからの経過時間を指示
する電気的装置に係わる。

【０００２】

【従来の技術】回路遮断器は、導体や装置を過電流によ
る損傷から保護する目的で工業や商業の分野だけでなく
住宅用としても広く利用されている。初期の段階ではヒ
ューズに代わるものとして用いられたが、その後、電流
が所定レベルを越えたら回路を遮断するというだけでな
くさらに高度なタイプの保護を与える回路遮断器が要求
されるようになっている。その結果、極めて苛酷な過負
荷状態では迅速に開くことができるが、軽度の過負荷電
流が検出された場合には遮断を遅らせるような精巧な時
間・電流引きはずし特性が開発されており、時間遅延は
過負荷の程度にほぼ反比例する。地絡電流が検出される
と電流を遮断する回路遮断器もすでに公知である。配電
回路の複雑さが増すのに伴ない、回路遮断器の制御部を
相互接続することによって選択的な協調を行う方式も開
発されている。

【０００３】１９６０年代の後半になって、高電力低電
圧回路遮断器用のソリッドステート電子制御回路が開発
された。この電子制御回路は従来磁気／熱動手段が行っ
ていた瞬時引きはずし及び遅延引きはずしのような機能
を果すものであった。ソリッドステート電子制御回路は
その精度と適応性が改善された結果大いに普及するよう
になった。

【０００４】初期の電子制御回路の構成にはトランジス
ター、抵抗器、コンデンサーのような個別部品が利用さ
れた。米国特許第４，４２８，０２２号明細書に開示さ
れているような最近の回路では性能及び適応性を高める
マイクロプロセッサーが組み込まれている。低電圧回路
遮断器では占有スペースが極度に制限されることを考慮
して本出願人はマイクロコントローラーのコアプロセッ
サー、非持久型及び持久型メモリー、及び単一のモノリ
シック・デバイスで主要なアナログ及びデジタル機能の
すべてを行う６入力マルチプレクサーを具えた８ビット
Ａ／Ｄコンバーターを組み込まれたＳｕＲＥ Ｃｈｉｐ
という名称の専用集積回路を開発した。

【０００５】これらのデジタル・システムは周期的に電
流波形をサンプリングすることによって電流波形をデジ
タル表示する。公知のナイキスト条件では、正弦波形は
検出すべき周波数の２倍以上のサンプリング速度でサン
プリングする必要がある。サンプリング速度が高ければ
例えば短絡のような過渡現象を早期に検出することがで
きる。米国特許第５，０６０，１６６号明細書は電気角
９０°ごとに、即ち、１サイクルに４回アナログ電流を
サンプリングすることによって１／２サイクル以下の時
間内に振幅変化を検知する方法を提案している。この方
法は電流が乱れのない正弦波形であることを前提として
いる。

【０００６】最近、電力調整設備などのような非線形負
荷の使用が増えた結果、回路遮断器が受ける電流波形中
の調波分が増大している。テキサス州ダラスで９月１２
〜１４日に亘って行われた第３５回Ｐｅｔｒｏｌｅｕｍ
ａｎｄ ＣｈｅｍｉｃａｌＩｎｄｕｓｔｒｙ Ｃｏｎ
ｆｅｒｅｎｃｅにおいて発表されたＰｕｒｋａｊａｓｔ
ｈａ等の論文“ＲＭＳ ＤＩＧＩＴＡＬ ＴＲＩＰＳ
ＯＦＦＥＲ ＩＮＣＲＥＡＳＥＤ ＡＣＣＵＲＡＣＹ
ＡＮＤ ＲＥＬＩＡＢＩＬＩＴＹ ＡＤＶＡＮＣＥＳ
ＩＮ ＬＯＷ ＶＯＬＴＡＧＥ ＣＩＲＣＵＩＴ ＢＲ
ＥＡＫＥＲ ＴＲＩＰ ＴＥＣＨＮＯＬＯＧＹ”の１５
７〜１６３ページにはこの問題が取り上げられており、
定常状態の正弦波電流を想定してｒｍｓで較正された公
知のピーク検出引きはずしユニットは調波に起因する不
要な引きはずしを惹き起こすおそれがあると指摘してい
る。この論文は１３番目までの調波を検出すると共に２
７サンプル／サイクルの速度でアナログ電流をデジタル
化することが望ましいと示唆している。このサンプリン
グ速度ならば、検出すべき周波数の２倍以上の速度でサ
ンプリングするというナイキスト条件を満たす。しか
し、回路遮断器のケーシング内のスペースは限られてい
るため処理能力に限界があるマイクロプロセッサーにと
ってこの高いサンプリング速度は大きい負担となる。

【０００７】市場の国際化が著しい今日にあって回路遮
断器は世界各地の電力系統に適応できななければならな
い。即ち、５０Ｈｚ及び６０Ｈｚの基本周波数で動作す
るように適応できることが必要である。

【０００８】６０Ｈｚ電力に関するナイキスト条件を満
たすサンプリング速度は５０Ｈｚにもそのまま通用する
が、一方の周波数と同期する単一のサンプリング速度は
他方の周波数と同期しない。後述するように、以下に述
べる回路遮断器または接触器のサンプリング速度は電源
周波数が５０Ｈｚであっても６０Ｈｚであっても交流電
力と同期しなければならない。

【０００９】回路遮断器の長遅延引きはずし機能及び接
触器における過負荷保護、負荷の加熱モデルの形成、一
定の限界に達した場合の電流の遮断。その場合、負荷電
流の遮断に続く負荷の冷却を、安全が確認されるまでは
負荷に再給電できないようにモデリングする。回路遮断
器や接触器は遮断の対象としている電流によって給電さ
れるのが普通である。負荷の熱状態をモデリングするの
にバイメタルを利用する電気機械的アナログ装置の場
合、冷却モデルは電力に左右されない。しかし、負荷電
流が遮断されるとマイクロプロセッサー制御の回路遮断
器の正常な動作が、従って給電を断たれた負荷の冷却を
追跡する能力もまた中断される。米国特許第５，１３
６，４５８号明細書は、外部コンデンサーの電圧に、マ
イクロプロセッサーによってモデリングされたＩ²t負荷
加熱特性を強制的に追跡させる方式を教示している。即
ち、負荷及びマイクロプロセッサーへの電流が遮断され
ると、負荷の冷却をシュミレートするような速度で放電
するように選択された抵抗を介してコンデンサーが放電
する。引きはずしと同時に記憶コンデンサーを充電する
というアプローチも提案されている。即ち、このコンデ
ンサーの電圧が放電し、この電圧をパワーアップ時に読
み取ることによってマイクロプロセッサーは引きはずし
が起こったことを知り、前回の引きはずし以来の時間に
基づいて次の引きはずし時間を短縮する。

【００１０】このような記憶コンデンサーの放電速度は
必然的に極めて遅い。経験に照らして、このことは回路
遮断器や接触器を較正したり現地で試験する際に障害と
なる。そこで、較正や試験のためにこの記憶コンデンサ
ーを迅速に放電させる手段であって、保護装置の正常な
動作を害するように、負荷の再給電を安全に行えるよう
になる前に開始しようとするユーザーが容易にアクセス
できない手段の実現が望まれる。

【００１１】

【発明が解決しようとする課題】本発明の目的は、記憶
コンデンサーがマイクロプロセッサーによって充電さ
れ、電流が遮断されると放電して、負荷の冷却または引
きはずしからの経過時間を指示する回路遮断器または接
触器のような電気的装置を提供することにある。

【００１２】本発明は負荷をこれに対応する電源に接続
する電気的装置に係わり、この装置は、選択的に、閉成
時負荷を電源に接続し、開放時電源から負荷を切り離す
開離可能な接点と、開離可能な接点の閉成時負荷に供給
される電流を感知する感知手段と、開離可能な接点の開
閉を制御するデジタル制御手段であって、感知された電
流が所定の状態を超えると電流感知手段に応答して開離
可能な接点を開放する手段を含み、開離可能な接点の開
放時給電を停止されるデジタル制御手段と、デジタル制
御手段によって所定の電圧まで充電される記憶コンデン
サーと、記憶コンデンサーの両端に接続され、開離可能
な接点の開放により負荷への電流が遮断されると記憶コ
ンデンサーの電圧を第１の所定放電速度で放電するよう
な値に設定されているブリーダー手段と、選択的に記憶
コンデンサーの両端に接続され第１の所定放電速度より
もはるかに大きい放電速度で記憶コンデンサーの電圧を
迅速に放電させるような値に設定されているリセット手
段とから成り、デジタル制御手段は開離可能な接点が再
び閉成されると記憶コンデンサーの前記電圧を読み取る
ことを特徴とする。

【００１３】回路遮断器または接触器のマイクロプロセ
ッサーによって充電され、負荷への電流が遮断されると
コンデンサーの両端に接続された手段によって放電され
る外部蓄積コンデンサーは、通常はユーザーがアクセス
できない１対の接点端子間にギャップを有する、コンデ
ンサーの両端に接続された回路によって随時迅速にリセ
ットされる。記憶コンデンサーを迅速にリセットするた
め短絡される上記接点は、ユーザーがそれを使用した結
果長遅延または過負荷保護の機能が損われることがない
ように、着脱自在な定格プラグの背後に配置することが
好ましい。

【００１４】

【実施例】添付図面に沿って本発明の詳細を以下に説明
する。

【００１５】ここでは低電圧、４極、成形ケース型回路
遮断器に用いた場合について本発明を説明するが、本発
明は他の型の回路遮断器にも利用可能であり、モーター
スターターを含む接触器のような電気的スイッチング装
置にも利用できる。

【００１６】図１乃至４から明らかなように、成形ケー
ス型回路遮断器１は成形底５及び成形蓋７から成り、分
離線９に沿って合体する絶縁ハウジング３を含む。回路
遮断器１は線路側端子１１Ａ，１１Ｂ，１１Ｃ及び１１
Ｎを介して配線系１３と接続する一方、負荷側端子１５
Ａ，１５Ｂ，１５Ｃ及び１５Ｎを介して負荷１７と接続
する。内部導体２１Ａ，２１Ｂ，２１Ｃ及び２１Ｎに挿
入された開離可能な接点１９Ａ，１９Ｂ，１９Ｃ及び１
９Ｎは閉成時線路側端子１１と負荷側端子１５の間の回
路を完成し、開放時負荷１７への電流を遮断する。接点
１９は回路遮断器機構２３によって制御される。この制
御機構２３は回路遮断器ハウジングの正面に設けたハン
ドル２５によって手動制御することができる（図１）。
制御機構２３は並列引きはずしユニット２７の作用下に
自動的に作動する。

【００１７】並列引きはずしユニット２７は、電子引き
はずしユニット３１と接続する端子２９に印加される信
号によって制御される。電子引きはずしユニット３１の
心臓部はＳｕＲＥ Ｃｈｉｐの製品名で知られる特注製
造された集積回路３３である。ＳｕＲＥ Ｃｈｉｐは例
えば２Ｋバイトのプログラムメモリー及び１２８バイト
のユーザーＲＡＭ３６を具えたＭｏｔｏｒｏｌａ ＭＣ
６８ＨＣＯ５−３５のようなマイクロコントローラー・
コアプロセッサーを含む。さらにＥＥＰＲＯＭ３７であ
る２５６バイトの持久型ＲＡＭ（ＮＶＲＡＭ）をも含
む。６入力マルチプレクサー及び４ビット・プレスケー
ラーを有する８ビットＡ／Ｄコンバーター・サブシステ
ム３９は変換時間が４８μｓの１２ビットダイナミック
レンジを与え、ＳｕＲＥ Ｃｈｉｐ３３は単一のモノシ
リックデバイスで必要なアナログ及びデジタル機能のす
べてを行うことができる。

【００１８】電子引きはずしユニット３１は保護機能の
選択を可能にする。保護機能としては、ハードウエア・
オーバーライド引きはずし、瞬時保護、短遅延保護、
（図示しないが）第４極または地絡保護、長遅延保護、
高温保護などがある。オーバーライド引きはずし及び高
温保護以外はすべて電流の真の実効値に基づいて行われ
る。

【００１９】電子引きはずしユニット３１は内部導体２
１Ａ，２１Ｂ，２１Ｃ，２１Ｎを流れる相電流ｉＡ，ｉ
Ｂ，ｉＣ，ｉＮ及び中性電流ｉＮを表わす２次電流を発
生させる変流器３９Ａ，３９Ｂ，３９Ｃ，３９Ｎを含
む。変流器３９で発生する２次電流はオンボード整流器
４１Ａ，４１Ｂ，４１Ｃ，４１Ｎによって整流される全
波である。これらの整流器４１はそれぞれ電流感知抵抗
器４３Ａ，４３Ｂ，４３Ｃ，４３Ｎに負向き電圧を発生
させる。また、各電流はコンデンサー４５を流れて７０
ＶのＤＣ供給電力を発生させる。余剰の２次電流は、ツ
ェナーダイオード４９及び抵抗器５１，５３から成る感
知回路及びＢＳＥＮ入力を介して７０Ｖの供給電力をモ
ニターするＳｕＲＥ Ｃｈｉｐ３３の制御下にＦＥＴ４
７によって迂回される。ＳｕＲＥ Ｃｈｉｐ３３はＢＤ
Ｒ出力を介してＦＥＴ４７を導通させる。トランジスタ
ー５７及びコンデンサー５９を含む回路５５はこれもＳ
ｕＲＥ Ｃｈｉｐ３３の制御下に５ボルトの供給電力を
発生させる。これらの供給電力及び基準回路の詳細は本
出願人のＳｕＲＥ Ｃｈｉｐ ＩＣに関する前の出願に
開示されている。

【００２０】抵抗器４３Ａ，４３Ｂ，４３Ｃ，４３Ｎに
おける負向き電圧はそれぞれ関連の抵抗器６１Ａ，６１
Ｂ，６１Ｃ，６１Ｎによって、ＳｕＲＥ Ｃｈｉｐの入
力ＭＵＸ０、ＭＵＸ１，ＭＵＸ２またはＭＵＸ３から供
給され、かつデジタル化される電流アナログ値に変換さ
れる。

【００２１】また、相電流を表わす４つの負向き電圧は
ダイオード６３Ａ，６３Ｂ，６３Ｃ，６３Ｎによってい
わゆるオークションにかけられる。いずれかの相に極め
て大きい電流が存在すれば共通ジャンクションに極めて
大きい負向き電圧が発生する。これがＳｕＲＥ Ｃｈｉ
ｐ３３へのＣＰＯ入力を閾値以下に低下させてハードウ
ェア・オーバーライド引きはずしを惹起する。抵抗器６
７，６９及びツェナーダイオード７１によって形成され
る分圧器がこの引きはずしを惹起させる２次電流レベル
を決定する。このハードウェア・オーバーライド引きは
ずしは、即時遮断しなければならず、ＳｕＲＥ Ｃｈｉ
ｐ３３の処理を待つことのできない極めて大きい電流に
対する保護を与える。

【００２２】長遅延保護機能の実施に際して、回路遮断
器１は配線を含む回路遮断器に接続された負荷の加熱を
シミュレートする。この保護機能は電流遮断後の負荷の
冷却に係わる。この機能は負荷が安全な状態にまで冷却
したことをデジタル的にモデリングした熱状態信号が指
示するまで負荷への再給電を阻止する。デジタル的にモ
デリングされたこの熱状態信号は負荷のＩ²t加熱を表わ
す。記憶コンデンサー７３は長遅延引きはずしによって
発生するＩ²t加熱のデジタル表示を追跡する。この記憶
コンデンサー７３はデジタル熱状態信号のアナログ等価
量を記憶する。回路遮断器が引きはずされ、ＳｕＲＥ
Ｃｈｉｐの給電が断たれると、記憶コンデンサー７３は
抵抗器７５を介して放電する。抵抗器７５の値は負荷の
冷却速度と同じ速度で放電するように選択する。パワー
アップと同時にＩ²t加熱の内部デジタル表示がコンデン
サー７３に残る電圧に比例するようにプリセットされ
る。従って、電子引きはずしユニット３１は引きはずし
後の負荷の冷却をモデリングする。再給電してもよい程
度にまで負荷が冷却するには数分間を要する場合があ
る。これによって有効な保護効果が得られるが、回路遮
断器を試験または較正している時にはこの時間は長すぎ
ると感じられる場合がある。

【００２３】回路遮断器の引きはずしと同時に記憶コン
デンサー７３をプリセット値まで充電してもよい。抵抗
器７５は、低下するコンデンサー電圧が引きはずし後の
時間を表わすようにコンデンサー７３の電荷を放電させ
る。パワーアップと同時にマイクロプロセッサー３５が
コンデンサーの電圧を読み取り、これを利用して先行の
引きはずし後の時間に基づき次の引きはずし時間を短縮
する。記憶コンデンサーは重要な保護機能を行うが、こ
の場合にも回路遮断器の試験または較正時長すぎると感
じる可能性がある。

【００２４】コンデンサー７３の両端に抵抗器７５と並
列に第２抵抗器７７を接続する。抵抗器７７はテストポ
イント端子７９と接続する。テストポイント端子７９を
接地端子８１と接続することにより、抵抗器７７を介し
てコンデンサー７３を迅速に放電させることができる
が、抵抗器７７の値は抵抗器７５によって達成されるよ
りもはるかに迅速に記憶コンデンサー７３をリセットす
るように選択する。

【００２５】それぞれ抵抗器８９，９１，９３を介し
て、他のテストポイント端子８３，８５，８７をアクセ
スすることにより、長遅延機能を非作動状態にし、長遅
延引きはずし閾値を確認し、短遅延引きはずし閾値を確
認することができる。

【００２６】詳しくは後述するように、テストポイント
端子７９−８７はすべて定格プラグ９５の背後に配置さ
れている。定格プラグ９５はアースとＡ／Ｄコンバータ
ー３９の入力ＭＸ０との間のピンコネクション９９を介
して接続された抵抗器９７を含む。プラグが挿入される
と抵抗器９７は抵抗器１０１と直列に接続する。図１か
ら明らかなように、プラグ９５は回路遮断器１の正面パ
ネルに設けた凹部１０５に着脱自在に挿着される。設計
上回路遮断器が搬送できる最大連続電流である回路遮断
器のフレームサイズは抵抗器１０１によって決まる。場
合によってはフレームサイズに対応する最大連続電流以
下となるように最大連続電流を設定することが好まし
い。着脱自在な定格プラグ９５を利用すれば、所要の値
の抵抗器９７を備えた定格プラグ９５を挿着することに
よってこの最大連続電流を変更することができる。

【００２７】ユーザーは１対の回転スイッチ１０７，１
０９によってそれぞれ短遅延または瞬時ピックアップ
（電流レベル）及び短遅延時間に関する８通りのセッテ
ィングの１つを選択することができる。スイッチ１０
７，１０９はプルアップ抵抗器１１１を共有し、どちら
のスイッチを作用させるかはＳｕＲＥ Ｃｈｉｐ３３の
ＰＣ４及びＰＣ５出力によって選択される。

【００２８】ＳＤＯピン１１３、ＳＤＩピン１１５、Ｓ
ＣＫピン１１７、接地ピン１１９において同期直列入出
力ポート（ＳＳＩＯＰ）通信が行われる。このリンクは
非持久型及び持久型ＲＡＭの全内容を送信すると共にＥ
ＥＰＲＯＭに記憶するためのデータを受信することもで
きる。この直列通信機能は回路遮断器の工場における較
正に利用される。通常動作中、ＳＳＩＯＰは任意選択及
びコードバージョンを識別する２個のビットを周期的に
送信する。

【００２９】ＳｕＲＥ Ｃｈｉｐ３３は相電流と種々の
パラメーター・セッティングをモニターし、モニター結
果に応じた瞬時、短遅延、または長遅延引きはずし信号
を出力する。また、上述したハードウェア・オーバーラ
イド引きはずしに応答して引きはずし信号を出力する。
ＳｕＲＥ Ｃｈｉｐ３３はＳＣＲ１２１を導通させるこ
とによって並列引きはずし機構２７を作動させる。コン
デンサー１２７と接続する抵抗器１２３，１２５はＳＣ
Ｒ１２１のノイズを抑制する。

【００３０】定格プラグ９５を抜き取った状態で示す図
１から明らかなように、図２乃至４の電子部品が取り付
けられているプリント回路板１２９を回路遮断器ハウジ
ング３の蓋７の下に配置する。定格プラグ９５は軸部１
３１を有し、プリント回路板の孔１３５を貫通する端部
には係止片１３３が取り付けられている。着脱自在な定
格プラグ９５は軸部１３１のスロット１３７にねじ回し
を挿入し、軸部を回転させて係止片１３３を回路遮断器
と係合させることによって回路遮断器にロックする。プ
ラグ９５を挿着するとピンコネクション９９がプリン回
路板１２９に形成された（図示しない）ソケットと係合
することにより、定格抵抗器９７を図２乃至４を参照し
て説明した回路に挿入する。同じく図１から明らかなよ
うに、回路遮断器の正面カバーの凹部１０５と整列させ
てテストポイント端子７９−８７をプリント回路板１２
９に取り付ける。従って、これらのテストポイントにア
クセスできるのは定格プラグ９５が抜き取られた場合に
限られる。即ち、メモリー機能の工場較正や現地試験に
際しては定格プラグ９５を抜き取り、テストポイント端
子７９，８１間にジャンパーを配置することにより記憶
コンデンサー７３を迅速に放電させる。

【００３１】すでに述べたように、負荷及び中性相電流
を表わす２次アナログ電流をＳｕＲＥ Ｃｈｉｐ３３へ
入力するためＡ／Ｄコンバーター３９によってデジタル
化する。これもすでに述べたが、このデジタル化の方法
としては検出すべき最大次数の調波の周波数の２倍以上
のナイキスト速度でアナログ信号をサンプリングする。
即ち、上記論文は第１３番目の調波を検出するには２７
サンプル／サイクルのサンプリング速度を採用するよう
に示唆している。

【００３２】発明者等は非線形負荷から発生する高次の
調波は配電系に存在する条件下でならはるかに低いサン
プリング速度で検出できることを発見した。これらの非
線形負荷は奇数調波だけを配電系の波形に導入する。奇
数調波だけが存在することから、波形中には「奇数対称
性」が形成される。即ち、図５に示すように、基本周波
数１４１と第３調波１４３により形成される波形１３９
は正負サイクルにおいて対称である。アナログ電流を奇
数（ｎ＋２）／サイクルの速度でサンプリングすること
によってｎ番目の調波を検出することができる。即ち、
１５サンプル／サイクルの速度でサンプリングすること
によって１３番目の調波を検出できる。これにより回路
遮断器のマイクロプロセッサにかかる負担はナイキスト
条件のほぼ半分に軽減される。同期サンプリングすると
いうことはサンプリング・インターバルが基本周波サイ
クルごとに正確に整数等分されることを意味し、本発明
ではサイクルごとに奇数回サンプリングするから、この
整数は奇数でなければならない。ただし、デジタル化す
べき交流信号の基本周波数に対するサンプリング周波数
の位相はランダムであってもよい。

【００３３】負荷電流を奇数回／サイクルで同期サンプ
リングし、サンプルから電流実効値を計算することによ
り、サンプリング速度−２を上限として奇数及び偶数の
調波を残らず検出できることが立証された。例えば、１
５回／サイクルのサンプリング速度で２乃至１３番目の
調波が検出される。

【００３４】ＳｕＲＥ Ｃｈｉｐ３３は、デジタル化さ
れた電流サンプルを利用してデジタル電流実効値を形成
する。瞬時及び短遅延引きはずしには実効値計算に（サ
イクルごとに）１５個のサンプルが利用される。長遅延
引きはずしのための実効値計算には、電流の分析に当て
られる時間が長いから（１６サイクルに亘って）２４０
個のサンプルが利用される。２４０個のサンプルの実効
値がＳＳＩＯＰ通信リンクを介して較正装置へ伝送され
る。実効値計算に伴なうサンプリング、二乗算及び加算
の仕事は割り込みルーチンによって行われる。６０Ｈｚ
の場合、１６．６７／１５＝１．１１１ｍｓごとにｉ
Ａ，ｉＢ，ｉＣ及びｉＮに対する１組のＡ／Ｄ変換が行
われる。各サンプルの二乗算及び加算は次のサンプルの
４８μｓのＡ／Ｄ変換時間中に行われる。計時は割り込
みカウントによって行われる。その他の仕事は主ルーチ
ンで行われ、その間に割り込みルーチンが行われる。主
ルーチンによる演算中のデータが割り込みルーチンによ
って変更される（データ裂断）のを防止するため、主ル
ーチンは先行サイクル時に採集され、割り込みルーチン
によってバッファされたデータだけに基づいて演算す
る。

【００３５】図６乃至８は、マイクロプロセッサー３５
によって実行される主ルーチンを示すフローチャートで
ある。先ずステップ１４５において回路遮断器が給電さ
れ、ステップ１４７において初期設定が行われたのち、
ステップ１４９において主ルーチンがスタートする。ル
ーチンは１５個の電流サンプルが累算されるまでステッ
プ１５１で待機する。ステップ１５３において回路遮断
器が引きはずされていないと判定されると、ステップ１
５５において別の電流をスケーリングし、最大の電流を
選択する。ステップ１５７において瞬時保護ルーチン
を、ステップ１５９において短遅延保護ルーチンを、も
し設定されているならステップ１６１において地絡保護
ルーチンを順次呼出し、もし瞬時、短遅延、または地絡
引きはずしの基準を超えているなら対応のフラッグをセ
ットする。もしこれらのフラッグのいずれかがセットさ
れるとステップ１６３において引きはずし信号が形成さ
れ、これがＳＣＲ１２１を導通させることによって並列
引きはずし機構２７を作動させ、この機構が回路遮断器
接点１９を開放する。ステップ１６３において引きはず
し信号が発生するかまたは回路遮断器がすでに引きはず
し状態にあれば、ステップ１６５，１６７においてＲＯ
Ｍチェック及びデッドマン・チェックがそれぞれ行われ
る。

【００３６】主プログラムは２４０個のサンプルが累算
されたことがステップ１６９において確認されるまでル
ープを循環する。ステップ１７１において回路遮断器が
引きはずされていないと判定されると、最大相電流に関
して２４０個のサンプルから計算された実効値電流のう
ち適切にスケーリングされたものがステップ１７３にお
いて選択され、ステップ１７５における長遅延保護ルー
チンがこれを用いて回路遮断器を引きはずすべきかどう
かを判断する。長遅延保護ルーチン１７５が引きはずし
フラッグをセットし、このフラッグが実行されると、１
５個の新しいサンプルが累算されたのちステップ１６３
において引きはずし信号が発生する。これは１サイクル
を表わすだけであるから長遅延引きはずし時間に関して
は無意味である。ステップ１７７に示すように９６０個
のサンプルが累算されるまでこの大きいループが繰り返
される。９６０個のサンプルが累算されると、回路遮断
器の正面に設けた状態ＬＥＤ１７８（図１）の状態がス
テップ１７９において変化する。このルーチンが繰り返
し実行されるごとに状態ＬＥＤ１７８が導通したり遮断
されたりする。このルーチンは約１秒ごとに実行される
から、この状態ＬＥＤが約１秒ごとに点滅して回路遮断
器が動作中であることを指示する。

【００３７】次にステップ１８１に示すようにＲＡＭ３
６のレジスターに記憶されているパラメーターが持久型
ＲＯＭ３７から更新される。次いでステップ１８３にお
いてオートゼロ・ルーチンが実行されてＡ／Ｄコンバー
タ３９のオートゼロ機能が再開される。これに続いて持
久型メモリ中の２バイト、即ち、ＯＰＴＩＯＮＳ及びＦ
ＲＡＭＥがＲＡＭへ再び読み出される。ＯＰＴＩＯＮＳ
バイトのビットは回路遮断器の種々の機能、例えば、長
遅延、短遅延、瞬時引きはずし、地絡保護などの選択を
示し、ＦＲＡＭＥバイトは回路遮断器のフレームサイズ
を示す。

【００３８】ＳｕＲＥ Ｃｈｉｐ３３はチップ温度の測
定に利用される（図示しない）ダイオードを含む。ステ
ップ１８７において高温保護ルーチンが実行されてＳｕ
ＲＥＣｈｉｐの温度がチェックされ、もし限界温度以上
であれば回路遮断器が引きはずされる。主ルーチンによ
って実行される最後の機能はステップ１８９において実
行されるサンプルタイム・ルーチンである。回路遮断器
が接続されている配電系が５０Ｈｚか６０Ｈｚかを自動
的に判断するこのルーチンについては図１１及び１２に
関連して後述する。

【００３９】図９及び１０は主プログラムの割り込みル
ーチンを示す。このルーチンは線路サイクルごとに１５
回に亘って実行され、ステップ１９１からスタートす
る。割り込みルーチンに入ると同時に次の割り込みのた
めステップ１９３においてタイマーがロードされる。６
０Ｈｚの場合このインターバルは１．１１１ｍｓ、５０
Ｈｚの場合１．３３３ｍｓである。次にステップ１９５
において相Ａ電流のＡ／Ｄ変換が開始される。このＡ／
Ｄ変換が行われている間にステップ１９７において直列
通信が行われる。この通信が終るまでに相Ａ電流のＡ／
Ｄ変換が完了し、ステップ１９９において相Ｂ電流のデ
ジタル化が開始される。これと並行してステップ２０１
において相Ａのデジタル化電流が二乗され、相Ａの二乗
電流の和に加算される。次にステップ２０３において相
ＣのＡ／Ｄ変換が開始され、ステップ２０５において相
Ｂ電流が二乗され、その結果が加算される。これが完了
すると、場合によってはステップ２０７において中性相
電流または地絡電流がデジタル化される。ステップ２０
９及び２１１において相Ｃ及び中性または地絡電流が加
算され、加算結果が二乗される。次いでステップ２１３
においてコンデンサー７５に記憶されているＩ2t熱状態
信号が更新される。１５個のサンプル及び２４０個のサ
ンプルが累算されたことを確認するためのカウントがス
テップ２１５において増分される。１５個のサンプルの
二乗の総和が求められたことをステップ２１７において
確認されるまで、ルーチンはステップ２３１において割
り込まれたプログラムに戻る。

【００４０】１５個のサンプルの二乗の総和が求められ
たことがステップ２１７において確認されると、ステッ
プ２１９において各相Ａ−Ｃ及びＮごとの各サンプルの
二乗の総和が２４０個のサンプルについて得られた二乗
の総和に加算される。ステップ２２１において各相の１
５個のサンプルの二乗の総和が主ルーチンによる使用に
備えてバッファへ書き込まれ、ここで作業カウントがゼ
ロになる。もし２４０個のサンプルの二乗の総和が未だ
得られていないことがステップ２２３において判明すれ
ば、ルーチンは２３１において割り込まれるプログラム
に戻る。

【００４１】２４０個のサンプルの二乗の総和が得られ
たことがステップ２２３において確認されると、各相ご
とに２４０個のサンプルの二乗の総和がステップ２２５
においてバッファへ書き込まれ、次のサンプリングに備
えて作業カウントがゼロにリセットされる。次いでステ
ップ２２７においてカウントが増分される。ステップ２
２７においてカウントが４になるごとに設定される９６
０回のタイミング・インターバルごとに（４×２４０＝
９６０）、ステップ２２９において準備作業が行われ、
これに続いてルーチンはステップ２３１において割り込
まれるプログラムに戻る。

【００４２】図１１はモニターされる相電流、実施例の
場合は相Ｃ電流のゼロ交差によって開始される短いルー
チンを示す。相Ｃ電流の正ゼロ交差と同時にステップ２
３３において割り込みが行なわれ、この割り込みがステ
ップ２３５においてＺカウントを増分する。次いでプロ
グラムはステップ２３７において実行されたルーチンに
戻る。

【００４３】図１２は主プログラムにおけるサンプルタ
イム・ルーチン１８９を示す。このルーチンは９６０個
のサンプルごとに呼び出される（１．０６６秒）。この
ルーチンは回路遮断器が使用されている配電系の周波数
に応じた正しいサンプリング・インターバルを自動的に
選択する。すでに述べたように、モニターすべきアナロ
グ電流は奇数個サンプル／サイクルで同期サンプリング
しなければならない。５０Ｈｚ系統と６０Ｈｚ系統とで
はサンプリング速度が異なることもあり得るが、いずれ
にしてもサンプリング速度は同期的で、奇数個サンプル
／サイクルを形成しなければならない。ソフトウエアに
関する限り、系統が５０Ｈｚであっても６０Ｈｚであっ
ても同じ奇数個のサンプルがサイクルごとに形成される
ようにすると都合が良い。サイクルごとに１５個のサン
プルを形成する実施例の回路遮断器では、サンプリング
・インターバルが６０Ｈｚでは１．１１１ｍｓ、５０Ｈ
ｚでは１．３３３ｍｓである。

【００４４】回路遮断器を接続する配電系の周波数を知
るため、既知時間中のゼロ交差数をカウントする。この
既知時間はミスカウントなどのエラーが起こる可能性を
考慮して５０Ｈｚ及び６０Ｈｚ線路周波数を容易に弁別
するのに充分な長さに設定する。１つの可能性として、
時間インターバルの既定値として５０Ｈｚか６０Ｈｚの
インターバルを設定し、所与の数のサンプリング・イン
ターバルに現われるゼロ交差数をカウントする場合が考
えられる。本発明の実施例では、新しい回路遮断器の較
正時に設定された値である、遮断器が最も最近に用いた
インターバルを用いて線路周波数を検知する。一定数の
サンプリング・インターバル中に現われるゼロ交差数を
カウントし、これを閾値と比較する。実施例の場合、９
６０回のサンプリング・インターバルに亘って現われる
正ゼロ交差数をカウントする。各サンプリング・インタ
ーバルが１．１１１ｍｓなら、１０６６．８ｍｓで９６
０個のサンプルが採取される。この１０６６．８ｍｓの
時間中に現われる正ゼロ交差の数は６０Ｈｚの場合には
６４回、５０Ｈｚの場合には５３回である。この２つの
カウントの中間カウントを設定し、この中間カウントを
境にしてミスカウントなどのエラーがあったかどうかを
判断する。実施例の場合、設定カウントは５９である。
もし正ゼロ交差数が５９回よりも多ければ、モニターさ
れる信号は６０Ｈｚであり、サンプリング・インターバ
ルは１．１１１ｍｓに設定される。もし正ゼロ交差数が
５９回またはそれ以下ならば、モニターされる信号は５
０Ｈｚ信号であり、サンプリング・インターバルは１．
３３３ｍｓに設定される。

【００４５】１．３３３ｍｓのサンプリング・インター
バルを利用して周波数テストを行う場合、１２８０ｍｓ
で９６０個のサンプルが形成されることになる。この時
間に亘って正ゼロ交差が５０Ｈｚの場合なら６４回、６
０Ｈｚの場合なら７６回現われることになる。ここでも
この２つのカウントの中間カウント７０を基準カウント
として設定する。もし正ゼロ交差が７０回以上ならモニ
ターされる信号は６０Ｈｚであり、サンプリング・イン
ターバルは１．１１１ｍｓに設定される。正ゼロ交差が
７０回またはそれ以下なら、モニターされる信号は５０
Ｈｚであり、サンプリング・インターバルは１．３３３
ｍｓに設定される。

【００４６】図１２はサンプルタイム・ルーチンのフロ
ーチャートである。このルーチンは９６０個のサンプル
が累算されるごとにステップ１８９において主プログラ
ムによって呼び出され、ステップ２３９からスタートす
る。図１２のステップ２３９においてプログラムが呼び
出され、ステップ２４１においてゼロ交差カウントが５
０以下であると判定されれば、データは信頼できず、プ
ログラムはステップ２５３で退出する。もしデータに合
理性があり、６０Ｈｚに対応する１．１１１ｍｓサンプ
リング・インターバルを使用してサンプルを形成したこ
とがステップ２４３において確認され、しかもゼロ交差
カウントが５９以上であることがステップ２４５におい
て確認されれば、モニターされている信号は６０Ｈｚで
あり、正しいタイミング・インターバルが使用されてい
るということになる。そこでプログラムはステップ２５
３で退出する。しかし、もしカウントが５９またはそれ
以下なら、モニターされている信号は５０Ｈｚであり、
ステップ２４７において１．３３３ｍｓの５０Ｈｚイン
ターバルが設定される。

【００４７】サンプル採取に５０Ｈｚタイミング・イン
ターバルが使用されたことがステップ２４３において確
認され、カウントが７０以上でないことがステップ２４
９において確認されれば、モニターされる信号は５０Ｈ
ｚであり、正しいタイミング・インターバルが使用され
ていることになる。ゼロ交差カウントが７０以上である
ことがステップ２４９で確認されれば、１．１１１ｍｓ
の６０Ｈｚタイミング・インターバルがステップ２５１
において設定される。

【００４８】

【図面の簡単な説明】

【図１】定格プラグがケーシングから抜き取られた状態
で示す回路遮断器の斜視図。

【図２】図１に示した回路遮断器の一部簡略回路図。

【図３】図１に示した回路遮断器の一部簡略回路図。

【図４】図１に示した回路遮断器の一部簡略回路図。

【図５】本発明の作用原理を示す波形図。

【図６】図１に示した回路遮断器の一部を形成するプロ
セッサの主プログラムを一部を示すフローチャート。

【図７】図１に示した回路遮断器の一部を形成するプロ
セッサの主プログラムを一部を示すフローチャート。

【図８】図１に示した回路遮断器の一部を形成するプロ
セッサの主プログラムの一部を示すフローチャート。

【図９】回路遮断器によってモニターされる電流をデジ
タル化するための割り込みルーチンの一部を示すフロー
チャート。

【図１０】回路遮断器によってモニターされる電流をデ
ジタル化するための割り込みルーチンの一部を示すフロ
ーチャート。

【図１１】ゼロ交差をカウントするためのルーチンを示
すフローチャート。

【図１２】サンプリング・インターバルを選択するため
のルーチンを示すフローチャート。

【符号の説明】

１３ 配電系 ２３ 回路遮断器機構 ２７ 並列引きはずしユニット ３１ 電子引きはずしユニット ３３ ＳｕＲＥ Ｃｈｉｐ ＩＣ ７３ 記憶コンデンサー ７５、７７ ブリーダー抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョセフ チャールス エンゲル アメリカ合衆国 ペンシルベニア州 モン ロービル オーバールック サークル 107 (72)発明者 アラン バーケ シンプ アメリカ合衆国 ペンシルベニア州 モン ロービル ハーバード ロード 1022 (72)発明者 ウィリアム ジョン マーフィ アメリカ合衆国 ペンシルベニア州 モン ロービル キャビット ロード 1366

Claims (4)

【特許請求の範囲】
1. 【請求項１】 負荷を対応する電源に接続する電気的装
   置において、選択的に、閉成時負荷を電源に接続し、開
   放時電源から負荷を切り離す開離可能な接点と、開離可
   能な接点の閉成時負荷に供給される電流を感知する感知
   手段と、開離可能な接点の開閉を制御するデジタル制御
   手段であって、感知された電流が所定の状態を超えると
   電流感知手段に応答して開離可能な接点を開放する手段
   を含み、開離可能な接点の開放時給電を停止されるデジ
   タル制御手段と、デジタル制御手段によって所定の電圧
   まで充電される記憶コンデンサーと、記憶コンデンサー
   の両端に接続され、開離可能な接点の開放により負荷へ
   の電流が遮断されると記憶コンデンサーの電圧を第１の
   所定放電速度で放電するような値に設定されているブリ
   ーダー手段と、選択的に記憶コンデンサーの両端に接続
   され、第１の所定放電速度よりもはるかに大きい放電速
   度で記憶コンデンサーの電圧を迅速に放電させるような
   値に設定されているリセット手段とから成り、デジタル
   制御手段は開離可能な接点が再び閉成されると記憶コン
   デンサーの前記電圧を読み取ることを特徴とする電気的
   装置。
2. 【請求項２】 リセット手段は記憶コンデンサーの両端
   に接続された電気的回路を有し、この電気的回路は短絡
   して記憶コンデンサーの前記電圧を容易に放電してリセ
   ット手段を作動させるギャップを１対の接点の間に有す
   ることを特徴とする請求項１に記載の電気的装置。
3. 【請求項３】 ケーシングと、ケーシング上の取り付け
   位置から移動可能な可動部材とを有し、可動部材が取り
   付け位置にある時は接点対にアクセス不能であり、可動
   部材が取り付け位置から移動すればアクセス可能となる
   ことを特徴とする請求項２に記載の電気的装置。
4. 【請求項４】 可動部材はケーシングの凹部に着脱自在
   な定格プラグから成り、接点対は凹部の定格プラグの下
   に位置して定格プラグを抜き取った状態でのみアクセス
   可能であることを特徴とする請求項３に記載の電気的装
   置。