JPH0619748A - ハ−ドウェア資源情報のトレ−ス方法 - Google Patents
ハ−ドウェア資源情報のトレ−ス方法Info
- Publication number
- JPH0619748A JPH0619748A JP4173961A JP17396192A JPH0619748A JP H0619748 A JPH0619748 A JP H0619748A JP 4173961 A JP4173961 A JP 4173961A JP 17396192 A JP17396192 A JP 17396192A JP H0619748 A JPH0619748 A JP H0619748A
- Authority
- JP
- Japan
- Prior art keywords
- logical
- lpar
- address
- hardware
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 物理計算機を構成するハ−ドウェア資源を論
理的に分割して、複数の論理計算機を実現する情報処理
装置において、これらの論理計算機単位でハ−ドウェア
資源情報をトレ−スして情報を採取することができるよ
うにする。 【構成】 テストによりハ−ドウェア機構モ−ドで実行
中か否かを調べ、モ−ドオフであれば評価装置に対して
測定開始命令を即座に発行し、モ−ドオンであれば、物
理計算機内のメモリエリアに上記命令と指定した論理計
算機アドレスを格納する。ハ−ドウェア機構が起動／停
止したい論理計算機アドレスと上記メモリエリア内のア
ドレスとを比較して、一致するとき、評価装置に対する
測定開始／停止命令を発行する。
理的に分割して、複数の論理計算機を実現する情報処理
装置において、これらの論理計算機単位でハ−ドウェア
資源情報をトレ−スして情報を採取することができるよ
うにする。 【構成】 テストによりハ−ドウェア機構モ−ドで実行
中か否かを調べ、モ−ドオフであれば評価装置に対して
測定開始命令を即座に発行し、モ−ドオンであれば、物
理計算機内のメモリエリアに上記命令と指定した論理計
算機アドレスを格納する。ハ−ドウェア機構が起動／停
止したい論理計算機アドレスと上記メモリエリア内のア
ドレスとを比較して、一致するとき、評価装置に対する
測定開始／停止命令を発行する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置における
ハ−ドウェア資源情報のトレ−ス方法に関し、特に論理
的に分割された論理計算機のハ−ドウェア資源情報を評
価する装置で、情報を採取するに最適なトレ−ス方法に
関する。
ハ−ドウェア資源情報のトレ−ス方法に関し、特に論理
的に分割された論理計算機のハ−ドウェア資源情報を評
価する装置で、情報を採取するに最適なトレ−ス方法に
関する。
【０００２】
【従来の技術】情報処理装置の性能が年々高まっていく
に伴って、その性能を正確に評価したいという要求が増
加している。しかも、システムが膨大化すると、障害の
要因数も増加することにより、高い確率で性能面での故
障が発生する。そして、システムが大型化、複雑化する
と、性能上の問題点を解析／分析することが極めて困難
となる。従来より、情報処理装置の性能を解析／分析す
る方法としては、次の２つの手法があった。 オペレ−ティングシステム（ＯＳ）が提供するソフト
ウェア・モニタ測定情報を採取する方法である。このＯ
Ｓ採集情報としては、ＣＰＵの利用率、ペ−ジング／ス
ワッピング率、あるいはＤＡＳＤ応答時間等があるが、
使用するＯＳによって採取される情報が必ずしも一致し
ない。 ハ−ドウェアが提供するハ−ドウェアモニタ情報を採
取する方法がある。このハ−ドウェアモニタ情報には、
処理装置が持っている各種のハ−ドウェア資源の利用率
に関する情報や、処理装置が一定時間に処理する命令実
行数／ウェイト時間等を計数している。上記ハ−ドウェ
ア資源の利用率に関する情報としては、例えば、主記憶
装置の写しであるバッファ記憶装置にデ−タが存在する
ヒット確率、アドレス変換バッファにアドレス変換対が
ない回数等、処理装置をどれだけ有効に使用しているか
を示す情報がある。この種の評価装置としては、例えば
特開昭５１−３８８５１号公報に記載のものがあり、ま
た処理装置で実行する命令出現頻度を、出現した命令の
実行時間を計数できるようにしたものとしては、例えば
特開昭６２−７３３３８号公報、あるいは特開昭６３−
２３１５４４号公報にそれぞれ記載されたものがある。
システムの性能を評価するためには、上記ソフトウェア
またはハ−ドウェアモニタ情報を読み出し、それを解析
／分析した値をもとにして、開発機では目標性能の妥当
性を、またシステムではチュ−ニングあるいは処理を分
散して仕事量の平準化を行っていた。
に伴って、その性能を正確に評価したいという要求が増
加している。しかも、システムが膨大化すると、障害の
要因数も増加することにより、高い確率で性能面での故
障が発生する。そして、システムが大型化、複雑化する
と、性能上の問題点を解析／分析することが極めて困難
となる。従来より、情報処理装置の性能を解析／分析す
る方法としては、次の２つの手法があった。 オペレ−ティングシステム（ＯＳ）が提供するソフト
ウェア・モニタ測定情報を採取する方法である。このＯ
Ｓ採集情報としては、ＣＰＵの利用率、ペ−ジング／ス
ワッピング率、あるいはＤＡＳＤ応答時間等があるが、
使用するＯＳによって採取される情報が必ずしも一致し
ない。 ハ−ドウェアが提供するハ−ドウェアモニタ情報を採
取する方法がある。このハ−ドウェアモニタ情報には、
処理装置が持っている各種のハ−ドウェア資源の利用率
に関する情報や、処理装置が一定時間に処理する命令実
行数／ウェイト時間等を計数している。上記ハ−ドウェ
ア資源の利用率に関する情報としては、例えば、主記憶
装置の写しであるバッファ記憶装置にデ−タが存在する
ヒット確率、アドレス変換バッファにアドレス変換対が
ない回数等、処理装置をどれだけ有効に使用しているか
を示す情報がある。この種の評価装置としては、例えば
特開昭５１−３８８５１号公報に記載のものがあり、ま
た処理装置で実行する命令出現頻度を、出現した命令の
実行時間を計数できるようにしたものとしては、例えば
特開昭６２−７３３３８号公報、あるいは特開昭６３−
２３１５４４号公報にそれぞれ記載されたものがある。
システムの性能を評価するためには、上記ソフトウェア
またはハ−ドウェアモニタ情報を読み出し、それを解析
／分析した値をもとにして、開発機では目標性能の妥当
性を、またシステムではチュ−ニングあるいは処理を分
散して仕事量の平準化を行っていた。
【０００３】
【発明が解決しようとする課題】従来の方法によるハ−
ドウェア資源評価装置は、物理計算機上で動作するＯＳ
としては、ベ−シックＯＳを想定して考えられている。
しかしながら、最近では、情報処理装置の利用形態が変
化しており、物理計算機を構成するハ−ドウェア資源を
論理的に分割して、複数の論理的な計算機を実現するハ
−ドウェア機構を備えた処理装置が多く使用されてい
る。このような論理計算機を、ここではＬＰＡＲ（Ｌog
ical Ｐartition)と呼ぶことにする。このＬＰＡＲ上
で、各々独立にＯＳ（ゲストＯＳ）を実行することがで
きる。ＬＰＡＲは、効率よく１台の物理計算機で複数の
ゲストＯＳを運用することができるため、将来、益々利
用されることになると考えられる。しかしながら、従来
のハ−ドウェア資源評価装置が採用していた測定方法で
は、これら複数のゲストＯＳ単位の情報を測定すること
ができないという問題が生じている。その理由は、従来
の方法では、ベ−シックＯＳが走行することを想定して
いるため、物理計算機の測定情報を１度に数分〜数時
間、連続して測定する方法では、物理計算機を短い時間
の単位（数ｍｓ〜数１０ｍｓ）で区切って使用する論理
計算機毎のゲストＯＳ単位情報を測定することができな
いからである。すなわち、評価装置を複数の論理計算機
のゲストＯＳに、数ｍｓ毎に切り替え接続することが不
可能であるため、論理計算機上を動作した複数のゲスト
ＯＳの総和、つまり複数のゲストＯＳの信号の論理和を
とったものが計測されてしまう。本発明の目的は、この
ような従来の課題を解決し、物理計算機を論理的に分割
した複数の論理計算機内の任意のゲストＯＳに対するハ
−ドウェア資源情報の評価デ−タを採取することが可能
なハ−ドウェア資源情報のトレ−ス方法を提供すること
にある。
ドウェア資源評価装置は、物理計算機上で動作するＯＳ
としては、ベ−シックＯＳを想定して考えられている。
しかしながら、最近では、情報処理装置の利用形態が変
化しており、物理計算機を構成するハ−ドウェア資源を
論理的に分割して、複数の論理的な計算機を実現するハ
−ドウェア機構を備えた処理装置が多く使用されてい
る。このような論理計算機を、ここではＬＰＡＲ（Ｌog
ical Ｐartition)と呼ぶことにする。このＬＰＡＲ上
で、各々独立にＯＳ（ゲストＯＳ）を実行することがで
きる。ＬＰＡＲは、効率よく１台の物理計算機で複数の
ゲストＯＳを運用することができるため、将来、益々利
用されることになると考えられる。しかしながら、従来
のハ−ドウェア資源評価装置が採用していた測定方法で
は、これら複数のゲストＯＳ単位の情報を測定すること
ができないという問題が生じている。その理由は、従来
の方法では、ベ−シックＯＳが走行することを想定して
いるため、物理計算機の測定情報を１度に数分〜数時
間、連続して測定する方法では、物理計算機を短い時間
の単位（数ｍｓ〜数１０ｍｓ）で区切って使用する論理
計算機毎のゲストＯＳ単位情報を測定することができな
いからである。すなわち、評価装置を複数の論理計算機
のゲストＯＳに、数ｍｓ毎に切り替え接続することが不
可能であるため、論理計算機上を動作した複数のゲスト
ＯＳの総和、つまり複数のゲストＯＳの信号の論理和を
とったものが計測されてしまう。本発明の目的は、この
ような従来の課題を解決し、物理計算機を論理的に分割
した複数の論理計算機内の任意のゲストＯＳに対するハ
−ドウェア資源情報の評価デ−タを採取することが可能
なハ−ドウェア資源情報のトレ−ス方法を提供すること
にある。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるハ−ドウェア資源情報のトレ−ス方法
は、物理計算機を構成するハ−ドウェア資源を論理的に
分割して、複数の論理計算機を実現する情報処理装置に
おいて、物理計算機が物理計算機に接続された評価装置
に対して情報採取を実行させる場合に、先ず複数の論理
計算機を制御するハ−ドウェア機構モ−ドで実行中か否
かをテストし、テストの結果、モ−ドがオフであれば評
価装置に対する測定開始命令を直接発行し、またモ−ド
がオンであれば物理計算機内の記憶装置に命令および命
令で指定した論理計算機アドレスを格納した後、ハ−ド
ウェア機構が複数の論理計算機を物理計算機に割り当て
て、論理計算機の起動／停止処理を行う中で、ハ−ドウ
ェア機構が起動／停止したい論理計算機アドレスと記憶
装置から読み出した論理計算機アドレスとが一致するか
否かを照合し、一致すれば評価装置に対する測定開始／
停止命令をハ−ドウェア機構から発行することを特徴と
している。
め、本発明によるハ−ドウェア資源情報のトレ−ス方法
は、物理計算機を構成するハ−ドウェア資源を論理的に
分割して、複数の論理計算機を実現する情報処理装置に
おいて、物理計算機が物理計算機に接続された評価装置
に対して情報採取を実行させる場合に、先ず複数の論理
計算機を制御するハ−ドウェア機構モ−ドで実行中か否
かをテストし、テストの結果、モ−ドがオフであれば評
価装置に対する測定開始命令を直接発行し、またモ−ド
がオンであれば物理計算機内の記憶装置に命令および命
令で指定した論理計算機アドレスを格納した後、ハ−ド
ウェア機構が複数の論理計算機を物理計算機に割り当て
て、論理計算機の起動／停止処理を行う中で、ハ−ドウ
ェア機構が起動／停止したい論理計算機アドレスと記憶
装置から読み出した論理計算機アドレスとが一致するか
否かを照合し、一致すれば評価装置に対する測定開始／
停止命令をハ−ドウェア機構から発行することを特徴と
している。
【０００５】
【作用】本発明においては、物理計算機内部の記憶装置
の一部またはラッチ回路等に測定開始／停止命令が発行
されたことを記憶する。これにより、従来の評価装置に
対する測定開始／停止命令を、物理計算機を複数の論理
計算機にするためのハ−ドウェア機構に引き渡すことが
可能となる。また、開始命令には、評価装置でＬＰＡＲ
上のどのゲストＯＳを測定するかをアドレス指定できる
ようにする。さらに、論理計算機にできるハ−ドウェア
機構の処理装置のモ−ドであるか否かをマイクロ命令に
より判断することができ、それによりハ−ドウェア機構
から評価装置に対して測定開始／停止の指示を発行する
ことができる。これにより、物理計算機を論理的に分割
した複数の論理計算機のうちの任意のゲストＯＳに対す
るハ−ドウェア資源情報の評価デ−タを採取することが
可能になる。
の一部またはラッチ回路等に測定開始／停止命令が発行
されたことを記憶する。これにより、従来の評価装置に
対する測定開始／停止命令を、物理計算機を複数の論理
計算機にするためのハ−ドウェア機構に引き渡すことが
可能となる。また、開始命令には、評価装置でＬＰＡＲ
上のどのゲストＯＳを測定するかをアドレス指定できる
ようにする。さらに、論理計算機にできるハ−ドウェア
機構の処理装置のモ−ドであるか否かをマイクロ命令に
より判断することができ、それによりハ−ドウェア機構
から評価装置に対して測定開始／停止の指示を発行する
ことができる。これにより、物理計算機を論理的に分割
した複数の論理計算機のうちの任意のゲストＯＳに対す
るハ−ドウェア資源情報の評価デ−タを採取することが
可能になる。
【０００６】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明のトレ−ス方法を実現するハ
−ドウェア評価装置と論理計算機の機能ブロック図であ
る。図１において、１０は物理計算機（処理装置）、２
０は物理計算機１０のハ−ドウェア資源情報を測定する
ための評価装置、３０は分割した複数のＬＰＡＲ４１〜
４３を制御するためのハ−ドウェア機構（以下、ハイパ
−バイザアシストと呼ぶ）、１１は物理計算機１０内の
ロ−カルストレ−ジである。物理計算機１０と評価装置
２０のインタフェ−スの内容は、利用率／処理装置で実
行する命令の頻度／実行時間に関する信号等のハ−ドウ
ェア資源被測定情報と、評価装置２０に対する測定開始
／停止、および評価装置２０の測定デ−タを読み出すた
めの信号からなる。
説明する。図１は、本発明のトレ−ス方法を実現するハ
−ドウェア評価装置と論理計算機の機能ブロック図であ
る。図１において、１０は物理計算機（処理装置）、２
０は物理計算機１０のハ−ドウェア資源情報を測定する
ための評価装置、３０は分割した複数のＬＰＡＲ４１〜
４３を制御するためのハ−ドウェア機構（以下、ハイパ
−バイザアシストと呼ぶ）、１１は物理計算機１０内の
ロ−カルストレ−ジである。物理計算機１０と評価装置
２０のインタフェ−スの内容は、利用率／処理装置で実
行する命令の頻度／実行時間に関する信号等のハ−ドウ
ェア資源被測定情報と、評価装置２０に対する測定開始
／停止、および評価装置２０の測定デ−タを読み出すた
めの信号からなる。
【０００７】物理計算機１０の動作モ−ドが複数の論理
計算機４１〜４３にできるハ−ドウェア機構３０を持っ
た処理モ−ドである時点で、評価装置２０に対して測定
開始命令が発行されると、開始命令と命名に付随するＬ
ＰＡＲアドレスを物理計算機１０内部のロ−カルストレ
−ジ１１に記憶させる。ハ−ドウェア機構３０は、本来
の業務である複数のゲストＯＳをタイムスケジュ−リン
グで動作させる時に、記憶した情報を読み出して、いま
動作させようとしているＬＰＡＲアドレスと、読み出し
たＬＰＡＲアドレスとが一致するか否かを判断し、一致
していれば、ＬＰＡＲを物理計算機１０に割り当てると
きに評価装置２０に対してもハ−ドウェア機構３０から
測定開始指示を与える。評価装置２０に対する停止命令
も同じように処理する。このように、本実施例では、Ｌ
ＰＡＲ４１〜４３と同期させて評価装置２０を動作させ
ることができるので、希望するＬＰＡＲ上のゲストＯＳ
のハ−ドウェア資源情報を測定することができる。
計算機４１〜４３にできるハ−ドウェア機構３０を持っ
た処理モ−ドである時点で、評価装置２０に対して測定
開始命令が発行されると、開始命令と命名に付随するＬ
ＰＡＲアドレスを物理計算機１０内部のロ−カルストレ
−ジ１１に記憶させる。ハ−ドウェア機構３０は、本来
の業務である複数のゲストＯＳをタイムスケジュ−リン
グで動作させる時に、記憶した情報を読み出して、いま
動作させようとしているＬＰＡＲアドレスと、読み出し
たＬＰＡＲアドレスとが一致するか否かを判断し、一致
していれば、ＬＰＡＲを物理計算機１０に割り当てると
きに評価装置２０に対してもハ−ドウェア機構３０から
測定開始指示を与える。評価装置２０に対する停止命令
も同じように処理する。このように、本実施例では、Ｌ
ＰＡＲ４１〜４３と同期させて評価装置２０を動作させ
ることができるので、希望するＬＰＡＲ上のゲストＯＳ
のハ−ドウェア資源情報を測定することができる。
【０００８】図１において、物理計算機１０には図示省
略されているが、主記憶／拡張記憶／演算器／命令制御
ユニットおよび入出力チャネルを備えた物理プロセッサ
であって、演算器／命令制御ユニットは１台ないし複数
台から構成されている。また、ハイパ−バイザアシスト
３０は、物理計算機１０を論理的に分割した複数のＬＰ
ＡＲ４１〜４３を制御するための制御プログラムであっ
て、実際には物理計算機１０の主記憶装置内に格納され
ている。さらに、ＬＰＡＲ４１〜４３も、物理計算機１
０の主記憶装置内に格納されている各プログラムであ
る。従って、図１では、ハイパ−バイザアシスト３０と
ＬＰＡＲ４１〜４３は、ソフトウェアであるが、仮想的
にハ−ドウェアのように動作するので、機能ブロックと
してハ−ドウェア機構および論理計算機の名称が与えら
れている。
略されているが、主記憶／拡張記憶／演算器／命令制御
ユニットおよび入出力チャネルを備えた物理プロセッサ
であって、演算器／命令制御ユニットは１台ないし複数
台から構成されている。また、ハイパ−バイザアシスト
３０は、物理計算機１０を論理的に分割した複数のＬＰ
ＡＲ４１〜４３を制御するための制御プログラムであっ
て、実際には物理計算機１０の主記憶装置内に格納され
ている。さらに、ＬＰＡＲ４１〜４３も、物理計算機１
０の主記憶装置内に格納されている各プログラムであ
る。従って、図１では、ハイパ−バイザアシスト３０と
ＬＰＡＲ４１〜４３は、ソフトウェアであるが、仮想的
にハ−ドウェアのように動作するので、機能ブロックと
してハ−ドウェア機構および論理計算機の名称が与えら
れている。
【０００９】図２は、本発明におけるゲストＯＳと評価
装置の関係を示す図である。横軸に時間を、縦軸にハイ
パ−バイザアシスト３０を介して物理計算機１０に接続
されるハ−ドウエア項目を示している。ハイパ−バイザ
アシスト３０からＯＳ３までの実線は、物理計算機１０
を占有している時間、つまり動作している時間を示して
いる。すなわち、ハイパ−バイザアシスト３０に制御が
渡ると、先ずＬＰＡＲ４１（ＯＳ１）を呼び出して物理
計算機１０を割り当てる。それと同時に、物理計算機１
０にタイマ時間をセットする。タイマ時間が経過する
と、タイマ割込みがハイパ−バイザアシスト３０に入
る。ハイパ−バイザアシスト３０はＬＰＡＲ４１を停止
して、ＬＰＡＲ４２（ＯＳ２）に同じように物理計算機
１０を割り当てる。以下、同じようにして、ＬＰＡＲ４
３（ＯＳ３）も制御していく。このようにして、ハイパ
−バイザアシスト３０がＯＳ１、ＯＳ２、ＯＳ３に対し
て順次、物理計算機１０を割り当てていく。物理計算機
１０は、ハイパ−バイザアシスト３０が順次、ＯＳ１，
ＯＳ２，ＯＳ３に割り当てると同時に、評価装置２０に
対してスタ−ト命令が発行され、トレ−ス動作が行われ
た後、割り当てが終了すると同時にストップ命令が発行
される。
装置の関係を示す図である。横軸に時間を、縦軸にハイ
パ−バイザアシスト３０を介して物理計算機１０に接続
されるハ−ドウエア項目を示している。ハイパ−バイザ
アシスト３０からＯＳ３までの実線は、物理計算機１０
を占有している時間、つまり動作している時間を示して
いる。すなわち、ハイパ−バイザアシスト３０に制御が
渡ると、先ずＬＰＡＲ４１（ＯＳ１）を呼び出して物理
計算機１０を割り当てる。それと同時に、物理計算機１
０にタイマ時間をセットする。タイマ時間が経過する
と、タイマ割込みがハイパ−バイザアシスト３０に入
る。ハイパ−バイザアシスト３０はＬＰＡＲ４１を停止
して、ＬＰＡＲ４２（ＯＳ２）に同じように物理計算機
１０を割り当てる。以下、同じようにして、ＬＰＡＲ４
３（ＯＳ３）も制御していく。このようにして、ハイパ
−バイザアシスト３０がＯＳ１、ＯＳ２、ＯＳ３に対し
て順次、物理計算機１０を割り当てていく。物理計算機
１０は、ハイパ−バイザアシスト３０が順次、ＯＳ１，
ＯＳ２，ＯＳ３に割り当てると同時に、評価装置２０に
対してスタ−ト命令が発行され、トレ−ス動作が行われ
た後、割り当てが終了すると同時にストップ命令が発行
される。
【００１０】図３は、図１におけるロ−カルストレ−ジ
内のビットマップを示す図である。図３に示すように、
ロ−カルストレ−ジ１１内には、ビット２0〜２7のビッ
トマップが格納されている。このうち、２7はスタ−ト
ビット、２6はストップビット、２3〜２0はＬＰＡＲア
ドレスである。評価装置２０に対する測定開始／停止命
令をハイパ−バイザアシスト３０に引き渡すために、こ
のロ−カルストレ−ジ１１内のビットマップに対して、
測定開始命令が発行されるとスタ−トビットを‘１’
に、測定停止命令が発行されるとストップビットを
‘１’に、それぞれ更新する。また、ＬＰＡＲ上のどの
ゲストＯＳを測定するかをアドレス指定できるように、
ビット２3〜２0でＬＰＡＲアドレスをセットする。従来
モ−ド、つまりハイパ−バイザアシスト３０が接続され
ていても、各論理計算機単位に測定せずに、全ての計算
機の動作の論理和を測定する場合には、ＬＰＡＲアドレ
ス＝００００に、またハイパ−バイザアシスト３０が未
使用のときには、ＬＰＡＥアドレス＝１×××に、ハイ
パ−バイザアシスト３０が使用されているときには、Ｌ
ＰＡＲアドレス＝０ｉｉｉがセットされる。従来モ−ド
とは、
内のビットマップを示す図である。図３に示すように、
ロ−カルストレ−ジ１１内には、ビット２0〜２7のビッ
トマップが格納されている。このうち、２7はスタ−ト
ビット、２6はストップビット、２3〜２0はＬＰＡＲア
ドレスである。評価装置２０に対する測定開始／停止命
令をハイパ−バイザアシスト３０に引き渡すために、こ
のロ−カルストレ−ジ１１内のビットマップに対して、
測定開始命令が発行されるとスタ−トビットを‘１’
に、測定停止命令が発行されるとストップビットを
‘１’に、それぞれ更新する。また、ＬＰＡＲ上のどの
ゲストＯＳを測定するかをアドレス指定できるように、
ビット２3〜２0でＬＰＡＲアドレスをセットする。従来
モ−ド、つまりハイパ−バイザアシスト３０が接続され
ていても、各論理計算機単位に測定せずに、全ての計算
機の動作の論理和を測定する場合には、ＬＰＡＲアドレ
ス＝００００に、またハイパ−バイザアシスト３０が未
使用のときには、ＬＰＡＥアドレス＝１×××に、ハイ
パ−バイザアシスト３０が使用されているときには、Ｌ
ＰＡＲアドレス＝０ｉｉｉがセットされる。従来モ−ド
とは、
【００１１】図４は、物理計算機から評価装置に対する
測定開始命令のフロ−チャ−トであり、図５は、同じく
測定停止命令のフロ−チャ−トである。いま、ＬＰＡＲ
４２、つまりＯＳ２が動作している時点で、物理計算機
１０の被測定情報をいかに評価装置２０に採取するかに
ついて述べる。図４に示すように、先ず、測定開始命令
が発行されると、ハ−ドウェア機構モ−ドであるか否
か、つまりＬＰＡＲを使用するモ−ドか否かをマイクロ
命令でテストし（ステップ４１）、ハ−ドウェア機構３
０がないモ−ドであれば、直ちに測定開始コマンドを評
価装置２０に発行する（ステップ４４）。また、上記テ
ストが成立したならば、命令で指定されたＬＰＡＲアド
レス（ゲストＯＳ）がゼロか否かをチェックする（ステ
ップ４２）。ゼロであれば、図３に示すように、（ＬＰ
ＡＲアドレス＝００００）のときは従来モ−ドであり、
ＬＰＡＲを使用していないので、上述の場合と同じく直
ちに開始コマンドを発行する（ステップ４４）。また、
ゼロでなければ、ロ−カルストレ−ジ１１にスタ−トビ
ット＝‘１’，ストップビット＝‘０’およびＬＰＡＲ
アドレスをビット２3〜２0に格納する（ステップ４
３）。
測定開始命令のフロ−チャ−トであり、図５は、同じく
測定停止命令のフロ−チャ−トである。いま、ＬＰＡＲ
４２、つまりＯＳ２が動作している時点で、物理計算機
１０の被測定情報をいかに評価装置２０に採取するかに
ついて述べる。図４に示すように、先ず、測定開始命令
が発行されると、ハ−ドウェア機構モ−ドであるか否
か、つまりＬＰＡＲを使用するモ−ドか否かをマイクロ
命令でテストし（ステップ４１）、ハ−ドウェア機構３
０がないモ−ドであれば、直ちに測定開始コマンドを評
価装置２０に発行する（ステップ４４）。また、上記テ
ストが成立したならば、命令で指定されたＬＰＡＲアド
レス（ゲストＯＳ）がゼロか否かをチェックする（ステ
ップ４２）。ゼロであれば、図３に示すように、（ＬＰ
ＡＲアドレス＝００００）のときは従来モ−ドであり、
ＬＰＡＲを使用していないので、上述の場合と同じく直
ちに開始コマンドを発行する（ステップ４４）。また、
ゼロでなければ、ロ−カルストレ−ジ１１にスタ−トビ
ット＝‘１’，ストップビット＝‘０’およびＬＰＡＲ
アドレスをビット２3〜２0に格納する（ステップ４
３）。
【００１２】また、停止命令の場合も、同じようにし
て、図５に示すように、ハ−ドウェア機構モ−ドか否か
を判断し（ステップ５１）、ハ−ドウェア機構モ−ドで
なければ、直ちに測定を停止させ（ステップ５３）、ハ
−ドウェア機構モ−ドであれば、ロ−カルストレ−ジ１
１のスタ−トビット＝‘０’、ストップビット＝‘１’
をセットする（ステップ５２）。上記処理のために、ハ
−ドウェア機構モ−ドであれば、ロ−カルストレ−ジ１
１にこれらの情報を格納するのみでよく、命令で直接、
評価装置２０に対するコマンドは発行しない。ハ−ドウ
ェア機構３０がＯＳ１，ＯＳ２，ＯＳ３に物理計算機１
０を割り当てる際に、このビットマップを参照してスタ
−ト命令またはストップ命令を発行する。なお、ロ−カ
ルストレ−ジ１１は、主記憶装置の領域のうち、ＬＰＡ
Ｒが占有している領域以外の領域を使用している。
て、図５に示すように、ハ−ドウェア機構モ−ドか否か
を判断し（ステップ５１）、ハ−ドウェア機構モ−ドで
なければ、直ちに測定を停止させ（ステップ５３）、ハ
−ドウェア機構モ−ドであれば、ロ−カルストレ−ジ１
１のスタ−トビット＝‘０’、ストップビット＝‘１’
をセットする（ステップ５２）。上記処理のために、ハ
−ドウェア機構モ−ドであれば、ロ−カルストレ−ジ１
１にこれらの情報を格納するのみでよく、命令で直接、
評価装置２０に対するコマンドは発行しない。ハ−ドウ
ェア機構３０がＯＳ１，ＯＳ２，ＯＳ３に物理計算機１
０を割り当てる際に、このビットマップを参照してスタ
−ト命令またはストップ命令を発行する。なお、ロ−カ
ルストレ−ジ１１は、主記憶装置の領域のうち、ＬＰＡ
Ｒが占有している領域以外の領域を使用している。
【００１３】図６、および図７は、ハ−ドウェア機構モ
−ドの時の評価装置に対する測定開始／停止を行う動作
フロ−チャ−トである。図６は、ゲストＯＳの起動処理
を示すもので、ハイパ−バイザアシスト３０がＬＰＡＲ
４１〜４３を割り当てるときの処理を示している。図６
においては、先ずハイパ−バイザアシスト３０がロ−カ
ルストレ−ジ１１のビットマップを読み出し（ステップ
６１）、スタ−トビット（Ｓ）＝‘１’であれば（ステ
ップ６２）、さらにＬＰＡＲを起動する起動アドレスと
ロ−カルストレ−ジ１１から読み出したＬＰＡＲアドレ
スとが等しいか否かをチェックする（ステップ６３）。
等しいときには、評価装置２０に対して測定開始コマン
ドを発行する（ステップ６４）。また、Ｓ＝‘０’また
はＬＰＡＲアドレスが不一致であれば、何もせずに、Ｌ
ＰＡＲ（ゲストＯＳ）を起動して終了する（ステップ６
５）。すなわち、評価装置２０による測定動作は行わな
いが、ＬＰＡＲを起動して通常の動作を行わせる。図７
の停止処理も、同じようにして、ロ−カルストレ−ジ１
１のビットマップを読み出し（ステップ７１）、Ｓ＝
‘０’Ｐ＝‘１’であれば（ステップ７２）、さらに起
動アドレス＝ＬＰＡＲアドレスであることを確認し（ス
テップ７３）、そうであれば、測定停止コマンドを発行
する（ステップ７４）。また、Ｐ＝‘０’またはＬＰＡ
Ｒアドレスが不一致であれば、何もせずに、ＬＰＡＲの
停止を行う（ステップ７５）。このように、例えばＬＰ
ＡＲ４２の物理計算機１０の測定情報のデ−タ採取は、
図２ら示すように、ＬＰＡＲ４２のゲストＯＳが動作し
ているときのみ、評価装置２０を動作させることが可能
である。なお、図１では、ハイパ−バイザアシスト３０
は論理計算機を３台接続しているが、実際には、論理計
算機（ＬＰＡＲ）を７台まで制御することができる。
−ドの時の評価装置に対する測定開始／停止を行う動作
フロ−チャ−トである。図６は、ゲストＯＳの起動処理
を示すもので、ハイパ−バイザアシスト３０がＬＰＡＲ
４１〜４３を割り当てるときの処理を示している。図６
においては、先ずハイパ−バイザアシスト３０がロ−カ
ルストレ−ジ１１のビットマップを読み出し（ステップ
６１）、スタ−トビット（Ｓ）＝‘１’であれば（ステ
ップ６２）、さらにＬＰＡＲを起動する起動アドレスと
ロ−カルストレ−ジ１１から読み出したＬＰＡＲアドレ
スとが等しいか否かをチェックする（ステップ６３）。
等しいときには、評価装置２０に対して測定開始コマン
ドを発行する（ステップ６４）。また、Ｓ＝‘０’また
はＬＰＡＲアドレスが不一致であれば、何もせずに、Ｌ
ＰＡＲ（ゲストＯＳ）を起動して終了する（ステップ６
５）。すなわち、評価装置２０による測定動作は行わな
いが、ＬＰＡＲを起動して通常の動作を行わせる。図７
の停止処理も、同じようにして、ロ−カルストレ−ジ１
１のビットマップを読み出し（ステップ７１）、Ｓ＝
‘０’Ｐ＝‘１’であれば（ステップ７２）、さらに起
動アドレス＝ＬＰＡＲアドレスであることを確認し（ス
テップ７３）、そうであれば、測定停止コマンドを発行
する（ステップ７４）。また、Ｐ＝‘０’またはＬＰＡ
Ｒアドレスが不一致であれば、何もせずに、ＬＰＡＲの
停止を行う（ステップ７５）。このように、例えばＬＰ
ＡＲ４２の物理計算機１０の測定情報のデ−タ採取は、
図２ら示すように、ＬＰＡＲ４２のゲストＯＳが動作し
ているときのみ、評価装置２０を動作させることが可能
である。なお、図１では、ハイパ−バイザアシスト３０
は論理計算機を３台接続しているが、実際には、論理計
算機（ＬＰＡＲ）を７台まで制御することができる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
物理計算機を論理的に分割した複数の論理計算機のうち
の任意のゲストＯＳに対するハ−ドウェア資源情報につ
いて、評価デ−タをトレ−スして情報採取することがで
きる。また、従来のモ−ド、つまり複数の論理計算機の
動作信号の論理和を採取することも、勿論可能である。
物理計算機を論理的に分割した複数の論理計算機のうち
の任意のゲストＯＳに対するハ−ドウェア資源情報につ
いて、評価デ−タをトレ−スして情報採取することがで
きる。また、従来のモ−ド、つまり複数の論理計算機の
動作信号の論理和を採取することも、勿論可能である。
【００１５】
【図１】本発明が使用されるハ−ドウェア評価装置と論
理計算機の機能ブロック図である。
理計算機の機能ブロック図である。
【図２】本発明におけるゲストＯＳと評価装置の時間関
係を示す図である。
係を示す図である。
【図３】本発明におけるロ−カルストレ−ジのビットマ
ップを示す図である。
ップを示す図である。
【図４】本発明の物理計算機による測定開始命令のフロ
−チャ−トである。
−チャ−トである。
【図５】同じく、測定停止命令のフロ−チャ−トであ
る。
る。
【図６】本発明のハイパ−バイザアシストによるゲスト
ＯＳの起動処理フロ−チャ−トである。
ＯＳの起動処理フロ−チャ−トである。
【図７】同じく、ゲストＯＳの停止処理フロ−チャ−ト
である。
である。
【符号の説明】 １０ 物理計算機 ２０ 評価装置 ３０ ハイパ−バイザアシスト（ハ−ドウェア機構） ４１，４２，４３ 論理計算機（ＬＰＡＲ） １１ ロ−カルストレ−ジ Ｓ スタ−トビット Ｐ ストップビット
Claims (1)
- 【請求項１】 物理計算機を構成するハ−ドウェア資源
を論理的に分割して、複数の論理計算機を実現する情報
処理装置において、上記物理計算機が該物理計算機に接
続された評価装置に対して情報採取を実行させる場合
に、先ず複数の論理計算機を制御するハ−ドウェア機構
モ−ドで実行中か否かをテストし、テストの結果、モ−
ドがオフであれば上記評価装置に対する測定開始命令を
直接発行し、またモ−ドがオンであれば上記物理計算機
内の記憶装置に上記命令および該命令で指定した論理計
算機アドレスを格納した後、上記ハ−ドウェア機構が複
数の論理計算機を上記物理計算機に割り当てて、該論理
計算機の起動／停止処理を行う中で、該ハ−ドウェア機
構が起動／停止したい論理計算機アドレスと上記記憶装
置から読み出した論理計算機アドレスとが一致するか否
かを照合し、一致すれば上記評価装置に対する測定開始
／停止命令を該ハ−ドウェア機構から発行することを特
徴とするハ−ドウェア資源のトレ−ス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4173961A JPH0619748A (ja) | 1992-07-01 | 1992-07-01 | ハ−ドウェア資源情報のトレ−ス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4173961A JPH0619748A (ja) | 1992-07-01 | 1992-07-01 | ハ−ドウェア資源情報のトレ−ス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0619748A true JPH0619748A (ja) | 1994-01-28 |
Family
ID=15970256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4173961A Pending JPH0619748A (ja) | 1992-07-01 | 1992-07-01 | ハ−ドウェア資源情報のトレ−ス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619748A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013120511A (ja) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | 仮想計算機システム |
| CN113535495A (zh) * | 2021-06-01 | 2021-10-22 | 成都雅信安科技服务有限公司 | 一种智能设备的硬件及其组件唯一性判断方法 |
-
1992
- 1992-07-01 JP JP4173961A patent/JPH0619748A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013120511A (ja) * | 2011-12-08 | 2013-06-17 | Mitsubishi Electric Corp | 仮想計算機システム |
| CN113535495A (zh) * | 2021-06-01 | 2021-10-22 | 成都雅信安科技服务有限公司 | 一种智能设备的硬件及其组件唯一性判断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8271989B2 (en) | Method and apparatus for virtual processor dispatching to a partition based on shared memory pages | |
| US5805790A (en) | Fault recovery method and apparatus | |
| US5553291A (en) | Virtual machine control method and virtual machine system | |
| US5704055A (en) | Dynamic Reconfiguration of main storage and expanded storage by means of a service call logical processor | |
| US7437618B2 (en) | Method in a processor for dynamically during runtime allocating memory for in-memory hardware tracing | |
| US20080184257A1 (en) | Method, apparatus, and computer program product for providing a self-tunable parameter used for dynamically yielding an idle processor | |
| US7844860B2 (en) | Apparatus and computer program product in a processor for performing in-memory tracing using existing communication paths | |
| US7437617B2 (en) | Method, apparatus, and computer program product in a processor for concurrently sharing a memory controller among a tracing process and non-tracing processes using a programmable variable number of shared memory write buffers | |
| US20050216696A1 (en) | Multi-processor system and memory accessing method | |
| US20090259875A1 (en) | Store Clock and Store Clock Fast Instruction Execution | |
| JPH034337A (ja) | データ処理システム | |
| EP0145960B1 (en) | Selective guest system purge control | |
| US8296552B2 (en) | Dynamically migrating channels | |
| JPH07248941A (ja) | デバッグ支援装置 | |
| JPH0619748A (ja) | ハ−ドウェア資源情報のトレ−ス方法 | |
| JPH06332803A (ja) | 仮想計算機システムにおけるｔｌｂ制御方法 | |
| JP3131098B2 (ja) | シミュレータ | |
| US7130785B2 (en) | System and method for detecting accesses to non-existing hardware entities using architectural simulation | |
| JPH04143845A (ja) | 計算機におけるページフォルトテスト方式 | |
| JPH03127237A (ja) | 情報処理装置の性能測定方式 | |
| JP2728002B2 (ja) | 組み込みソフトウェアデバッグ支援装置 | |
| JP2702925B2 (ja) | 仮想計算機システムにおけるページテーブル無効化方式 | |
| JPS63301334A (ja) | 仮想計算機の性能測定方式 | |
| JPH0219937A (ja) | 電子計算機システム | |
| JPH0744405A (ja) | 仮想計算機システムの仮想計算機動作時間計測制御方式 |