JPH0619733A - シミュレーションのための入力パターン評価方法 - Google Patents

シミュレーションのための入力パターン評価方法

Info

Publication number
JPH0619733A
JPH0619733A JP4174445A JP17444592A JPH0619733A JP H0619733 A JPH0619733 A JP H0619733A JP 4174445 A JP4174445 A JP 4174445A JP 17444592 A JP17444592 A JP 17444592A JP H0619733 A JPH0619733 A JP H0619733A
Authority
JP
Japan
Prior art keywords
state transition
state
simulation
input pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4174445A
Other languages
English (en)
Inventor
Hisayuki Kanai
久幸 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP4174445A priority Critical patent/JPH0619733A/ja
Publication of JPH0619733A publication Critical patent/JPH0619733A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 この発明の目的は、複数回の連続した状態遷
移にわたるステートマシンの一連の動作を1分析単位と
して取扱えるシミュレーションのための入力パターン評
価方法を提供することである。 【構成】 この方法は、ステートマシンの仕様10、ス
テートマシンの記述プログラム13、シミュレーション
パターン14、シミュレータ15および比較・検討プロ
グラム19を含み、該方法実行時、仕様10から算出し
た所定長さの複数の状態遷移列11とシミュレータ15
によるパターン14を用いたステートマシンのシミュレ
ーションにより発生した所定長さの複数の状態遷移列1
7とをプログラム19において比較・検討し、その検討
結果に基づいてパターン14は該ステートマシンを仕様
10の正当性を網羅してシミュレートするのに適切な入
力パターンであるか否かを評価するよう構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はシミュレーションのた
めの入力パターン評価方法に関し、特に、その内部状態
を複数取り得、かつ入力データに基づいて現在の内部状
態から次の内部状態に遷移する電子回路で組まれた装置
(以下、ステートマシンと呼ぶ)のシミュレーション実
行時における入力データ(以下、入力パターンと呼ぶ)
の評価方法に関する。
【0002】
【従来の技術】ステートマシンは、その要求仕様を表す
状態遷移関数に基づいて設計される。ステートマシンに
おける次の内部状態(以下次状態と呼ぶ)は現在の内部
状態(以下、現状態と呼ぶ)と入力パターンとによって
決まる。ここで入力パターンIと現状態Sのあらゆる組
合せI×Sのそれぞれについて、次状態を定める関数
を、状態遷移関数という。ステートマシンが、その仕様
を表す状態遷移関数に基づいて正しく設計されているか
否かを確認するためにシミュレーションが実行される。
従来、ステートマシンのシミュレーションのための入力
パターンは、次のように作成されていた。まず、特定の
現状態のステートマシンに特定の入力パターンを作製
し、与えてマシンを特定の次状態に遷移させるというよ
うな、2つの特定状態間でのみ行なわれる異なる遷移を
複数個発生させる。そして、各遷移において作成された
入力パターンが、該マシンをシミュレーションするため
の入力パターンであるという手法が取られていた。それ
ゆえに、状態遷移関数で規定される2つの特定状態間の
異なる状態遷移をくまなくシミュレートした後、各状態
遷移を発生させるために用いられた入力パターンの集合
を作成すれば、該ステートマシンをシミュレーションす
るために必要とされる入力パターン群が作成されたと見
なされていた。
【0003】
【発明が解決しようとする課題】上述した従来のステー
トマシンのシミュレーションのための入力パターン作成
方法では、現状態から次状態への特定状態間での遷移、
すなわち1回の状態遷移が確認される毎に入力パターン
が1個作成されているにすぎない。このように作成され
るパターンを用いたシミュレーションによれば、ステー
トマシンが仕様(状態遷移関数)のとおりに動作してい
るか否かの確認はできるが、仕様そのものの正当性の確
認には不十分である。この点について以下に説明する。
【0004】ステートマシンは、通常、単独で用いられ
ることはなく何らかの順序装置と組合わされて使用され
ることが多い。現在のデジタル式コンピュータを数学的
な観点から見ると順序装置(シーケンシャルマシン)と
見なされる。順序装置は、一般にタイミングTにおいて
入力パターンI(T)を与えたとき、得られる出力パタ
ーンO(T)がその順序装置の内部状態S(T)および
入力パターンI(T)により定まり、また次のタイミン
グの内部状態S(T+1)が入力パターンI(T+1)
と状態S(T)により定まるように、その動作に履歴を
もつような装置である。この内部状態は、たとえばフリ
ップフロップなどに記憶される。ステートマシンはこの
ようにその動作に履歴をもつような順序装置と組合わさ
れて使用されることが多い。したがって、順序装置と組
合せた状態でステートマシンをシミュレーションするこ
とにより、初めて仕様そのものの正当性が確認される。
ところが前述したように現状態から次状態への1回の遷
移のみが確認されるように作成された従来の入力パター
ンを用いたシミュレーションでは、ステートマシンに、
たとえば現状態→次状態→次々状態…と複数回の連続し
た状態遷移からなる一連の動作を行なわせることはでき
ない。即ち、順序装置の動作との関連を考慮したシミュ
レーションをすることはできない。したがって、該ステ
ートマシンの仕様の正当性の不備を発見できないという
課題があった。
【0005】上述の課題を解消するように、ステートマ
シンに複数回の連続した状態遷移からなる一連の動作を
行なわせるようなシミュレーションのための異なる入力
パターンを予め複数個作成し、この各作成入力パターン
を用いたシミュレーションを実行することにより仕様の
正当性を確認するという方法が採られる。しかしなが
ら、シミュレーションのために作成されたこれら入力パ
ターンが該仕様に規定される全ての入力パターンを網羅
しているか否かを評価する方法が確立されていなかっ
た。そのため、これら作成パターンの各々を用いたシミ
ュレーションにより仕様の正当性の確認がされるという
上述の方法には、確認もれがあっても見過ごされてしま
うという問題があった。
【0006】それゆえにこの発明の目的は、ステートマ
シンをシミュレートし、その仕様の正当性を確認するた
めに作成される入力パターンが、該仕様に規定される全
入力パターンを網羅しているか否かを評価するようなシ
ミュレーションのための入力パターン評価方法を提供す
ることである。
【0007】
【課題を解決するための手段】この発明に係るシミュレ
ーションのための入力パターン評価方法は、複数の内部
状態を取り、かつ現状態および入力パターンに基づいて
次状態に遷移する状態遷移装置の仕様の正当性を確認す
るために、該状態遷移装置をシミュレーションする際の
入力パターンの評価方法であり、該仕様に規定される所
定長の状態遷移列をすべて算出するステップと、該仕様
に基づいて、入力パターンを作成するステップと、作成
された入力パターンに基づいて前述のシミュレーション
を実行し、この実行結果に基づいて所定長の状態遷移列
を生成するステップと、算出された状態遷移列と生成さ
れた状態遷移列とを比較し、この比較結果に基づいて作
成入力パターンを評価するステップとを備えて構成され
る。
【0008】上述のように構成されるシミュレーション
のための入力パターン評価方法は、前述の比較結果に基
づいて、作成された入力パターンを補正するステップを
さらに備えて構成されてもよい。
【0009】
【作用】この発明に係るシミュレーションのための入力
パターン評価方法においては、状態遷移装置の仕様に基
づいて作成された入力パターンに従って該装置の動作を
シミュレーションし、その結果に基づいて生成された状
態遷移列と仕様から算出されたすべての状態遷移列とを
比較する。この比較結果により該算出遷移列の全てが、
即ち仕様に規定される全状態遷移が該シミュレーション
により確認されたか否か判別できる。言換えれば、この
比較結果により作成入力パターンは仕様に規定される全
入力パターンを網羅しているか否か、即ち作成入力パタ
ーンは仕様の正当性をシミュレーションにより確認する
ために用いる入力パターンとして適切か否かを評価する
事ができる。
【0010】また、作成された入力パターンを前述の比
較結果に基づいて補正することにより、該状態遷移装置
の仕様の正当性を確認するために用いる入力パターンと
して最適な入力パターンを容易に得ることができる。
【0011】
【実施例】以下、この発明の一実施例について図面参照
して詳細に説明する。
【0012】図1は、この発明の一実施例によるシミュ
レーションのための入力パターン評価方法の原理を説明
する図である。
【0013】図1を参照して、この方法においては予め
ステートマシンの要求仕様から設計されたステートマシ
ンの仕様(状態遷移関数)10、ステートマシンの内部
の回路をロジックにして表現したステートマシンの記述
プログラム13、シミュレーションパターン14、プロ
グラム13およびパターン14を入力しプログラム13
をパターン14に基づいて実行(ステートマシンをシミ
ュレーション)するシミュレータ15、および比較・検
討プログラム19が準備される。
【0014】プログラム13およびパターン14は、ス
テートマシンの仕様10に基づいてユーザーが作成す
る。比較・検討プログラム19は、シミュレーションパ
ターン14が仕様10に規定される全入力パターンを網
羅しているか否かを評価する機能を有する。
【0015】動作において、まず、プログラムなどを用
いてステートマシンの仕様10に基づき、仕様10にお
いて規定される長さnの状態遷移列11が全て算出され
る。複数の状態遷移列11は状態遷移列の集合12とし
てまとめられる。次に、シミュレータ15によるシミュ
レーション実行により動作確認が行なわれた一連の状態
遷移において、それぞれの状態遷移の過程が明確に判別
できる形式にして状態遷移の系列が原状態遷移列16と
して得られる。具体的には、シミュレータ15の内蔵さ
れるプリント機能などを用いてシミュレーションにより
発生した状態遷移毎に遷移した状態の名称などを連続的
にプリント出力することにより原状態遷移列16が得ら
れる。得られた原状態遷移列16から、上述した長さn
の部分状態遷移列を全て切出すことにより複数の状態遷
移列17を得る。複数の状態遷移列17は状態遷移列の
集合18としてまとめられる。次に、比較・検討プログ
ラム19が仕様10から算出された状態遷移列の集合1
2に含まれる各遷移列11とシミュレーションパターン
14に基づくシミュレーション実行により得られた状態
遷移列の集合18の各遷移列17とを比較する。この比
較結果によりパターン14が該ステートマシンの仕様の
正当性を網羅してシミュレーションするための入力パタ
ーンとして適切であるか否かが評価される。この点につ
いて、以下に説明する。
【0016】比較・検討プログラム19は、ステートマ
シンの仕様10から算出された状態遷移列の集合12中
の各遷移列11と、作成されたシミュレーションパター
ン14に基づくシミュレーション実行により得られた状
態遷移列の集合18中の各遷移列17とを比較し、各遷
移列を以下のように分類する。
【0017】分類1. 集合12に含まれ、かつ集合1
8にも含まれる状態遷移列。
【0018】分類2. 集合12に含まれ、かつ集合1
8には含まれない状態遷移列。
【0019】分類3. 集合12には含まれず、かつ集
合18には含まれる状態遷移列。
【0020】上述したような3つの分類から、比較・検
討プログラム19はただちに、分類1.に該当の状態遷
移列は、仕様10で規定された長さnの状態遷移であ
り、その動作の確認が今回のシミュレーション実行によ
り行なわれたもの、分類2.に該当の状態遷移列は仕様
10で規定された長さnの状態遷移であり、その動作の
確認が今回のシミュレーション実行によりなされていな
いもの、分類3.に該当の状態遷移列は仕様10でその
動作が規定されていない、すなわち本来発生してはなら
ない状態遷移列ということになる。この場合、該遷移列
が今回のシミュレーション実行により発生したのだか
ら、ステートマシンを仕様10から設計する(プログラ
ム13を記述する)際の誤りであるという判断が下せ
る。
【0021】上述したように、比較・検討プログラム1
9が作成入力パターン14を用いたシミュレーション実
行により各遷移列を上述した分類1.〜分類3.のいず
れかに分類する。この分類結果は作成パターン14を用
いたシミュレーションにより仕様10に規定される全状
態遷移動作が確認されたか否かを表すので、パターン1
4が仕様10の正当性を網羅して確認するためのシミュ
レーションに用いられる入力パターンとして適切である
か否かの評価を表すことにもなる。
【0022】なお、図1に示される状態遷移列11およ
び17の長さnはたとえばn=3としているが、これは
該ステートマシンが組合わされる順序装置のもつ動作の
履歴より長くなるように設定すればよい。つまり、該順
序装置の現状態が直前の内部状態で決まるような場合、
該順序装置のもつ履歴の長さは2となるので、このよう
な場合遷移列11および17は少なくとも長さ3以上に
設定される。
【0023】図2は、この発明の一実施例によるシミュ
レーションのための入力パターン評価方法を実施するた
めの手順を示す概略図である。図2の手順による評価結
果では、前述の分類2に該当の遷移列が発生したこと、
言い換えれば作成入力パターンは、仕様で規定されてい
る状態遷移列の全てを動作確認することができないよう
な入力パターンであると評価されている。
【0024】図2の手順はCPU(中央処理装置)、メ
モリおよびプリンタまたは表示装置を含む出力ディバイ
スからなる計算機を用いて実行される。図2の手順にお
いて状態遷移関数20、遷移列出力プログラム21、ス
テートマシンの記述プログラム23a、状態遷移出力の
記述プログラム23b、シミュレータ25、切出プログ
ラム27および比較プログラム29が予め準備される。
【0025】図3は、図2の状態遷移関数の一例を表形
式にして示した図である。
【0026】図4は、図2のシミュレータ25の入出力
動作を入出力されるデータを用いて説明する図である。
【0027】図5は、図2の切出プログラム27の一例
と、プログラム27の入出力動作を入出力されるデータ
を用いて説明する図である。
【0028】図6は、図2の比較プログラム29の入出
力動作を入出力されるデータを用いて説明する図であ
る。
【0029】状態遷移関数20は、図3を参照して分か
るように、ステートマシンの内部は内部状態S1〜S4
のいずれかに遷移し、かつ次状態は現状態と入力パター
ン(データi1およびi0の組合せ)により一意的に決
まることを規定している。
【0030】また、利用者は状態遷移関数20に基づい
てプログラム23aおよび23bを記述することによ
り、その内部状態を逐次出力するようなステートマシン
がプログラム記述される。また該関数20に基づいてシ
ミュレーションパターン24を作成する。図4には、プ
ログラム23aおよび23bともにパターン24が示さ
れる。シミュレータ25はパターン24ならびにプログ
ラム23aおよび23bを入力し、プログラム23aお
よび23bをパターン24を用いて実行する。これによ
り、ステートマシンがパターン24を用いてシミュレー
トされる。このシミュレーション結果は原状態遷移列2
6として出力される。原状態遷移列26は、シミュレー
ション実行時にプログラム23bが遷移した内部状態を
逐次出力することにより得られたものであり、該シミュ
レーションにより動作確認が行なわれた一連の状態遷移
の過程が判別できる形式でバッファなどに出力される。
【0031】次に、図5に示されるように切出プログラ
ム27は原状態遷移列26から部分列のリスト28を生
成し出力する。切出プログラム27は、図5に示される
ように原状態遷移列26の先頭から1状態遷移ずつずら
して得られる部分状態遷移列を逐次切出すことによりリ
スト28を作成する。なお、図2の手順においては部分
状態遷移列の長さは3と設定している。
【0032】一方、遷移列出力プログラム21は状態遷
移関数20に基づき、関数20で規定される長さ3の全
ての部分状態遷移列からなるリスト22を算出する。次
に、比較プログラム29は図6に示されるように、リス
ト22に含まれる各状態遷移列と部分列のリスト28に
含まれる各状態遷移列とを比較する。この比較により、
上述の分類2.に該当する状態遷移列がリスト22から
抽出され未確認状態遷移列30が生成される。この確認
結果は、たとえば表示装置あるいはプリンタなどに出力
される。
【0033】なお、本実施例ではリスト22および28
に含まれる状態遷移列の長さは3としたが、この値に特
定されるものではない。また、シミュレータ25のシミ
ュレーション対象は、ステートマシンを記述したプログ
ラム23aであったが、ステートマシンそのもの(回路
データ)であってもよい。
【0034】図2で示したように、該パターン24を用
いたシミュレーションでは前述の分類2.に該当の未確
認状態遷移列30が生成されたので、シミュレーション
パターン24は、状態遷移関数20で規定されている長
さ3の状態遷移動作を完全に網羅してシミュレーション
するための入力パターンとしては不適切であると評価さ
れたことになる。この評価結果に基づき、利用者が所望
に応じて遷移列30の内容に従ってパターン24を補正
(図2の1点鎖線で示されるフィードバック)し、その
後、補正されたパターン24を用いてシミュレーション
を同様に実行すれば、未確認状態遷移列30は0個とな
る。したがって、この時点で得られているシミュレーシ
ョンパターン24は、状態遷移関数20で規定される長
さ3の状態遷移動作を完全に網羅してシミュレーション
するための入力パターンとして適切なパターンであると
評価されたことになる。
【0035】このように、連続した複数回(本実施例の
場合、3回)の状態遷移からなるステートマシンの一連
の動作を1分析単位として扱うシミュレーションのため
の入力パターンの評価方法が確立される。したがって、
該ステートマシンと履歴を有した周辺装置(順序装置)
とを組合せて構成される論理回路の設計などの分野で、
この評価方法は、回路の開発を支援する機能として用い
れば、特に有効である。
【0036】
【発明の効果】以上のようにこの発明によれば、状態遷
移装置の仕様に規定される所定長の全ての状態遷移列
と、仕様に基づいて作成された入力パターンに従ってシ
ミュレーションを実行し実行結果から生成された所定長
の状態遷移列とを比較することにより、作成された入力
パターンは所定長の状態遷移動作単位で、該装置の仕様
の正当性を網羅して確認するために実行される該装置の
シミュレーションのための入力パターンとして適切であ
るか否かを評価することができる。
【0037】また、上述のように状態遷移装置のシミュ
レーションのための入力パターンの有効な評価方法が得
られるので、該状態遷移装置とその内部状態が履歴を有
するような周辺装置(順序装置)とを組合せて構成され
る論理回路の開発(試験)の分野において、該方法を適
用することによりその期間は短縮されるという効果もあ
る。
【図面の簡単な説明】
【図1】この発明の一実施例によるシミュレーションの
ための入力パターン評価方法の原理を説明する図であ
る。
【図2】この発明の一実施例によるシミュレーションの
ための入力パターン評価方法を実施するための手順を示
す概略図である。
【図3】図2の状態遷移関数の一例を表形式にして示し
た図である。
【図4】図2のシミュレータの入出力動作を入出力され
るデータを用いて説明する図である。
【図5】図2の切出プログラムの一例と、該プログラム
の入出力動作を入出力されるデータを用いて説明する図
である。
【図6】図2の比較プログラムの入出力動作を入出力さ
れるデータを用いて説明する図である。
【符号の説明】
10 ステートマシンの仕様 12および18 状態遷移列の集合 13 ステートマシンの記述プログラム 14 シミュレーションパターン 15 シミュレータ 16 原状態遷移列 19 比較・検討プログラム なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の内部状態を取り、かつ現在の内部
    状態および入力パターンに基づいて次の内部状態に遷移
    する状態遷移装置の仕様の正当性を確認するために、該
    装置をシミュレーションする際の前記入力パターンの評
    価方法であって、 前記仕様に規定される所定長の状態遷移列をすべて算出
    するステップと、 前記仕様に基づいて、前記入力パターンを作成するステ
    ップと、 前記作成入力パターンに基づいて前記シミュレーション
    を実行し、該実行結果に基づいて前記所定長の状態遷移
    列を生成するステップと、 前記算出された状態遷移列と前記生成された状態遷移列
    とを比較し、該比較結果に基づいて前記作成入力パター
    ンを評価するステップとを備えた、シミュレーションの
    ための入力パターン評価方法。
  2. 【請求項2】 前記比較結果に基づいて、前記作成入力
    パターンを補正するステップをさらに備えた、請求項1
    に記載のシミュレーションのための入力パターン評価方
    法。
JP4174445A 1992-07-01 1992-07-01 シミュレーションのための入力パターン評価方法 Withdrawn JPH0619733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4174445A JPH0619733A (ja) 1992-07-01 1992-07-01 シミュレーションのための入力パターン評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4174445A JPH0619733A (ja) 1992-07-01 1992-07-01 シミュレーションのための入力パターン評価方法

Publications (1)

Publication Number Publication Date
JPH0619733A true JPH0619733A (ja) 1994-01-28

Family

ID=15978630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4174445A Withdrawn JPH0619733A (ja) 1992-07-01 1992-07-01 シミュレーションのための入力パターン評価方法

Country Status (1)

Country Link
JP (1) JPH0619733A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015132928A (ja) * 2014-01-10 2015-07-23 富士通株式会社 検証方法、検証装置および検証プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015132928A (ja) * 2014-01-10 2015-07-23 富士通株式会社 検証方法、検証装置および検証プログラム

Similar Documents

Publication Publication Date Title
US5751592A (en) Apparatus and method of supporting functional design of logic circuit and apparatus and method of verifying functional design of logic circuit
JP2000082094A (ja) 半導体集積回路設計検証システム
US7079997B1 (en) IC behavior analysis system
JP2000207440A (ja) 半導体集積回路の設計検証装置、方法及び記憶媒体
US7606694B1 (en) Framework for cycle accurate simulation
JPH0561931A (ja) シミユレーシヨン装置
JPH0619733A (ja) シミュレーションのための入力パターン評価方法
JP2010250669A (ja) テストケース生成装置、オブジェクト検査装置、およびプログラム
JP2006318121A (ja) 遅延付加rtl論理シミュレーション方法および装置
JPWO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
US6968523B2 (en) Design method of logic circuit using data flow graph
US5910901A (en) Logic simulator
JP3654941B2 (ja) 論理シミュレーション方法及び論理シミュレータ
JP3028589B2 (ja) 論理回路検証装置のエラー検出制御方法
JP4781994B2 (ja) 信号波形解析装置
JP6949440B2 (ja) ベクタ生成装置及びベクタ生成用プログラム
JP3394888B2 (ja) 論理回路検証装置、論理回路検証方法及び論理回路検証プログラムを格納したコンピュータ読み取り可能な記録媒体
JPH09265489A (ja) シミュレーション処理方法
JP2005316595A (ja) 回路記述間の等価性検証方法および回路記述間の等価性検証プログラム
JP2006331212A (ja) 論理シミュレーション方法及びその装置
US5467292A (en) Logical operation method employing parallel arithmetic unit
JP3927263B2 (ja) 集積回路の端子間遅延特性の測定方法
JP2001202391A (ja) 論理回路のシミュレーション方法
JP2012160145A (ja) 論理シミュレーション方法および論理シミュレーション装置
JPH0221279A (ja) 論理回路検証方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005