JPH06197322A - 動き検出回路 - Google Patents
動き検出回路Info
- Publication number
- JPH06197322A JPH06197322A JP34391992A JP34391992A JPH06197322A JP H06197322 A JPH06197322 A JP H06197322A JP 34391992 A JP34391992 A JP 34391992A JP 34391992 A JP34391992 A JP 34391992A JP H06197322 A JPH06197322 A JP H06197322A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection circuit
- stage
- motion vector
- stage detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 より少ない回路規模で動きベクトル検出とＩ
ｎｔｒａ／Ｉｎｔｅｒ判定を行なうことができる動き検
出回路を提供する。 【構成】 入力画像Ｑ、比較画像Ｘは各々フレームメモ
リ１、２に格納される。フレームメモリ１の出力は第１
段検出回路３、遅延回路７の入力側に各々接続されてい
る。遅延回路７は第２段検出回路４、遅延回路８の入力
側に、遅延回路８は第３段検出回路５、遅延回路９の入
力側に、遅延回路９は第４段検出回路６、Ｉｎｔｒａ／
Ｉｎｔｅｒ判定回路１３の入力側に各々接続されてい
る。フレームメモリ２の出力は、第１段検出回路３、遅
延回路１０の入力側に各々接続されている。遅延回路１
０は第２段検出回路４、遅延回路１１の入力側に、遅延
回路１１は第３段検出回路５、遅延回路１２の入力側
に、遅延回路１２は第４段検出回路６、Ｉｎｔｒａ／Ｉ
ｎｔｅｒ判定回路１３の入力側に各々接続されている。
第４段検出回路６の出力が最終の動きベクトルとなる。
ｎｔｒａ／Ｉｎｔｅｒ判定を行なうことができる動き検
出回路を提供する。 【構成】 入力画像Ｑ、比較画像Ｘは各々フレームメモ
リ１、２に格納される。フレームメモリ１の出力は第１
段検出回路３、遅延回路７の入力側に各々接続されてい
る。遅延回路７は第２段検出回路４、遅延回路８の入力
側に、遅延回路８は第３段検出回路５、遅延回路９の入
力側に、遅延回路９は第４段検出回路６、Ｉｎｔｒａ／
Ｉｎｔｅｒ判定回路１３の入力側に各々接続されてい
る。フレームメモリ２の出力は、第１段検出回路３、遅
延回路１０の入力側に各々接続されている。遅延回路１
０は第２段検出回路４、遅延回路１１の入力側に、遅延
回路１１は第３段検出回路５、遅延回路１２の入力側
に、遅延回路１２は第４段検出回路６、Ｉｎｔｒａ／Ｉ
ｎｔｅｒ判定回路１３の入力側に各々接続されている。
第４段検出回路６の出力が最終の動きベクトルとなる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル動画像の符
号化に基づくデータ圧縮にかかわるものであり、特に動
き検出回路に関するものである。
号化に基づくデータ圧縮にかかわるものであり、特に動
き検出回路に関するものである。
【０００２】
【従来の技術】ディジタル動画像の符号化においては、
動き部分の符号化効率を向上するために動き補償を行っ
ている。動き補償においては、入力画像をあらかじめＬ
×Ｍ（Ｌ，Ｍは整数）画素のブロックに分割し、ブロッ
ク単位で、符号化・復号済みの直前のフレームから動き
ベクトル分だけずらして予測するブロックマッチング方
式が実用化されている。このとき差分の情報量と入力画
像自身の情報量とを比較し、フレーム内処理あるいはフ
レーム間処理のいずれの処理を行うかを判定する（以
後、これをＩｎｔｒａ／Ｉｎｔｅｒ判定という）回路を
用いて動き検出を行なう方式も実用化されている。この
ことは文献ISO/IEC JTC1/SC2/WG8 "Description of Re
f, Model8 (RM8)"に記述されている。また、多段階の検
出回路を用いた動きベクトル検出回路の提案も多い。
動き部分の符号化効率を向上するために動き補償を行っ
ている。動き補償においては、入力画像をあらかじめＬ
×Ｍ（Ｌ，Ｍは整数）画素のブロックに分割し、ブロッ
ク単位で、符号化・復号済みの直前のフレームから動き
ベクトル分だけずらして予測するブロックマッチング方
式が実用化されている。このとき差分の情報量と入力画
像自身の情報量とを比較し、フレーム内処理あるいはフ
レーム間処理のいずれの処理を行うかを判定する（以
後、これをＩｎｔｒａ／Ｉｎｔｅｒ判定という）回路を
用いて動き検出を行なう方式も実用化されている。この
ことは文献ISO/IEC JTC1/SC2/WG8 "Description of Re
f, Model8 (RM8)"に記述されている。また、多段階の検
出回路を用いた動きベクトル検出回路の提案も多い。
【０００３】ここで図２を参照しながら、従来の動き検
出法について説明する。図２は従来例の動き検出回路を
示すブロック図を示している。図２において、第１段、
第２段、第３段検出回路１６，１７，１８はそれぞれ４
画素，２画素，１画素精度の検出を行う回路であり、第
４段検出回路１９は１／２画素精度の動きベクトル検出
を行う回路である。また、入力画像より切り出した、動
きベクトル検出の基本処理となるＬ×Ｍ画素のブロック
を”Ａｃｔｕａｌ Ｂｌｏｃｋ （以下、ＡＢと略
す）”、それに対応する、前フレームより切り出したＬ
×Ｍ画素のブロックを”Ｒｅｆｅｒｅｎｃｅ Ｂｌｏｃ
ｋ（以下、ＲＢと略す）”と表現する。
出法について説明する。図２は従来例の動き検出回路を
示すブロック図を示している。図２において、第１段、
第２段、第３段検出回路１６，１７，１８はそれぞれ４
画素，２画素，１画素精度の検出を行う回路であり、第
４段検出回路１９は１／２画素精度の動きベクトル検出
を行う回路である。また、入力画像より切り出した、動
きベクトル検出の基本処理となるＬ×Ｍ画素のブロック
を”Ａｃｔｕａｌ Ｂｌｏｃｋ （以下、ＡＢと略
す）”、それに対応する、前フレームより切り出したＬ
×Ｍ画素のブロックを”Ｒｅｆｅｒｅｎｃｅ Ｂｌｏｃ
ｋ（以下、ＲＢと略す）”と表現する。
【０００４】いま入力画像はフレームメモリ１４に格納
され、第１段検出回路１６の入力側、さらに遅延回路２
０，２１，２２を通して各検出回路１７，１８，１９の
入力側に接続される。一方比較画像はフレームメモリ１
５に格納され、第１段検出回路１６の入力側、さらに遅
延回路２４，２５，２６を通して、各検出回路１７，１
８，１９の入力側に接続される。遅延回路２３，２７は
各々Ｉｎｔｒａ／Ｉｎｔｅｒ判定回路２８の入力側に接
続されている。このとき、第１段検出回路１６におい
て、所定の相関演算により最大の相関を示す４画素精度
のＲＢの動きベクトルＭＶ1が検出される。続いてＭＶ1
を用いて、第２段検出回路１７により２画素精度の動き
ベクトルＭＶ2が検出される。さらにＭＶ2を用いて、第
３段検出回路１８により１画素精度の動きベクトルＭＶ
3が検出される。最後にＭＶ3を用いて、第４段検出回路
１９により１／２画素精度の動きベクトルＭＶ4が出力
され、このＭＶ4が最終の動きベクトルになる。第４段
検出回路１９の出力はＩｎｔｒａ／Ｉｎｔｅｒ判定回路
２８の入力側に接続されており、Ｉｎｔｒａ／Ｉｎｔｅ
ｒ判定回路２８は、ＭＶ4を用いてＩｎｔｒａ／Ｉｎｔ
ｅｒ判定を行う。
され、第１段検出回路１６の入力側、さらに遅延回路２
０，２１，２２を通して各検出回路１７，１８，１９の
入力側に接続される。一方比較画像はフレームメモリ１
５に格納され、第１段検出回路１６の入力側、さらに遅
延回路２４，２５，２６を通して、各検出回路１７，１
８，１９の入力側に接続される。遅延回路２３，２７は
各々Ｉｎｔｒａ／Ｉｎｔｅｒ判定回路２８の入力側に接
続されている。このとき、第１段検出回路１６におい
て、所定の相関演算により最大の相関を示す４画素精度
のＲＢの動きベクトルＭＶ1が検出される。続いてＭＶ1
を用いて、第２段検出回路１７により２画素精度の動き
ベクトルＭＶ2が検出される。さらにＭＶ2を用いて、第
３段検出回路１８により１画素精度の動きベクトルＭＶ
3が検出される。最後にＭＶ3を用いて、第４段検出回路
１９により１／２画素精度の動きベクトルＭＶ4が出力
され、このＭＶ4が最終の動きベクトルになる。第４段
検出回路１９の出力はＩｎｔｒａ／Ｉｎｔｅｒ判定回路
２８の入力側に接続されており、Ｉｎｔｒａ／Ｉｎｔｅ
ｒ判定回路２８は、ＭＶ4を用いてＩｎｔｒａ／Ｉｎｔ
ｅｒ判定を行う。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術では最終段の動きベクトルを求めた後でＩ
ｎｔｒａ／Ｉｎｔｅｒ判定を行なうため、動きベクトル
検出とＩｎｔｒａ／Ｉｎｔｅｒ判定の総処理ステップ数
は（ｎ＋１）となり、回路規模が大きい。特に動画像符
号化システム全体における動き検出は、その計算量、回
路ともに膨大で、コスト削減のためにこれら動き検出回
路を削減する手法が要求されている。
うな従来技術では最終段の動きベクトルを求めた後でＩ
ｎｔｒａ／Ｉｎｔｅｒ判定を行なうため、動きベクトル
検出とＩｎｔｒａ／Ｉｎｔｅｒ判定の総処理ステップ数
は（ｎ＋１）となり、回路規模が大きい。特に動画像符
号化システム全体における動き検出は、その計算量、回
路ともに膨大で、コスト削減のためにこれら動き検出回
路を削減する手法が要求されている。
【０００６】本発明は、かかる点に鑑みてなされたもの
で、より少ない回路規模で動きベクトル検出とＩｎｔｒ
ａ／Ｉｎｔｅｒ判定を行なうことができる動き検出回路
を提供することを、その目的とするものである。
で、より少ない回路規模で動きベクトル検出とＩｎｔｒ
ａ／Ｉｎｔｅｒ判定を行なうことができる動き検出回路
を提供することを、その目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、Ｌ×Ｍ（Ｌ，
Ｍは整数）画素のブロック毎に、入力画像と比較画像の
間の動きベクトル検出の相関演算をｎ段階（ｎはｎ≧２
の整数）で行い、Ｉｎｔｒａ／Ｉｎｔｅｒ判定の相関演
算を行なう動き検出回路において、（ｎ−１）段目の動
きベクトル検出の相関演算より求められる動きベクトル
を用いてＩｎｔｒａ／Ｉｎｔｅｒの相関演算を行ない、
かつ前記Ｉｎｔｒａ／Ｉｎｔｅｒ判定の相関演算をｎ段
目の動きベクトルの相関演算と並列に行なう回路構成と
するものである。
Ｍは整数）画素のブロック毎に、入力画像と比較画像の
間の動きベクトル検出の相関演算をｎ段階（ｎはｎ≧２
の整数）で行い、Ｉｎｔｒａ／Ｉｎｔｅｒ判定の相関演
算を行なう動き検出回路において、（ｎ−１）段目の動
きベクトル検出の相関演算より求められる動きベクトル
を用いてＩｎｔｒａ／Ｉｎｔｅｒの相関演算を行ない、
かつ前記Ｉｎｔｒａ／Ｉｎｔｅｒ判定の相関演算をｎ段
目の動きベクトルの相関演算と並列に行なう回路構成と
するものである。
【０００８】
【作用】本発明によれば、（ｎ−１）段目の動きベクト
ル検出の相関演算より求められる動きベクトルを用い
て、Ｉｎｔｒａ／Ｉｎｔｅｒ判定の相関演算をｎ段目の
動きベクトル検出の相関演算と並列に行う。従って、動
きベクトル検出とＩｎｔｒａ／Ｉｎｔｅｒ判定の総処理
ステップ数はｎステップとなるので、動き検出回路の回
路規模を削減でき、かつ処理時間を低減できる。
ル検出の相関演算より求められる動きベクトルを用い
て、Ｉｎｔｒａ／Ｉｎｔｅｒ判定の相関演算をｎ段目の
動きベクトル検出の相関演算と並列に行う。従って、動
きベクトル検出とＩｎｔｒａ／Ｉｎｔｅｒ判定の総処理
ステップ数はｎステップとなるので、動き検出回路の回
路規模を削減でき、かつ処理時間を低減できる。
【０００９】
【実施例】以下、本発明の実施例について、添付図面を
参照しながら説明する。
参照しながら説明する。
【００１０】図１は本発明の一実施例における動き検出
回路のブロック図である。図１において、入力画像Ｑは
フレームメモリ１に格納されるようになっており、比較
画像Ｘはフレームメモリ２に格納されるようになってい
る。フレームメモリ１の出力は第１段検出回路３、及び
遅延回路７の入力側に各々接続されている。遅延回路７
は第２段検出回路４、及び遅延回路８の入力側に、遅延
回路８は第３段検出回路５、及び遅延回路９の入力側
に、遅延回路９は第４段検出回路６、及びＩｎｔｒａ／
Ｉｎｔｅｒ判定回路１３の入力側に各々接続されてい
る。フレームメモリ２の出力は、第１段検出回路３、遅
延回路１０の入力側に各々接続されている。遅延回路１
０は第２段検出回路４、及び遅延回路１１の入力側に、
遅延回路１１は第３段検出回路５、及び遅延回路１２の
入力側に、遅延回路１２は第４段検出回路６、及びＩｎ
ｔｒａ／Ｉｎｔｅｒ判定回路１３の入力側に各々接続さ
れている。また、第１段検出回路３の出力は第２段検出
回路４の入力側に、第２段検出回路４の出力は第３段検
出回路５の入力側に、第３段検出回路５の出力は第４段
検出回路６、及びＩｎｔｒａ／Ｉｎｔｅｒ判定回路１３
の入力側に各々接続されている。そして、第４段検出回
路６の出力が最終の動きベクトルとなる。
回路のブロック図である。図１において、入力画像Ｑは
フレームメモリ１に格納されるようになっており、比較
画像Ｘはフレームメモリ２に格納されるようになってい
る。フレームメモリ１の出力は第１段検出回路３、及び
遅延回路７の入力側に各々接続されている。遅延回路７
は第２段検出回路４、及び遅延回路８の入力側に、遅延
回路８は第３段検出回路５、及び遅延回路９の入力側
に、遅延回路９は第４段検出回路６、及びＩｎｔｒａ／
Ｉｎｔｅｒ判定回路１３の入力側に各々接続されてい
る。フレームメモリ２の出力は、第１段検出回路３、遅
延回路１０の入力側に各々接続されている。遅延回路１
０は第２段検出回路４、及び遅延回路１１の入力側に、
遅延回路１１は第３段検出回路５、及び遅延回路１２の
入力側に、遅延回路１２は第４段検出回路６、及びＩｎ
ｔｒａ／Ｉｎｔｅｒ判定回路１３の入力側に各々接続さ
れている。また、第１段検出回路３の出力は第２段検出
回路４の入力側に、第２段検出回路４の出力は第３段検
出回路５の入力側に、第３段検出回路５の出力は第４段
検出回路６、及びＩｎｔｒａ／Ｉｎｔｅｒ判定回路１３
の入力側に各々接続されている。そして、第４段検出回
路６の出力が最終の動きベクトルとなる。
【００１１】次に各部について説明する。動きベクトル
検出は４段階であるので、第１段検出回路３では４画素
精度で９個のＲＢが比較画像Ｘより切り出され、所定の
相関演算を行い、最大の相関を持つＲＢの動きベクトル
ＭＶ1が検出される。第２段検出回路４では、ＭＶ1を用
いて２画素精度で８個のＲＢが切り出され、動きベクト
ルＭＶ2が検出される。第３段検出回路５では、ＭＶ2を
用いて１画素精度で８個のＲＢが切り出され、動きベク
トルＭＶ3が検出される。第４段検出回路６では、ＭＶ3
を用いて１／２画素精度で８個のＲＢが切り出され、最
終の動きベクトルＭＶ4が検出される。
検出は４段階であるので、第１段検出回路３では４画素
精度で９個のＲＢが比較画像Ｘより切り出され、所定の
相関演算を行い、最大の相関を持つＲＢの動きベクトル
ＭＶ1が検出される。第２段検出回路４では、ＭＶ1を用
いて２画素精度で８個のＲＢが切り出され、動きベクト
ルＭＶ2が検出される。第３段検出回路５では、ＭＶ2を
用いて１画素精度で８個のＲＢが切り出され、動きベク
トルＭＶ3が検出される。第４段検出回路６では、ＭＶ3
を用いて１／２画素精度で８個のＲＢが切り出され、最
終の動きベクトルＭＶ4が検出される。
【００１２】Ｉｎｔｒａ／Ｉｎｔｅｒ判定回路において
は、図３に示すように、ＡＢのデータは差分回路２９、
分散計算回路３１に入力される。第３段検出回路の動き
ベクトルＭＶ3は切出回路３０に入力され、切出回路３
０はＭＶ3を用いて所定の切り出しを行いＲＢを出力す
る。ＲＢのデータは、差分回路２９に入力される。差分
回路２９は、平均２乗歪計算回路３２の入力側に接続さ
れ、平均２乗歪計算回路３２は比較器３３に接続され
る。分散計算回路３１は比較器３３に接続される。比較
器３３はこれらを比較し、差分の１画素当たりの平均２
乗歪がある定められた閾値より小さいか、あるいは閾値
より大きくてもＡＢの分散より小さければ（図４斜線領
域）、フレーム間符号化を行なうという補助情報（Ｉｎ
ｔｅｒフラグ）を出力し、それ以外はフレーム内符号化
を行なうという補助情報（Ｉｎｔｒａフラグ）を出力す
る。比較器３３の入出力の関係を図４に示す。この結
果、従来例と比べて遅延回路が削減でき、処理時間も１
ステップ分早くなっている。
は、図３に示すように、ＡＢのデータは差分回路２９、
分散計算回路３１に入力される。第３段検出回路の動き
ベクトルＭＶ3は切出回路３０に入力され、切出回路３
０はＭＶ3を用いて所定の切り出しを行いＲＢを出力す
る。ＲＢのデータは、差分回路２９に入力される。差分
回路２９は、平均２乗歪計算回路３２の入力側に接続さ
れ、平均２乗歪計算回路３２は比較器３３に接続され
る。分散計算回路３１は比較器３３に接続される。比較
器３３はこれらを比較し、差分の１画素当たりの平均２
乗歪がある定められた閾値より小さいか、あるいは閾値
より大きくてもＡＢの分散より小さければ（図４斜線領
域）、フレーム間符号化を行なうという補助情報（Ｉｎ
ｔｅｒフラグ）を出力し、それ以外はフレーム内符号化
を行なうという補助情報（Ｉｎｔｒａフラグ）を出力す
る。比較器３３の入出力の関係を図４に示す。この結
果、従来例と比べて遅延回路が削減でき、処理時間も１
ステップ分早くなっている。
【００１３】本実施例では動きベクトル検出を４段構成
としたが、これに限らない。例えば２段構成とすること
も考えられる。即ち、１段目の検出回路は１画素精度の
検出回路であり、２段目の検出回路は１／２画素精度と
するような場合である。このとき１画素精度の動きベク
トルを用いてＩｎｔｒａ／Ｉｎｔｅｒ判定を行い、かつ
これを１／２画素精度の動きベクトル検出と並列に行う
ことも考えられる。さらに、ｎ段階（ｎはｎ≧２の整
数）の動き検出回路において、ｎ−１段階での動きベク
トルを用いてＩｎｔｒａ／Ｉｎｔｅｒ判定を行い、かつ
これをｎ段目の動きベクトル検出と並列に行うことも考
えられる。これらの実施例においては、Ｉｎｔｒａ／Ｉ
ｎｔｅｒ判定回路のために１ステップを余分に必要とし
ないので、回路の削減と処理時間の低減が行える。
としたが、これに限らない。例えば２段構成とすること
も考えられる。即ち、１段目の検出回路は１画素精度の
検出回路であり、２段目の検出回路は１／２画素精度と
するような場合である。このとき１画素精度の動きベク
トルを用いてＩｎｔｒａ／Ｉｎｔｅｒ判定を行い、かつ
これを１／２画素精度の動きベクトル検出と並列に行う
ことも考えられる。さらに、ｎ段階（ｎはｎ≧２の整
数）の動き検出回路において、ｎ−１段階での動きベク
トルを用いてＩｎｔｒａ／Ｉｎｔｅｒ判定を行い、かつ
これをｎ段目の動きベクトル検出と並列に行うことも考
えられる。これらの実施例においては、Ｉｎｔｒａ／Ｉ
ｎｔｅｒ判定回路のために１ステップを余分に必要とし
ないので、回路の削減と処理時間の低減が行える。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
ｎ段階動き検出回路において、最終段の動きベクトル検
出とＩｎｔｒａ／Ｉｎｔｅｒ判定を並列に行なうことで
回路規模を削減でき、それに伴い処理時間を低減できる
という効果がある。
ｎ段階動き検出回路において、最終段の動きベクトル検
出とＩｎｔｒａ／Ｉｎｔｅｒ判定を並列に行なうことで
回路規模を削減でき、それに伴い処理時間を低減できる
という効果がある。
【図１】本発明の一実施例における動き検出回路を示す
ブロック図
ブロック図
【図２】従来例の動き検出回路を示すブロック図
【図３】Ｉｎｔｒａ／Ｉｎｔｅｒ判定回路を示すブロッ
ク図
ク図
【図４】図３のＩｎｔｒａ／Ｉｎｔｅｒ判定回路の入出
力の関係を示す説明図
力の関係を示す説明図
１，２ フレームメモリ ７，８，９，１０，１１，１２ 遅延回路 ３，４，５，６ 検出回路 １３ Ｉｎｔｒａ／Ｉnter判定回路
Claims (1)
- 【請求項１】Ｌ×Ｍ（Ｌ，Ｍは整数）画素のブロック毎
に、入力画像と比較画像の間の動きベクトル検出の相関
演算をｎ段階（ｎはｎ≧２の整数）で行い、フレーム内
処理あるいはフレーム間処理のいずれの処理を行うかを
判定するためのフレーム間／フレーム内判定の相関演算
を行なう動き検出回路において、（ｎ−１）段目の動き
ベクトル検出の相関演算より求められる動きベクトルを
用いて、フレーム間／フレーム内判定の相関演算を行な
い、かつ前記フレーム間／フレーム内判定の相関演算を
ｎ段目の動きベクトルの相関演算と並列に行なうことを
特徴とする動き検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34391992A JPH06197322A (ja) | 1992-12-24 | 1992-12-24 | 動き検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34391992A JPH06197322A (ja) | 1992-12-24 | 1992-12-24 | 動き検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197322A true JPH06197322A (ja) | 1994-07-15 |
Family
ID=18365260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34391992A Pending JPH06197322A (ja) | 1992-12-24 | 1992-12-24 | 動き検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197322A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006006489A1 (ja) * | 2004-07-13 | 2006-01-19 | Matsushita Electric Industrial Co., Ltd. | 動き検出装置 |
| KR100892471B1 (ko) * | 2004-07-13 | 2009-04-10 | 파나소닉 주식회사 | 움직임 검출 장치 |
-
1992
- 1992-12-24 JP JP34391992A patent/JPH06197322A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006006489A1 (ja) * | 2004-07-13 | 2006-01-19 | Matsushita Electric Industrial Co., Ltd. | 動き検出装置 |
| KR100892471B1 (ko) * | 2004-07-13 | 2009-04-10 | 파나소닉 주식회사 | 움직임 검출 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8428138B2 (en) | Motion vector encoding device and decoding device | |
| US8073057B2 (en) | Motion vector estimating device, and motion vector estimating method | |
| EP0710028A2 (en) | Image decoding apparatus | |
| JPH0564007A (ja) | 符号化復号化方法およびその装置 | |
| US20060023959A1 (en) | Circuit for computing sums of absolute difference | |
| JPH06197322A (ja) | 動き検出回路 | |
| JP4625903B2 (ja) | 画像処理プロセッサ | |
| JPH1196138A (ja) | 逆コサイン変換方法及び逆コサイン変換器 | |
| JP3432039B2 (ja) | 画像符号化方法及びその装置 | |
| US7251278B1 (en) | Procedure and system for performing motion estimation | |
| JPH07288817A (ja) | 動きベクトル検出装置 | |
| JPH07240927A (ja) | 映像符号化装置 | |
| JPH02224490A (ja) | 動きベクトル検出回路 | |
| JPH08289301A (ja) | 画像符号化装置 | |
| JP2835252B2 (ja) | 画像信号の動き検出装置 | |
| JPH01265684A (ja) | 動き補償フレーム間予測符号化および復号化装置 | |
| JP3937463B2 (ja) | ハフマン符号化装置及び方法 | |
| JP3352139B2 (ja) | 符号化装置及び方法 | |
| JP3004686B2 (ja) | 符号化回路及び画像符号化装置 | |
| WO2005067303A1 (en) | Motion estimation sum of all differences (sad) array having reduced semiconductor die area consumption | |
| JP4476032B2 (ja) | 画像圧縮装置、画像伸張装置、及び画像処理装置 | |
| JPH0595544A (ja) | 画像データの動き量検出方法及び動き量検出回路 | |
| JP2934134B2 (ja) | 動画像圧縮におけるブロック・マッチング方法と装置 | |
| JP2508473B2 (ja) | 変換符号化におけるバツフアリング装置 | |
| JP2570788B2 (ja) | テレビジョン信号の高能率符号化方式のデコード装置 |