JPH06196518A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06196518A
JPH06196518A JP43A JP34241992A JPH06196518A JP H06196518 A JPH06196518 A JP H06196518A JP 43 A JP43 A JP 43A JP 34241992 A JP34241992 A JP 34241992A JP H06196518 A JPH06196518 A JP H06196518A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
chip
wire bonding
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP43A
Other languages
English (en)
Inventor
Koji Ito
浩二 伊藤
Hiroshi Tobimatsu
博 飛松
Hiroshi Mochizuki
弘 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP43A priority Critical patent/JPH06196518A/ja
Publication of JPH06196518A publication Critical patent/JPH06196518A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 この発明は、ワイヤボンディングに当り半導
体素子の内部に損傷を与えないＬＯＣタイプの半導体装
置を提供することを目的とする。 【構成】 リード２が半導体素子１の上方に配置される
半導体装置に関して、半導体素子１の表面保護膜１３上
の、少なくともワイヤボンディング時にリード２が接触
する部分に、ワイヤボンディング時にリード２から与え
られる衝撃を緩和する衝撃吸収体１４を形成した。ワイ
ヤボンディングによりリード２が撓んで半導体素子１に
衝撃力を与えても、この衝撃力は衝撃吸収体１４により
緩和された状態で半導体素子１の内部に伝えられる。し
たがって、半導体素子１の内部に損傷は生じない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体素子とこの半
導体素子の上方に配置されるリードとがワイヤボンディ
ングにより接続される半導体装置に関するものである。
【０００２】
【従来の技術】従来、リードが半導体素子の上方に配置
されるLead On Chip構造（以下ＬＯＣタイプという）の
半導体装置は知られている。図６は従来のＬＯＣタイプ
の半導体装置の断面図であり、図において、１は半導体
素子であるＩＣチップ、２はＩＣチップ１の上方に配置
された導電性の複数のリード、３はその一端がＩＣチッ
プ１側にワイヤボンディングされ、他端がリード２にワ
イヤボンディングされた導電性の複数のボンディングワ
イヤ、４はＩＣチップ１やボンディングワイヤ３周りを
覆って封止する封止樹脂である。
【０００３】図７はＩＣチップ１の断面図であり、図に
おいて、１０はシリコン等から構成される半導体基板、
１１は半導体基板１０上の回路部の配線層端部に形成さ
れた電極パッド、１２は半導体基板１０上の回路部の保
護のためにこの回路部上に形成されたＳｉＯ2やＳｉ3Ｎ
4等から構成される保護絶縁膜、１３はＩＣチップ１の
最外面に数μm から１０μm 程度の厚さで形成された表
面保護膜としてのバッファコート膜である。なお、この
バッファコート膜１３は、封止樹脂４からのα線の入射
を防止したり、樹脂封止時の応力緩和を目的とするもの
であり、ポリイミド樹脂やシリコンラダーポリマー樹脂
等の弾性樹脂から構成されている。
【０００４】つぎにこの半導体装置の動作を説明すれ
ば、外部回路から特定のリード２を介して半導体装置内
に入力された入力信号は、特定のボンディングワイヤ３
を介してＩＣチップ１内に入力され、ＩＣチップ１内で
処理される。そして、ＩＣチップ１内で処理された信号
は出力信号として特定のボンディングワイヤ３および特
定のリード２を介して外部回路に出力される。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、図８で示されるように、半
導体基板１０上に位置したリード２の端部にボンディン
グツール２１を用いてボンディングワイヤ３を接続して
いるので、ワイヤボンディングを行なう際に、リード２
が撓んで、その先端部側がＩＣチップ１のバッファコー
ト膜１３に接触し、この時のリード２による衝撃力によ
りＩＣチップ１内の回路部等に損傷を与えてしまうとい
う課題があった。
【０００６】また、この対策としてバッファコート膜１
３をリード２による衝撃力を吸収できる程度に厚くする
ことも考えられるが、このような厚いバッファコート膜
１３を形成すれば、このバッファコート膜１３とＩＣチ
ップ１の主要部をなす半導体基板１０との熱膨張係数の
違いにより、バッファコート膜１３の形成後ＩＣチップ
１が冷却されると、このＩＣチップ１に内部応力が発生
し、ＩＣチップ１が反ってしまうという課題があった。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、ワイヤボンディングの際に半導体
素子の内部に損傷を与えず、かつ半導体素子に不要な反
りを与えないＬＯＣタイプの半導体装置を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】この発明の第１の発明
は、リードが半導体素子の上方に配置され、リードと半
導体素子とがワイヤボンディングにより接続されている
半導体装置において、半導体素子の表面保護膜上の、少
なくともワイヤボンディング時にリードが接触する部分
に、ワイヤボンディング時のリードによる衝撃を緩和す
る衝撃吸収体が形成されていることである。
【０００９】この発明の第２の発明は、リードが半導体
素子の上方に配置され、リードと半導体素子とがワイヤ
ボンディングにより接続されている半導体装置におい
て、半導体素子の表面保護膜が、ワイヤボンディング時
に接触するリードによる衝撃力を充分に緩和できる厚さ
に形成され、かつ半導体素子の裏面側に表面保護膜形成
時に発生する内部応力を打ち消す応力を与える応力緩和
膜が形成されていることである。
【００１０】
【作用】この発明の第１の発明では、半導体素子の表面
保護膜上の、少なくともワイヤボンディング時にリード
が接触する部分に衝撃吸収体を形成しているため、ワイ
ヤボンディング時にリードが半導体素子側に撓んでこの
半導体素子に衝撃力を与えても、この衝撃力は衝撃吸収
体により緩和されて半導体素子の内部側へ伝えられる。
従って、ワイヤボンディング時にリードが撓んでも半導
体素子の内部に損傷は生じない。
【００１１】この発明の第２の発明では、半導体素子の
表面保護膜を、ワイヤボンディング時に接触するリード
によって与えられる衝撃力を充分に緩和できる厚さと
し、ワイヤボンディング時に半導体素子内に損傷が生じ
ないようにした。この場合、表面保護膜は充分に厚くな
るため、この表面保護膜と半導体素子本体側との熱膨張
率の相違に基づき表面保護膜形成後常温に戻った状態で
半導体素子に内部応力が生じて反りを生じようとする
が、半導体素子の裏面側に表面保護膜によって生じた内
部応力を打ち消す応力緩和膜を形成しているため、互い
の内部応力は相殺し、この半導体素子に反りは生じな
い。
【００１２】
【実施例】以下にこの発明の実施例を図について説明す
る。 実施例１．図１はこの発明の第１の発明の一実施例であ
る半導体装置の断面図、図２は衝撃吸収体の外形を示す
斜視図であり、図において図６乃至図８で示した従来の
半導体装置等と同一または相当部分には同一符号を付し
その説明を省略する。
【００１３】図において、１４はＩＣチップ１のバッフ
ァコート膜１３上の、ワイヤボンディングにあたって撓
んだリード２の先端部が接触する部分に、このリード２
による衝撃を緩和するために設けられた衝撃吸収体であ
り、この衝撃吸収体１４は厚さ数十μm （この実施例１
の場合は２０〜３０μm ）の弾性を有する樹脂、例えば
ポリイミド樹脂から構成されている。そして、この衝撃
吸収体１４は、図２の（ａ）で示されるように、その幅
方向サイズをリード２の幅と同一とし、リード２の数だ
け設けられていてもよいし、または図２の（ｂ）で示さ
れるように、リード２に沿って連続して設けられていて
もよい。
【００１４】なお、図２の（ｂ）の形状の場合、リード
２に対応させて衝撃吸収体１４を形成する必要がないた
め、衝撃吸収体１４の製作が容易となるとともに、切れ
目がないためこの衝撃吸収体１４により撓んだリード２
を確実に受けることができるという特徴がある。
【００１５】つぎにこの衝撃吸収体１４の動作を説明す
る。バッファコート膜１３上の所定位置に衝撃吸収体１
４が形成されたＩＣチップ１をリード２の下方に位置決
めし、ボンディングツール２１によりボンディングワイ
ヤ３の一端部をＩＣチップ１の電極パッド１１にワイヤ
ボンディングした後、ボンディングワイヤ３の他端部を
リード２にワイヤボンディングすると、リード２はその
弾性によって撓み、その先端部が衝撃吸収体１４に突き
当たる。この場合、衝撃吸収体１４は弾性体から構成さ
れているため、ワイヤボンディング時のリード２の衝撃
力を受けることにより圧縮されて縮み、この衝撃力を一
部吸収するとともに分散させ、緩和させた状態で、バッ
ファコート膜１３側に伝える。さらにバッファコート膜
１３に伝えられた衝撃力はこのバッファコート膜１３で
も一部吸収されてＩＣチップ１の回路部に伝えられるた
め、ＩＣチップ１の回路部側には大きな力は伝わらず、
ワイヤボンディングにあたりＩＣチップ１の内部の回路
部等に損傷を与えることはない。
【００１６】つぎにこの衝撃吸収体１４をリソグラフィ
技術により形成する方法について図３により説明する。
図において、１５はバッファコート膜１３上に弾性樹脂
により２０〜３０μm の均一厚さで形成された衝撃吸収
膜、１６はこの衝撃吸収膜１５上の所定位置に形成され
た感光（硬化）ずみのフォトレジスト層である。すなわ
ち、図３の（ａ）で示されるように、バッファコート膜
１３上に均一厚さで衝撃吸収膜１５を形成後、この衝撃
吸収膜１５上にフォトレジスト膜を形成し、これにフォ
トマスクを当てて光を当てることにより、バッファコー
ト膜１３のリード２との接触部上方に、図３の（ｂ）で
示されるように、フォトレジスト層１６を形成する。つ
ぎに、衝撃吸収膜１５のエッチングを行ない、図３の
（ｃ）で示されるようにフォトレジスト層１６下方の衝
撃吸収体１４を残して衝撃吸収膜１５を除去する。そし
て、フォトレジスト層１６を除去すれば、図３の（ｄ）
で示されるように、バッファコート膜１３上の所定位置
に衝撃吸収体１４が形成される。
【００１７】実施例２．図４はこの発明の第１の発明の
他の実施例である半導体装置のＩＣチップに衝撃吸収体
を形成している状態を示す図である。図において、１７
はワイヤボンディングにあたりリード２がバッファコー
ト膜１３上に接触する部分に、滴下法によりワニス状の
弾性樹脂から形成された衝撃吸収体であり、この衝撃吸
収体１７はワニス状の弾性樹脂を上記実施例１の衝撃吸
収体１４と略同じ高さになるようノズル２２から滴下し
て形成したものである。なお、他の構成は上記実施例１
の半導体装置と同一である。
【００１８】以上のようにこの実施例２においても、ワ
イヤボンディングにあたりリード２がバッファコート膜
１３に接触する部分に弾性樹脂から構成される衝撃吸収
体１７を形成したため、上記実施例１と同一効果を得る
ことができる。また、この実施例２では、リソグラフィ
技術を使用して衝撃吸収体１４を形成する実施例１の場
合に比べて、滴下法により衝撃吸収体１７を形成してい
るため、その製作が容易となる。
【００１９】実施例３．図５はこの発明の第２の発明の
一実施例である半導体装置のＩＣチップ周りの斜視図で
あり、図において、１８はＩＣチップ１の保護絶縁膜１
２上に２０〜３０μm の均一厚さで形成された衝撃吸収
膜としてのバッファコート膜であり、このバッファコー
ト膜１８の電極バッド１１の位置にはエッチング等によ
り開口部１８ａが形成され、ワイヤボンディングが可能
となっている。１９はＩＣチップ１の裏面側の半導体基
板１０の外面に形成され、バッファコート膜１８と同程
度の内部応力をＩＣチップ１に生じさせる、例えばポリ
イミド樹脂からなる応力緩和膜である。
【００２０】つぎにバッファコート膜１８と応力緩和膜
１９の動作を説明する。バッファコート膜１８は上記実
施例１の衝撃吸収体１４と同等の機能を有しており、ワ
イヤボンディングにあたり、リード２によってバッファ
コート膜１３に与えられる衝撃力を一部吸収するととも
に分散させた状態で緩和させることにより、ＩＣチップ
１の損傷を防ぐものである。だだし、バッファコート膜
１８はＩＣチップ１に形成される他の膜に比べて厚いた
め、このバッファコート膜１８と半導体基板１０との熱
膨張率の相違に起因して、バッファコート膜１８形成後
ＩＣチップ１を冷却すれば、ＩＣチップ１内に内部応力
が生じこのＩＣチップ１に反りが生じる。
【００２１】いっぽう、応力緩和膜１９はバッファコー
ト膜１８と同程度の内部応力を発生させるものであるた
め、これをＩＣチップ１の裏面側に形成しておけば、Ｉ
Ｃチップ１内に生じるバッファコート膜１８による内部
応力と応力緩和膜１９による内部応力とが相殺し、ＩＣ
チップ１には反りは生じない。
【００２２】以上のように、この実施例３では、ＩＣチ
ップ１の表面側にバッファコート膜１８を形成し、ＩＣ
チップ１の裏面側に応力緩和膜１９を形成するようにし
ているので、ＩＣチップ１に内部応力（反り）を生じさ
せることなく、ワイヤボンディング時のリード２による
衝撃力を緩和でき、ＩＣチップ１の内部の損傷を防止で
きる。
【００２３】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。
【００２４】この発明の第１の発明によれば、リードが
半導体素子の上方に配置され、リードと半導体素子とが
ワイヤボンディングにより接続されている半導体装置に
おいて、半導体素子の表面保護膜上の、少なくともワイ
ヤボンディング時にリードが接触する部分に、ワイヤボ
ンディング時のリードによる衝撃を緩和する衝撃吸収体
が形成されているので、ワイヤボンディングに当りリー
ドによって生じる衝撃力により半導体素子の内部に損傷
を生じさせることはない。
【００２５】この発明の第２の発明によれば、リードが
半導体素子の上方に配置され、リードと半導体素子とが
ワイヤボンディングにより接続されている半導体装置に
おいて、半導体素子の表面保護膜が、ワイヤボンディン
グ時に接触するリードによる衝撃力を充分に緩和できる
厚さに形成され、かつ半導体素子の裏面側に表面保護膜
形成時に発生する内部応力を打ち消す応力を与える応力
緩和膜が形成されているので、ワイヤボンディングに当
りリードによって生じる衝撃力により半導体素子の内部
に損傷を生じさせることはないとともに、半導体素子に
不要な反りを与えることもない。
【図面の簡単な説明】
【図１】この発明の実施例１に係る半導体装置の断面図
である。
【図２】この発明の実施例１に係る半導体装置のＩＣチ
ップに形成された衝撃吸収体周りの斜視図であり、
（ａ）はリードごとに衝撃吸収体を形成した場合であ
り、（ｂ）は複数のリードに対して１個の衝撃吸収体を
形成した場合である。
【図３】この発明の実施例１に係る半導体装置のＩＣチ
ップにリソグラフィ技術により衝撃吸収体を形成してい
る状態を示す工程断面図である。
【図４】この発明の実施例２に係る半導体装置のＩＣチ
ップ上に滴下法により衝撃吸収体を形成している状態を
示す図である。
【図５】この発明の実施例３に係る半導体装置のＩＣチ
ップの部分的斜視図である。
【図６】従来の半導体装置の断面図である。
【図７】半導体装置のＩＣチップ内の詳細断面図であ
る。
【図８】従来の半導体装置のＩＣチップとリードにワイ
ヤボンディングしている状態を示す図である。
【符号の説明】
１ ＩＣチップ（半導体素子） ２ リード ３ ボンディングワイヤ １３ バッファコート膜（表面保護膜） １４ 衝撃吸収体 １７ 衝撃吸収体 １８ バッファコート膜（表面保護膜） １９ 応力緩和膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飛松 博 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内 (72)発明者 望月 弘 伊丹市瑞原４丁目１番地 三菱電機株式会 社北伊丹製作所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 リードが半導体素子の上方に配置され、
    前記リードと前記半導体素子とがワイヤボンディングに
    より接続されている半導体装置において、前記半導体素
    子の表面保護膜上の、少なくともワイヤボンディング時
    に前記リードが接触する部分に、ワイヤボンディング時
    のリードによる衝撃を緩和する衝撃吸収体が設けられて
    いることを特徴とする半導体装置。
  2. 【請求項２】 リードが半導体素子の上方に配置され、
    前記リードと前記半導体素子とがワイヤボンディングに
    より接続されている半導体装置において、前記半導体素
    子の表面保護膜が、ワイヤボンディング時に接触する前
    記リードによる衝撃力を充分に緩和できる厚さに形成さ
    れ、かつ前記半導体素子の裏面側に前記表面保護膜形成
    時に発生する内部応力を打ち消す応力を与える応力緩和
    膜が形成されていることと特徴とする半導体装置。
JP43A 1992-12-22 1992-12-22 半導体装置 Pending JPH06196518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06196518A (ja) 1992-12-22 1992-12-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06196518A (ja) 1992-12-22 1992-12-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH06196518A true JPH06196518A (ja) 1994-07-15

Family

ID=18353589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Pending JPH06196518A (ja) 1992-12-22 1992-12-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH06196518A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906428B2 (en) 2002-10-30 2005-06-14 Infineon Technologies Ag Electronic component having a semiconductor chip and method for populating a circuit carrier during the production of the electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906428B2 (en) 2002-10-30 2005-06-14 Infineon Technologies Ag Electronic component having a semiconductor chip and method for populating a circuit carrier during the production of the electronic component

Similar Documents

Publication Publication Date Title
US5084752A (en) Semiconductor device having bonding pad comprising buffer layer
US6075290A (en) Surface mount die: wafer level chip-scale package and process for making the same
US6404051B1 (en) Semiconductor device having a protruding bump electrode
JPH07115096A (ja) バンプ電極
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
US5117280A (en) Plastic package semiconductor device with thermal stress resistant structure
JPH01260845A (ja) 半導体装置
US20090152683A1 (en) Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
KR0170316B1 (ko) 반도체 장치의 패드 설계 방법
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
US5252182A (en) Method for manufacturing thermal recording device
JPH06196518A (ja) 半導体装置
JPH0519982B2 (ja)
US7183655B2 (en) Packaged semiconductor device
KR20000010306A (ko) 표면에 요철이 형성된 본딩 패드를 구비한 반도체 장치
JP2837488B2 (ja) 半導体装置
JP2535890B2 (ja) 半導体装置の製造方法
JPH04174543A (ja) 半導体装置およびその製造方法
KR100570512B1 (ko) 칩 스케일형 반도체 패키지
JPS6255696B2 (ja)
KR100268858B1 (ko) 반도체 장치의 칩보호막 형성 방법
JPH11135536A (ja) 半導体装置及びその製造方法
JP2687342B2 (ja) 半導体装置の製造方法
JP2826432B2 (ja) 半導体装置
JP3109475B2 (ja) 半導体集積回路