JPH06195863A - データ伝送装置 - Google Patents

データ伝送装置

Info

Publication number
JPH06195863A
JPH06195863A JP5096238A JP9623893A JPH06195863A JP H06195863 A JPH06195863 A JP H06195863A JP 5096238 A JP5096238 A JP 5096238A JP 9623893 A JP9623893 A JP 9623893A JP H06195863 A JPH06195863 A JP H06195863A
Authority
JP
Japan
Prior art keywords
contacts
data
signal source
data processing
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5096238A
Other languages
English (en)
Other versions
JP3336673B2 (ja
Inventor
Masaki Oguro
正樹 小黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09623893A priority Critical patent/JP3336673B2/ja
Priority to EP93308424A priority patent/EP0595558B1/en
Priority to DE69317352T priority patent/DE69317352T2/de
Priority to US08/142,813 priority patent/US5481415A/en
Priority to BR9304345A priority patent/BR9304345A/pt
Priority to KR1019930022169A priority patent/KR100269499B1/ko
Priority to CN93120226A priority patent/CN1091231A/zh
Publication of JPH06195863A publication Critical patent/JPH06195863A/ja
Application granted granted Critical
Publication of JP3336673B2 publication Critical patent/JP3336673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing
    • G11B20/04Direct recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/11Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information not detectable on the record carrier
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/60Solid state media
    • G11B2220/65Solid state media wherein solid state memory is used for storing indexing information or metadata
    • G11B2220/652Solid state media wherein solid state memory is used for storing indexing information or metadata said memory being attached to the recording medium
    • G11B2220/655Memory in cassette [MIC]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/90Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 ディジタル信号源とアナログ信号源との区別
を良好に行う。 【構成】 接点aが電源Vccに接続され、接点dがア
ースラインに接続される。さらに接点b、cはそれぞれ
所定の抵抗器1、2を介して電源Vccに接続される。
また接点b、cはそれぞれ切り換えスイッチ3、4の一
方の固定接点を介してデータ処理回路(マイクロコンピ
ュータ)5のシリアルデータライン(SDL)、及び、
シリアルクロックライン(SCL)に接続される。さら
に接点b、cがそれぞれ切り換えスイッチ3、4の他方
の固定接点を介して比較器6、7及び8、9の比較入力
に接続される。また抵抗器10〜12及び13〜15か
らなる分圧回路が電源Vccに接続され、この各分圧点
に得られる電圧が、比較器6、7及び8、9の基準入力
に接続される。そしてこれらの比較器6、7及び8、9
からの信号がデータ処理回路5のデータ入力ID0〜I
D3に接続される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル信号源また
はアナログ信号源のいずれもが接続されるデータ伝送装
置に関するものである。
【0002】
【従来の技術】一般にデータ伝送においてはディジタル
信号が用いられる。すなわちこのようなディジタル伝送
では、いわゆるCRCやパリティコード等の付加によっ
てその信頼性を向上させることが容易であり、また、1
つのラインを複数の機器で共用するバスライン方式など
も容易に実施されるものである。
【0003】一方、電圧値等そのものが意味を持つアナ
ログ伝送の場合には、その伝送距離に比例する減衰量や
ノイズに弱い等の欠点があり、またCRCやパリティコ
ード等の信頼性を向上させる手段も無いために、長距離
の伝送には不向きである。しかしながら1本のライン
で、ディジタルのような「1」「0」の2値だけでな
く、複数のレベルを伝送できる簡便さがあり、近距離の
伝送では有効な手段とされている。
【0004】ところで本願出願人は先に、VTRの磁気
テープカセットにメモリICが搭載されると共に接点の
形成された回路基板を設け、このカセットがVTRに装
着されると、接点がVTR側の検出端子に接触されて、
メモリICに記憶されたカセットの固有の情報(テープ
の長さ、残量、使用回数、レンタルテープであるか否
か、あるいは記録内容に関する情報=TOC:テーブル
・オブ・コンテンツ等)がVTR側から読み出され、こ
の情報の表示や動作の制御が行われるようにした装置を
提案した(特願平4−165444号)。なおこの場合
に、読み出しはディジタル的に行われる。
【0005】また本願出願人は先に、VTRの磁気テー
プカセットに同様の接点の形成された回路基板を設ける
と共に、この接点間をショートしたり、オープン、ある
いは抵抗器を介して接続しておくことによって、VTR
側でこれらの状態を判別して、カセットの固有の情報
(テープの厚さ、磁性体の種類等)を知ることができる
ようにすることを提案した(特願平4−209470
号)。すなわちこの場合には、判別はアナログ的に行わ
れる。
【0006】ところがこのようなディジタル的な読み出
しの必要な磁気テープカセットと、アナログ的な判別の
必要な磁気テープカセットが存在する場合に、VTR側
ではこれらを良好に区別して、それぞれに対応したディ
ジタル的な読み出し、あるいはアナログ的な判別を行う
必要が生じる。この出願はこのような点に鑑みて成され
たものである。
【0007】
【発明が解決しようとする課題】解決しようとする問題
点は、ディジタル的な読み出しの必要な磁気テープカセ
ットと、アナログ的な判別の必要な磁気テープカセット
とを良好に区別して、それぞれに対応したディジタル的
な読み出し、あるいはアナログ的な判別を行うことがで
きるようにするというものである。
【0008】
【課題を解決するための手段】本発明による第1の手段
は、任意の複数の接点a〜dを介してディジタル信号源
(回路基板B)またはアナログ信号源(回路基板C)が
接続されるデータ伝送装置(送受信装置A)において、
上記複数の接点の内の任意の接点b、cにそれぞれ所定
の抵抗器1、2を介して電圧Vccを印加する手段と、
上記任意の接点にそれぞれ切り換え手段3、4を介して
接続され、上記任意の接点に得られる電位を判別する手
段(比較器6〜9)と、上記任意の接点にそれぞれ上記
切り換え手段を介して接続されるデータ処理手段5とが
設けられ、上記電位判別手段からの判別信号を用いて、
上記複数の接点に接続される上記ディジタル信号源また
はアナログ信号源の判定を行うようにしたことを特徴と
するデータ伝送装置である。
【0009】本発明による第2の手段は、上記ディジタ
ル信号源またはアナログ信号源の接続を検出する手段を
有し、この検出手段からの信号にて上記切り換え手段を
上記電位判別手段に切り換えると共に、上記判別信号が
所定の信号のときに上記切り換え手段を上記データ処理
手段側に切り換えるようにしたことを特徴とする第1の
手段記載のデータ伝送装置である。
【0010】本発明による第3の手段は、上記切り換え
手段を上記データ処理手段側に切り換えた後に上記デー
タ処理手段から所定の信号を出力し、所定の戻り信号が
得られないときは所定の上記アナログ信号源が接続され
ていると判断するようにしたことを特徴とする第2の手
段記載のデータ伝送装置である。
【0011】本発明による第4の手段は、上記切り換え
手段を上記データ処理手段側に切り換えた後に上記デー
タ処理手段から所定の信号を出力し、その戻り信号の内
容から上記接点またはその伝送路の故障を判断するよう
にしたことを特徴とする第2の手段記載のデータ伝送装
置である。
【0012】
【作用】これによれば、ディジタル信号源とアナログ信
号源との区別を良好に行うことができると共に、接点等
の故障も検出することができる。
【0013】
【実施例】図1において、Aはデータ伝送装置の本体
側、例えばVTRに設けられる送受信装置を示す。また
Bはディジタル信号源となるメモリICが搭載されると
共に接点の形成された回路基板(送受信装置)示す。さ
らにCはアナログ信号源となる接点間をショートした
り、オープン、あるいは抵抗器を介して接続した回路基
板(送信装置)を示す。そしてこれらの回路基板B、C
は、それぞれ接点a〜dを介して、択一的に送受信装置
Aに接続される。
【0014】ここでまずディジタル信号源となる回路基
板Bは、メモリIC(図示せず)等のディジタル回路が
設けられるものである。そしてこの回路基板Bにおい
て、接点aが電源Vccに接続され、接点dがアースラ
インに接続される。さらに接点b、cはそれぞれ内部の
バスライン21、22に接続される。そして例えば接点
bからのバスライン21にデータ出力用のFET素子2
3及びデータ入力用のバッファ回路24が接続され、接
点cからのバスライン22にクロック入力用のバッファ
回路25が接続される。
【0015】またアナログ信号源となる回路基板Cにお
いては、接点aが無接続とされ、接点dがアースライン
に接続される。さらに接点b、cはそれぞれ任意の値の
抵抗器31、32を介してアースライン(接点d)に接
続される。
【0016】このような回路基板B、Cに対して、送受
信装置Aが次のように構成される。すなわち図におい
て、接点aが電源Vccに接続され、接点dがアースラ
インに接続される。さらに接点b、cはそれぞれ所定の
抵抗器1、2を介して電源Vccに接続される。また接
点b、cはそれぞれ切り換えスイッチ3、4の一方の固
定接点を介してデータ処理回路(マイクロコンピュー
タ)5のシリアルデータライン(SDL)、及び、シリ
アルクロックライン(SCL)に接続される。
【0017】さらに接点b、cがそれぞれ切り換えスイ
ッチ3、4の他方の固定接点を介して比較器6、7及び
8、9の比較入力に接続される。また抵抗器10〜12
及び13〜15からなる分圧回路が電源Vccに接続さ
れ、この各分圧点に得られる電圧が、比較器6、7及び
8、9の基準入力に接続される。そしてこれらの比較器
6、7及び8、9からの信号がデータ処理回路5のデー
タ入力ID0〜ID3に接続される。
【0018】従ってこの装置において、不動作時の回路
基板Bが接続されたときの接点b、cは、FET素子2
3、バッファ回路24及び25が全てオープンドレイン
またはオープンコレクタとなり、接点b、cは抵抗器
1、2をプルアップ抵抗としてそれぞれVccの電位と
される。
【0019】一方、回路基板Cが接続されたときの接点
b、cは、抵抗器1、2の抵抗値をRとして、回路基板
Cの抵抗器31、32の抵抗値を無限大(オープン)、
R、または0(ショート)とすることによって、接点
b、cに得られる電位をVcc、1/2Vcc、または
0(アース電位)とすることができる。これに対して抵
抗器10〜15を全て同じ値にすることによって、比較
器6、7及び8、9ではそれぞれ2/3Vcc以上のと
き(2)、1/3Vcc以上、2/3Vcc未満のとき
(1)、1/3Vcc未満のとき(0)を判別すること
ができる。
【0020】そこでこの装置において、まず切り換えス
イッチ3、4をそれぞれ比較器6〜9側に切り換えてお
くことによって、上述の(2)〜(0)の状態を判別す
ることができ、例えば図2に示すような9通りの判別を
行うことができる。これによって回路基板Cが接続され
たときの、例えばカセットの固有の情報(テープの厚
さ、磁性体の種類等)を知ることができる。
【0021】ところがこの図2において、接点b、cが
共に(2)のときは、回路基板Cの抵抗器31、32の
抵抗値が共に無限大(オープン)でVccとなっている
のか、不動作の回路基板Bが接続されてVccとなって
いるのか、判断できない。そこでこの場合には、切り換
えスイッチ3、4をそれぞれデータ処理回路5側に切り
換えて次の手順で回路基板B、Cの判別を行う。
【0022】すなわち図3において、Aはデータフォー
マットの1例を示す。このデータフォーマットは、例え
ばスタート条件のデータ、7ビットのスレーブアドレ
ス、1ビットのリード条件のデータ、1ビットのアクノ
レッジ(ACK)、8ビットのデータ、1ビットのNA
CK、ストップ条件のデータからなっている。
【0023】そして例えばBに示すように、送受信装置
A(データ処理回路5)側のステップ〔1A〕でスター
ト条件のデータが出力されると、回路基板B側のステッ
プ〔1B〕でスタート条件のデータを認識する。次にス
テップ〔2A〕でスレーブアドレスが出力されると、ス
テップ〔21B〕でスレーブアドレスが入力され、ステ
ップ〔22B〕で自分のアドレスか否か判断される。こ
のステップ〔22B〕で自分のアドレスでないときはス
テップ〔1B〕に戻される。
【0024】またステップ〔22B〕で自分のアドレス
のときは、ステップ〔3B〕でアクノレッジ(ACK)
=低電位が出力される。これに対してステップ〔3A〕
でアクノレッジ(ACK)が低電位か否か判断され、低
電位でないときは回路基板Cが接続され、抵抗器31、
32の抵抗値が共に無限大(オープン)でVccとなっ
ていると判断して動作は終了される。
【0025】さらにステップ〔3B〕でアクノレッジが
出力された後、ステップ〔4B〕で所定の8ビットのデ
ータ、例えば“00000000”が出力される。これ
に対してステップ〔41A〕で8ビットのデータが入力
され、ステップ〔42A〕でデータが正しいか否か判断
される。そしてデータが正しいときはステップ〔5A〕
でNACK=高電位が出力される。さらにステップ〔5
B〕でNACKが高電位か否か判断され、高電位でない
ときはステップ〔4B〕に戻される。
【0026】またステップ〔5A〕でNACKが出力さ
れた後、ステップ〔6A〕でストップ条件のデータが出
力され、ステップ〔7A〕で他の処理に進められる。こ
れに対してステップ〔6B〕でストップ条件のデータが
認識されると、ステップ〔7B〕で終了の処理が行われ
てステップ〔1B〕に戻される。
【0027】これによって回路基板B、Cのいずれが接
続されているか判断される。なお回路基板Bが接続され
ているときは、切り換えスイッチ3、4がそれぞれデー
タ処理回路5側に固定されて、通常のバスライン処理等
に準じた方法で、データの入出力が行われる。なおステ
ップ〔42A〕でデータが正しいデータが判断されなか
ったときは、NACK=高電位が出力されないことか
ら、ステップ〔4B〕で8ビットのデータが繰り返し出
力され、これが任意の回数繰り返されたときは、接点ま
たはその伝送路の故障と判断して、警報等が発生され
る。
【0028】こうして上述の装置によれば、ディジタル
信号源とアナログ信号源との区別を良好に行うことがで
きると共に、接点等の故障も検出することができるもの
である。
【0029】ところで図1の例は、接点a,b,c,d
の4接点方式であり、図3はSDA、SCLの2ライン
を用いたマイクロコンピュータ用の汎用バスプロトコル
の例である。このプロトコルは、マスターのCPUがス
レーブのCPU、メモリ等にスレーブのアドレスをSD
Aラインを通して送り、それをスレーブ側が認識してア
クノレッジを返すという方法で通常のチップセレクト
(nCS)(nは負論理の意味)の役割をさせている。
【0030】これにより本来なら通信のために SDA、SCL、nCS の3ライン必要なところを SDA、SCL の2ラインに節約しているのである。
【0031】これに対して本願は、これより一般的なチ
ップセレクトを用いたシステムに対しても適用できる。
すなわち図4のように5接点a、b、c、d、eを介し
て、デジタル回路基板、アナログ回路基板に接続され
る。接点aは電源Vcc、接点eはGNDとつながり、
接点b、c、dは順にSDATA、SCK、nCSに接
続される。それに伴いプルアップ抵抗も41、42、4
3と1つ増える。
【0032】ところで一般的にVTR内部で用いられて
いるマイクロコンピュータには、シリアル転送用のI/
Oが用意されており、それを用いてVTRの内部システ
ムを構成している。図5にその様子を示す。
【0033】この図において、シリアル転送用の端子と
しては、 SIN・・・シリアル入力 SOUT・・シリアル出力 SCLK・・シリアル転送クロック出力 が用意されており、シリアル送受信の相手先をセレクト
するため、マイコンのI/Oポートからチップセレクト
信号(nCS)を出力する。通常このシリアル転送用の
3つの端子は、VTRの内部バスに用いられている。
【0034】同図で、SIN端子からクロックSCLK
に乗ってくる入力データは、シリアル→パラレル変換器
51にてパラレルデータに変換される。この時データを
受信した事を知らせる54なるRXT INT(受信割
り込み)が発生する。これを受けてマイコンは、データ
受信処理を行う。
【0035】データ送信時にはパラレル→シリアル変換
器52に出力データをセットする。転送が終わると55
なるTXT INT(送信割り込み)が発生し、転送終
了をマイコンに知らせる。おおもととなる転送クロック
は、クロック発生回路53にて生成される。
【0036】このようにシリアル転送用のI/Oは、デ
ータの送受信をマイコン内部のハードウエアで自動的に
処理してくれ、しかも送受信の割り込みもあるのでソフ
トウエアの負担を著しく軽減できる。これはVTR内で
通常採用されているマルチマイクロプロセッサ方式(多
数のマイコンを連携させて制御する方式)の場合、不可
欠な機能である。これがシリアル転送用のI/Oが、V
TRの内部バスに接続されている大きな理由である。
【0037】さらに図6にVTR内部のマルチマイクロ
プロセッサ方式の様子の一例を示す。普通モードをコン
トロールするマイコンが、メインCPUとして内部バス
の管理をする。すなわちクロックSCKとチップセレク
トnCSの主導権を握る。そしてその他のマイコンは、
サブCPUとしてメインCPUのコントロール下で有機
的に処理を行う。サブCPUの数は、普通セットによっ
てまちまちである。
【0038】さてこのようなVTRの内部バスに図4を
適用することを考える。まず接点を介して外部と接続さ
れるようなシステムの場合には、高圧の静電気などに対
する保護を考慮しなくてはならない。内部バスをいきな
り接点に接続するのでは、なにかトラブルがあった時に
その内部バスに接続されている全てのCPU等が致命的
な打撃を受けることになってしまう。そこでバッファを
介して接点と接続する。こうすれば壊れるのは、バッフ
ァだけで済む。
【0039】その様子を図7に示す。バッファ74〜7
7がその役割をする。バッファ74が他と向きが違うの
は、DIN、DOUTの2本のラインをSDATAとし
て1本にまとめるためである。このデータの向きの切り
替えは、図6のメインCPUが行う。アナログデータの
読み込みに際しては、バッファ78〜80を介して図1
の6、7、8、9に相当する電圧比較器に接続される。
これらの電圧比較器の出力は、やはりメインCPUのI
/Oにつながる。バッファ74〜77とバッファ78〜
80は、2つのグループで図1のスイッチ3、7の役割
をしている。
【0040】このようにVTRの内部バスに、同図のデ
ジタル回路基板B、アナログ回路基板Cを接続できるよ
うになると、メインCPUはそれらを内部バスにつなが
っている他のサブCPU等と同じように扱うことがで
き、全体のソフトウエアの構成が非常にすっきりした形
にまとめられ、デバッグ作業もやりやすくなる。
【0041】次にこの方式での処理手順について述べ
る。まず信号をバッファ78〜80側に切り替えて、電
圧比較器で電圧レベルを認識することから始める。電圧
レベルの比較については、図示せずも図2に接点dの項
を設けたものに他ならない。
【0042】すなわち上述の回路基板Cが接続されたと
きの接点b、cと同様に、接点b、c、dにおいて
(2)〜(0)の状態を判別することができる。これに
よって3×3×3の27通りの判別を行うことができ、
回路基板Cが接続されたときの、例えばカセットの固有
の情報(テープの厚さ、磁性体の種類、テープのグレー
ド等)を知ることができる。
【0043】ところがこの図7において、接点b、c、
dが共に(2)のときは、アナログ回路基板C内の抵抗
器の抵抗値が共に無限大(オープン)でVccとなって
いるのか、不動作のデジタル回路基板Bが接続されてV
ccとなっているのか、判断できない。そこでこの場合
には、信号をバッファ74〜77側に切り換えて次の手
順で回路基板B、Cの判別を行う。
【0044】すなわち図8において、最初にバッファ7
4をアクティブ、バッファ75をイナクティブにしてS
DATAを内部バスのDIN方向に切り替える(ステッ
プ〔81〕)。次にnCS=低電位にする(ステップ
〔82〕)。そして所定のメモリアドレスの8ビットの
データ(ここでは01010101)を読み込む(ステ
ップ〔83〕)。読み込んだデータが11111111
なら、これはアナログ基板Cと認識される。
【0045】読み込んだデータが01010101でな
い時は、接点等の故障と判断される(ステップ〔8
5〕)。01010101の時には、デジタル基板Bと
認識されるが、念のためステップ〔86〕、〔87〕、
〔88〕を行う。すなわち別のアドレスに任意のデータ
を書き込み、そのデータを読みだして正しい値かどうか
を調べる。
【0046】値が正しければ、正常なデジタル回路基板
Bと判断されると共にSDATA、SCK、nCSの各
ライン、各接点、それにバッファが正しく機能している
ことが分かる。値が正しくなければデジタル回路基板B
等に異常があることが判別できる。なお読み込み、書き
込みの動作は複数回行う方が信頼性があがる。
【0047】こうして上述の装置によれば、ディジタル
信号源とアナログ信号源との区別を良好に行うことがで
きると共に、接点等の故障も検出することができるもの
である。
【0048】なお上述の装置において、接点b、cまた
は接点b、c、dが共に(2)の状態は、回路基板B、
Cの判別を行う必要が生じる一方、回路基板Cの接点
b、cまたは接点b、c、dが共にオープンで、カセッ
ト本体には何ら回路構成等を必要としない状態である。
そこでこの状態を最も標準的なカセットの情報とするこ
とにより、最も標準的なカセットの製造コスト等を低廉
に保つことができる。
【0049】また上述の装置において、回路基板B、C
の接続(カセットの挿入)をシステムコントロール回路
(図示せず)等から検出し、この検出信号にて図1にお
いては切り換えスイッチ3、4をそれぞれ比較器6〜9
側に切り換え、図7においては信号をバッファ74〜7
7側に切り換えることによって、以後の処理を円滑に行
わせるようにすることができる。
【0050】なお図3においては、アクノレッジが基板
側から返事として戻って来るので、それをもとにデジタ
ル回路基板が正常かどうかの判断の助けとしているが、
図8ではそれがないので念のため全く別のアドレスにデ
ータを書いて読みだすチェックを行っている。図8のス
テップ〔85〕〜〔88〕の処理を図3に加えれば、よ
り正確な判断が出来るのは言うまでもない。
【0051】またより正確に言うと、図3の〔3A〕、
図8の〔4〕におけるアナログ回路基板Cの判断には注
意が必要となる。つまり、もしも接点のうち1つでも曲
がっていてアナログ回路基板Cに接してなかったら、正
しい電圧値は読み取れない。すなわち接点b、cまたは
接点b、c、dの電圧レベルの判断すらおぼつかないこ
とになる。この点については、メカニズムの信頼性をあ
げる等、総合的に対策をこうじ、なおかつ電圧レベルに
よる意味付けを安全方向に設定しておく事が肝要であ
る。
【0052】ところでいわゆる1チップマイクロコンピ
ュータ等では、アナログ入出力と称して入出力部にA/
D変換器を内蔵しているものがある。これはプログラム
でその端子をアナログ入力のA/D変換器またはデジタ
ル信号の入出力端子として切り替えて使用できるもので
あり、図1のスイッチ3、4の機能をソフトウエアで実
現できる。
【0053】そこで図1の装置においてこのような1チ
ップマイクロコンピュータを採用する場合には、例えば
図9のAに示すように1チップマイクロコンピュータ5
0の入出力部I/Oに接点b、cを直接接続すると共
に、この接点b、cにそれぞれデジタル入力時のプルア
ップ抵抗、アナログ入力時の分圧抵抗となる抵抗器1、
2を設けることによって、上述と同様の機能を実行する
ことができる。
【0054】図7の回路において、この考えを実行した
のが同図Bである。これは、バッファ78〜80の出力
を、1チップマイコンでA/D変換器入出力機能付きの
メインCPUのI/O端子に接続したものである。スイ
ッチ機能は、バッファ74〜77とバッファ78〜80
で行う。この例では、バッファ類は省略できない。これ
はVTRの内部バスを端子に直接出すのは前述のように
危険である事と、アナログ回路基板がつながった場合バ
スラインに抵抗が直接つながる事による通信異常を避け
るためである。
【0055】なお、同図Aの場合には、1チップマイコ
ン50がバッファの機能を兼ねる。もし接点等に高圧の
静電気がかかると、このマイコンだけに危害がおよび他
の回路には影響がない。
【0056】またこの場合に、入出力部のA/D変換器
は例えば8ビット=256通りの分解能を持っている。
しかしながら上述の装置を例えばVTRの磁気テープカ
セットに採用する場合には、回路基板C上の抵抗器3
1、32としては安価な低精度のものを採用する要求が
あり、また抵抗器上の結露等による抵抗値の変化などを
考慮すると、上述の2/3Vcc以上(2)、1/3V
cc以上、2/3Vcc未満(1)、1/3Vcc未満
(0)程度に分解するのが適当である。そこで上述の8
ビットマイクロコンピュータを採用する場合には、入力
電位をA/D変換した値を上述の(2)〜(0)の範囲
で分類して入力値を判別することで、上述と同様の機能
を実行することができる。
【0057】さらに明らかなように、本願は図7におけ
るSDATAラインを内部バスの2本のラインDIN、
DOUTに分割しても応用できる。この場合は、接点は
6端子となる。
【0058】さらに図1の回路、図3のプロトコルで、
単にアナログ入出力のためだけに接点を設ける5接点方
式も考えられる。この方法は、図7においても同様であ
るし、接点の数だけならいくらでも増やすことが出来
る。いずれにしろ基本部分の考え方は、本願で解決でき
る。
【0059】
【発明の効果】この発明によれば、ディジタル信号源と
アナログ信号源との区別を良好に行うことができると共
に、接点等の故障も検出することができるようになっ
た。
【図面の簡単な説明】
【図1】本発明によるデータ伝送装置の一例の構成図で
ある。
【図2】その説明のための図である。
【図3】その動作の流れを示す図である。
【図4】本発明によるデータ伝送装置の他の例の構成図
である。
【図5】対応するVTRの説明のための図である。
【図6】対応するVTRの説明のための図である。
【図7】本発明によるデータ伝送装置のさらに他の例の
構成図である。
【図8】その動作の流れを示す図である。
【図9】本発明によるデータ伝送装置のさらに他の例の
構成図である。
【符号の説明】
A データ伝送装置の本体側に設けられる送受信装置 B ディジタル信号源となる回路基板 C アナログ信号源となる回路基板 a〜d 接点 1、2 所定の抵抗器 3、4 切り換えスイッチ 5 データ処理回路(マイクロコンピュータ) 6、7及び8、9 比較器 10〜12及び13〜15 抵抗器 21、22 バスライン 23 データ出力用のFET素子 24 データ入力用のバッファ回路 25 クロック入力用のバッファ回路 31、32 任意の値の抵抗器

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 任意の複数の接点を介してディジタル信
    号源またはアナログ信号源が接続されるデータ伝送装置
    において、 上記複数の接点の内の任意の接点にそれぞれ所定の抵抗
    器を介して電圧を印加する手段と、 上記任意の接点にそれぞれ切り換え手段を介して接続さ
    れ、上記任意の接点に得られる電位を判別する手段と、 上記任意の接点にそれぞれ上記切り換え手段を介して接
    続されるデータ処理手段とが設けられ、 上記電位判別手段からの判別信号を用いて、上記複数の
    接点に接続される上記ディジタル信号源またはアナログ
    信号源の判定を行うようにしたことを特徴とするデータ
    伝送装置。
  2. 【請求項2】 上記ディジタル信号源またはアナログ信
    号源の接続を検出する手段を有し、この検出手段からの
    信号にて上記切り換え手段を上記電位判別手段に切り換
    えると共に、上記判別信号が所定の信号のときに上記切
    り換え手段を上記データ処理手段側に切り換えるように
    したことを特徴とする請求項1記載のデータ伝送装置。
  3. 【請求項3】 上記切り換え手段を上記データ処理手段
    側に切り換えた後に上記データ処理手段から所定の信号
    を出力し、所定の戻り信号が得られないときは所定の上
    記アナログ信号源が接続されていると判断するようにし
    たことを特徴とする請求項2記載のデータ伝送装置。
  4. 【請求項4】 上記切り換え手段を上記データ処理手段
    側に切り換えた後に上記データ処理手段から所定の信号
    を出力し、その戻り信号の内容から上記接点またはその
    伝送路の故障を判断するようにしたことを特徴とする請
    求項2記載のデータ伝送装置。
JP09623893A 1992-10-26 1993-04-22 データ伝送装置 Expired - Fee Related JP3336673B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP09623893A JP3336673B2 (ja) 1992-10-26 1993-04-22 データ伝送装置
DE69317352T DE69317352T2 (de) 1992-10-26 1993-10-22 Ein Gerät mit einer Anordnung zur Identifizierung des Types einer Bandkassette
EP93308424A EP0595558B1 (en) 1992-10-26 1993-10-22 An apparatus having identifying means for identifying a type of tape cartridge
BR9304345A BR9304345A (pt) 1992-10-26 1993-10-25 Aparelho para identificar a fonte de sinais digitais ou a fonte de sinais analógicos em um aparelho de gravaçao e/ou reproduçao de dados e aparelho para discriminar qual de uma fonte de sinais digitais ou de uma fonte de sinais analógicos está conectada com um aparelho de gravaçao e/ou reproduçao de dados
US08/142,813 US5481415A (en) 1992-10-26 1993-10-25 Recording/reproducing apparatus that handles both digital and analog data and distinguishes between the two
KR1019930022169A KR100269499B1 (ko) 1992-10-26 1993-10-25 데이타 전송 장치
CN93120226A CN1091231A (zh) 1992-10-26 1993-10-26 数据发送装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-287875 1992-10-26
JP28787592 1992-10-26
JP09623893A JP3336673B2 (ja) 1992-10-26 1993-04-22 データ伝送装置

Publications (2)

Publication Number Publication Date
JPH06195863A true JPH06195863A (ja) 1994-07-15
JP3336673B2 JP3336673B2 (ja) 2002-10-21

Family

ID=26437445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09623893A Expired - Fee Related JP3336673B2 (ja) 1992-10-26 1993-04-22 データ伝送装置

Country Status (7)

Country Link
US (1) US5481415A (ja)
EP (1) EP0595558B1 (ja)
JP (1) JP3336673B2 (ja)
KR (1) KR100269499B1 (ja)
CN (1) CN1091231A (ja)
BR (1) BR9304345A (ja)
DE (1) DE69317352T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU665131B2 (en) * 1992-12-04 1995-12-14 Sony Corporation Method for recording and reproducing digital signal
US6101070A (en) * 1993-09-30 2000-08-08 Sony Corporation Method and apparatus for determining information and a cassette for use therewith
JP3443938B2 (ja) * 1994-03-31 2003-09-08 ソニー株式会社 ディジタル信号処理装置
JP3482886B2 (ja) * 1998-09-29 2004-01-06 松下電器産業株式会社 磁気記録再生装置
US20090072881A1 (en) * 2007-09-13 2009-03-19 Creative Technology Ltd System using an analog receptor for passage of digital signals
US10331592B2 (en) * 2016-05-28 2019-06-25 Silicon Laboratories Inc. Communication apparatus with direct control and associated methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE871690R (fr) * 1978-10-27 1979-02-15 Staar Sa Dispositif de memorisation de la position instantanee d'une bande magnetique contenue dans une cassette
FR2461299B1 (fr) * 1979-07-09 1986-09-05 Telediffusion Fse Memoire bloc-note pour cassettes d'enregistrement de bandes magnetiques
US4593337A (en) * 1983-03-16 1986-06-03 Alfredo Leone Video cassette play counting, storing and reading system
US4652944A (en) * 1984-06-25 1987-03-24 Kirsch Technologies, Inc. Computer memory back-up
JPH0743913B2 (ja) * 1985-12-28 1995-05-15 ソニー株式会社 記録再生装置
GB8809223D0 (en) * 1988-04-19 1988-05-25 British Broadcasting Corp Cassette for sequential access recording medium & apparatus for use therewith
AT391220B (de) * 1988-12-14 1990-09-10 Philips Nv Aufzeichnungs- und/oder wiedergabesystem und kassette fuer ein solches system
DK385489D0 (da) * 1989-08-07 1989-08-07 Bang & Olufsen As Optage- og gengivesystem, navnlig videosystem, med baandkassetter
JPH04165444A (ja) * 1990-10-29 1992-06-11 Nec Eng Ltd 障害情報転送方式
JPH04209470A (ja) * 1990-11-30 1992-07-30 Tokyo Electric Co Ltd メモリバックアップ装置

Also Published As

Publication number Publication date
BR9304345A (pt) 1994-05-24
CN1091231A (zh) 1994-08-24
US5481415A (en) 1996-01-02
EP0595558A3 (en) 1995-08-02
EP0595558B1 (en) 1998-03-11
KR100269499B1 (ko) 2000-10-16
DE69317352T2 (de) 1998-07-23
KR940009847A (ko) 1994-05-24
EP0595558A2 (en) 1994-05-04
JP3336673B2 (ja) 2002-10-21
DE69317352D1 (de) 1998-04-16

Similar Documents

Publication Publication Date Title
US5311138A (en) Device for monitoring the functon of an electric load, its drive and the associated connections
US4621364A (en) Circuit arrangement for recording the addresses of storage cells with erroneous content
US5612634A (en) Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board
JPS6314536A (ja) 単一チヤネルデイジタル通信バスシステム及びそこで使用されるステ−シヨン
US5166503A (en) IC memory card
US20030233507A1 (en) Electronic card with multiple interfaces
JP3336673B2 (ja) データ伝送装置
KR950015189B1 (ko) 광폭의 선입선출버퍼(fifo)의 에러검출장치
US5436856A (en) Self testing computer system with circuits including test registers
JPH1166246A (ja) コネクタの不完全装着検出装置
EP0426270B1 (en) Portable semiconductor memory device
JPH0157440B2 (ja)
US5559731A (en) IC card
US5557233A (en) Filter for computer bus signals
CN100449635C (zh) 检测盘驱动器状态的方法和系统
US5974570A (en) Method for managing data processing system and high-reliability memory
JP2583446B2 (ja) クロック信号の停止検出回路
JPH05289790A (ja) 情報処理装置
JPH06181400A (ja) Ic実装、及び回路、機能の種類の判断方法
JP2526814B2 (ja) デ―タ伝送システム
JP2001257729A (ja) インタフェース識別回路
KR0168021B1 (ko) 다중 비트 버스상에서 독립적으로 발생되는 단안정 신호검출 및 전송회로
JPH02219150A (ja) バス異常検出回路
JP2850272B2 (ja) スイッチ入力検出回路
JPS60126724A (ja) インターフエース回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees