JPH0618301B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0618301B2 JPH0618301B2 JP60061387A JP6138785A JPH0618301B2 JP H0618301 B2 JPH0618301 B2 JP H0618301B2 JP 60061387 A JP60061387 A JP 60061387A JP 6138785 A JP6138785 A JP 6138785A JP H0618301 B2 JPH0618301 B2 JP H0618301B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- level shift
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、信号レベルを特定レベルに変更させるレベ
ルシフト回路に係り、特に、無入力時のオフセット電圧
の発生を抑制し、たとえば、レベルメータ回路における
信号レベルのシフトなど、高い精度が要求される信号レ
ベルのレベル変換に好適なレベルシフト回路に関する。
ルシフト回路に係り、特に、無入力時のオフセット電圧
の発生を抑制し、たとえば、レベルメータ回路における
信号レベルのシフトなど、高い精度が要求される信号レ
ベルのレベル変換に好適なレベルシフト回路に関する。
第２図に示すように、ＦＭステレオ受信機のレベルメー
タ回路には、交流信号を直流レベルに信号変換した後、
その直流レベルをレベル変換するためにレベルシフト回
路が用いられている。
タ回路には、交流信号を直流レベルに信号変換した後、
その直流レベルをレベル変換するためにレベルシフト回
路が用いられている。
すなわち、ＦＭステレオ受信機では、入力端子２Ａにた
とえば左信号、入力端子２Ｂに右信号が加えられ、各信
号は１／２乗増幅器４Ａ、４Ｂで増幅された後、交流信
号を半波整流電圧に変換する信号変換回路６Ａ、６Ｂに
加えられて信号変換される。
とえば左信号、入力端子２Ｂに右信号が加えられ、各信
号は１／２乗増幅器４Ａ、４Ｂで増幅された後、交流信
号を半波整流電圧に変換する信号変換回路６Ａ、６Ｂに
加えられて信号変換される。
信号変換回路６Ａ、６Ｂで得られた半波整流電圧は、左
右チャンネルごとに設置されたレベルシフト回路８Ａ、
８Ｂに加えられ、特定レベルの直流出力に変換される。
各レベルシフト回路８Ａ、８Ｂは、トランジスタ１０、
１２、１４、１６、抵抗１８および定電流源２０で構成
され、各トランジスタ１６のエミッタ側には、共通の負
荷抵抗２２が設置されている。
右チャンネルごとに設置されたレベルシフト回路８Ａ、
８Ｂに加えられ、特定レベルの直流出力に変換される。
各レベルシフト回路８Ａ、８Ｂは、トランジスタ１０、
１２、１４、１６、抵抗１８および定電流源２０で構成
され、各トランジスタ１６のエミッタ側には、共通の負
荷抵抗２２が設置されている。
各レベルシフト回路８Ａ、８Ｂにおいて、トランジスタ
１０はエミッタフォロワ回路からなるインピーダンス変
換回路を構成し、トランジスタ１２、１６で直流レベル
のシフトを行う。また、各トランジスタ１４は、各トラ
ンジスタ１２の動作を選択的に切り換えるスイッチング
回路を構成しており、そのベースには切換回路２４を介
してバイアス電圧源２６が接続され、選択的にバイアス
電圧源２６が切換回路２４を介して接続されることによ
り、交互に導通、不導通状態に切り換えられる。この場
合、定電流源２０が発生する定電流をＩ０とすると、入
力半波整流電圧のレベルに応じてレベルシフト回路８
Ａ、８Ｂの各トランジスタ１６から電流ＩＡ、ＩＢが、
トランジスタ１４が不導通状態にあるとき、抵抗２２に
流れる。
１０はエミッタフォロワ回路からなるインピーダンス変
換回路を構成し、トランジスタ１２、１６で直流レベル
のシフトを行う。また、各トランジスタ１４は、各トラ
ンジスタ１２の動作を選択的に切り換えるスイッチング
回路を構成しており、そのベースには切換回路２４を介
してバイアス電圧源２６が接続され、選択的にバイアス
電圧源２６が切換回路２４を介して接続されることによ
り、交互に導通、不導通状態に切り換えられる。この場
合、定電流源２０が発生する定電流をＩ０とすると、入
力半波整流電圧のレベルに応じてレベルシフト回路８
Ａ、８Ｂの各トランジスタ１６から電流ＩＡ、ＩＢが、
トランジスタ１４が不導通状態にあるとき、抵抗２２に
流れる。
この結果、抵抗２２に発生したレベルシフト出力は、電
圧比較器２８に加えられ、電圧源３０によって設定され
た基準電圧と比較され、その比較出力は、段階的なレベ
ル表示を行う複数の発光ダイオードおよびその駆動回路
などからなる表示回路３２に加えられる。この表示回路
３２および切換回路２４には、切換制御回路３４から特
定のタイミングで切換制御信号が加えられ、左信号およ
び右信号のレベル表示が交互に行われる。すなわち、表
示回路３２における発光ダイオードは、左右信号のレベ
ルを交互に表示するが、その繰り返しによって左右信号
の平均レベルの表示が得られる。
圧比較器２８に加えられ、電圧源３０によって設定され
た基準電圧と比較され、その比較出力は、段階的なレベ
ル表示を行う複数の発光ダイオードおよびその駆動回路
などからなる表示回路３２に加えられる。この表示回路
３２および切換回路２４には、切換制御回路３４から特
定のタイミングで切換制御信号が加えられ、左信号およ
び右信号のレベル表示が交互に行われる。すなわち、表
示回路３２における発光ダイオードは、左右信号のレベ
ルを交互に表示するが、その繰り返しによって左右信号
の平均レベルの表示が得られる。
このようなレベルメータ回路において、無入力時、入力
直流電位は零電位になるのに対し、トランジスタ１２、
１６に定電流源２０から定電流Ｉ０が与えられるため、
トランジスタ１２のベース・エミッタ間にはベース・エ
ミッタ間電圧ＶBE12、トランジスタ１６のベース・エミ
ッタ間にはベース・エミッタ間電圧ＶBE16が発生し、抵
抗２２にはその抵抗値をＲ22とすると、トランジスタ１
６から電流ＩＡまたはＩＢが流れるため、Ｒ22・Ｉ
Ａ（またはＩＢ）なる電圧降下が発生する。
直流電位は零電位になるのに対し、トランジスタ１２、
１６に定電流源２０から定電流Ｉ０が与えられるため、
トランジスタ１２のベース・エミッタ間にはベース・エ
ミッタ間電圧ＶBE12、トランジスタ１６のベース・エミ
ッタ間にはベース・エミッタ間電圧ＶBE16が発生し、抵
抗２２にはその抵抗値をＲ22とすると、トランジスタ１
６から電流ＩＡまたはＩＢが流れるため、Ｒ22・Ｉ
Ａ（またはＩＢ）なる電圧降下が発生する。
すなわち、これらの電圧の関係は、 ＶBE12＝ＶBE16＋Ｒ22・ＩＡ となり、無入力時においても、抵抗２２の両端には、オ
フセット電圧が発生する。
フセット電圧が発生する。
そこで、この発明は、このような無入力時のオフセット
電圧の発生を防止し、レベルシフトの精度を向上させた
レベルシフト回路を提供しようとするものである。
電圧の発生を防止し、レベルシフトの精度を向上させた
レベルシフト回路を提供しようとするものである。
この発明のレベルシフト回路は、ベースに前段の信号源
から入力信号を受けるとともに、その入力信号を整流す
るとともに平滑して信号レベルに推移する直流電圧に変
換する信号変換手段を通して前記直流電圧を受ける第１
のトランジスタと、この第１のトランジスタのエミッタ
側に接続された抵抗と、前記第１のトランジスタに流れ
る電流を特定倍して取り出す電流ミラー回路と、この電
流ミラー回路の出力側トランジスタに直列に直列に接続
されるとともにベースに前記抵抗に発生する電圧が加え
られる第２のトランジスタと、この第２のトランジスタ
と前記電流ミラー回路の出力側トランジスタとの接続点
からベース入力を受け、エミッタ側に接続された負荷抵
抗を以て前記入力信号のレベルシフト出力を発生する第
３のトランジスタとを備えたことを特徴とする。
から入力信号を受けるとともに、その入力信号を整流す
るとともに平滑して信号レベルに推移する直流電圧に変
換する信号変換手段を通して前記直流電圧を受ける第１
のトランジスタと、この第１のトランジスタのエミッタ
側に接続された抵抗と、前記第１のトランジスタに流れ
る電流を特定倍して取り出す電流ミラー回路と、この電
流ミラー回路の出力側トランジスタに直列に直列に接続
されるとともにベースに前記抵抗に発生する電圧が加え
られる第２のトランジスタと、この第２のトランジスタ
と前記電流ミラー回路の出力側トランジスタとの接続点
からベース入力を受け、エミッタ側に接続された負荷抵
抗を以て前記入力信号のレベルシフト出力を発生する第
３のトランジスタとを備えたことを特徴とする。
したがって、この発明は、入力電圧に応じて得られる電
流を電流ミラー回路で反転し、その電流をレベルシフト
トランジスタに流し、無入力時のオフセット電圧の発生
を防止している。
流を電流ミラー回路で反転し、その電流をレベルシフト
トランジスタに流し、無入力時のオフセット電圧の発生
を防止している。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図はこの発明のレベルシフト回路の実施例を示し、
第２図に示すレベルメータ回路と同一部分には同一符号
を付してある。
第２図に示すレベルメータ回路と同一部分には同一符号
を付してある。
第１図において、入力端子２に加えられた交流信号は、
１／２乗増幅器４で増幅され、その信号振幅が１／２乗
圧縮された後、信号変換回路６に加えられる。
１／２乗増幅器４で増幅され、その信号振幅が１／２乗
圧縮された後、信号変換回路６に加えられる。
信号変換回路６は、レベルシフト回路８とともに半導体
集積回路で構成されるダイオード３６、そのカソードに
形成された端子３８に接続された抵抗４０およびコンデ
ンサ４２から構成されている。すなわち、増幅器４の出
力は、ダイオード３６で半波整流され、抵抗４０および
コンデンサ４２からなる積分回路によって積分され、直
流電圧に変換される。
集積回路で構成されるダイオード３６、そのカソードに
形成された端子３８に接続された抵抗４０およびコンデ
ンサ４２から構成されている。すなわち、増幅器４の出
力は、ダイオード３６で半波整流され、抵抗４０および
コンデンサ４２からなる積分回路によって積分され、直
流電圧に変換される。
この直流電圧は、レベルシフト回路８の入力部に設置さ
れた第１のトランジスタ４４のベースに加えられ、トラ
ンジスタ４４のエミッタ側には、その入力電圧に応じた
電流によって電圧降下を発生させる抵抗４６が設置さ
れ、抵抗４６に発生した電圧は第２のトランジスタ４８
のベースに加えられている。また、トランジスタ４４に
流れる電流をレベルシフト用の第２のトランジスタ４８
および第３のトランジスタ１６に流すために電流ミラー
回路５０が設置され、この電流ミラー回路５０は、トラ
ンジスタ５２、５４で構成されている。この場合、トラ
ンジスタ５２のエミッタ面積に対してトランジスタ５４
のそれをＫ倍に設定する。
れた第１のトランジスタ４４のベースに加えられ、トラ
ンジスタ４４のエミッタ側には、その入力電圧に応じた
電流によって電圧降下を発生させる抵抗４６が設置さ
れ、抵抗４６に発生した電圧は第２のトランジスタ４８
のベースに加えられている。また、トランジスタ４４に
流れる電流をレベルシフト用の第２のトランジスタ４８
および第３のトランジスタ１６に流すために電流ミラー
回路５０が設置され、この電流ミラー回路５０は、トラ
ンジスタ５２、５４で構成されている。この場合、トラ
ンジスタ５２のエミッタ面積に対してトランジスタ５４
のそれをＫ倍に設定する。
トランジスタ４８には、その動作を切り換えるためのス
イッチング回路を構成するトランジスタ１４が並列に設
置され、第２図に示す回路と同様に切換回路２４を介し
てバイアス電圧源２６が接続される。
イッチング回路を構成するトランジスタ１４が並列に設
置され、第２図に示す回路と同様に切換回路２４を介し
てバイアス電圧源２６が接続される。
そして、トランジスタ１６のエミッタ側には、レベルシ
フト出力を発生させるための負荷抵抗２２が設置され、
そのレベルシフト出力は、図示しない電圧比較器２８に
加えられるようになっている。
フト出力を発生させるための負荷抵抗２２が設置され、
そのレベルシフト出力は、図示しない電圧比較器２８に
加えられるようになっている。
以上の構成に基づき、その動作を説明する。
信号変換回路６で得られた直流電圧がトランジスタ４４
のベースに加えられると、それに応じてトランジスタ４
４およびトランジスタ５２には電流Ｉ１が流れる。
のベースに加えられると、それに応じてトランジスタ４
４およびトランジスタ５２には電流Ｉ１が流れる。
この電流Ｉ１は、トランジスタ５２、５４による電流ミ
ラー効果により、しかも、そのエミッタ面積比に応じて
トランジスタ５４には、電流Ｉ１をＫ倍した電流Ｋ・Ｉ
１が流れる。この電流Ｋ・Ｉ１は、トランジスタ４８の
エミッタおよびトランジスタ１６のベースに分流する。
ラー効果により、しかも、そのエミッタ面積比に応じて
トランジスタ５４には、電流Ｉ１をＫ倍した電流Ｋ・Ｉ
１が流れる。この電流Ｋ・Ｉ１は、トランジスタ４８の
エミッタおよびトランジスタ１６のベースに分流する。
この結果、トランジスタ１６には、入力直流電圧に応じ
た直流電流Ｉ２が流れ、負荷抵抗である抵抗２２には電
圧降下Ｒ22・Ｉ２で与えられるレベルシフト出力が発生
する。
た直流電流Ｉ２が流れ、負荷抵抗である抵抗２２には電
圧降下Ｒ22・Ｉ２で与えられるレベルシフト出力が発生
する。
すなわち、無入力時、トランジスタ４４に流れる電流Ｉ
１は０となり、トランジスタ４８に流れる電流も０とな
るので、トランジスタ４８のベース・エミッタ間電圧Ｖ
BE48も０となる結果、トランジスタ１６が完全な非導通
状態となる。このため、無入力時、抵抗２２のオフセッ
ト電圧の発生を防止できるので、このようなレベルシフ
ト回路を、たとえば、レベルメータ回路に用いることに
より、特定のレベルシフトが得られるとともに、レベル
表示の精度を向上させることができる。
１は０となり、トランジスタ４８に流れる電流も０とな
るので、トランジスタ４８のベース・エミッタ間電圧Ｖ
BE48も０となる結果、トランジスタ１６が完全な非導通
状態となる。このため、無入力時、抵抗２２のオフセッ
ト電圧の発生を防止できるので、このようなレベルシフ
ト回路を、たとえば、レベルメータ回路に用いることに
より、特定のレベルシフトが得られるとともに、レベル
表示の精度を向上させることができる。
そして、このようなレベルシフト回路８を第２図に示す
ように、左右チャンネルごとに設置し、トランジスタ１
４を交互に選択的に導通状態にすることにより、交互に
レベルシフト出力を発生させることができる。
ように、左右チャンネルごとに設置し、トランジスタ１
４を交互に選択的に導通状態にすることにより、交互に
レベルシフト出力を発生させることができる。
また、実施例では、レベルメータ回路を例に採って説明
したが、この発明は、レベルメータ回路以外において、
直流電圧のレベルシフトを必要とする場合に用いること
ができる。
したが、この発明は、レベルメータ回路以外において、
直流電圧のレベルシフトを必要とする場合に用いること
ができる。
以上説明したように、この発明によれば、特定のレベル
シフト出力を発生させることができるとともに、無入力
時のオフセット電圧の発生を防止でき、たとえば、レベ
ルメータ回路において、そのレベルシフト精度を高める
ことができる。
シフト出力を発生させることができるとともに、無入力
時のオフセット電圧の発生を防止でき、たとえば、レベ
ルメータ回路において、そのレベルシフト精度を高める
ことができる。
第１図はこの発明のレベルシフト回路の実施例を示す回
路図、第２図はＦＭステレオ受信機のレベルメータ回路
を示す回路図である。 ８……レベルシフト回路 １６……第３のトランジスタ ２２……抵抗（負荷抵抗） ４４……第１のトランジスタ ４６……抵抗 ４８……第２のトランジスタ ５０……電流ミラー回路
路図、第２図はＦＭステレオ受信機のレベルメータ回路
を示す回路図である。 ８……レベルシフト回路 １６……第３のトランジスタ ２２……抵抗（負荷抵抗） ４４……第１のトランジスタ ４６……抵抗 ４８……第２のトランジスタ ５０……電流ミラー回路
Claims (1)
- 【請求項１】ベースに前段の信号源から入力信号を受け
るとともに、その入力信号を整流するとともに平滑して
信号レベルに推移する直流電圧に変換する信号変換手段
を通して前記直流電圧を受ける第１のトランジスタと、 この第１のトランジスタのエミッタ側に接続された抵抗
と、 前記第１のトランジスタに流れる電流を特定倍して取り
出す電流ミラー回路と、 この電流ミラー回路の出力側トランジスタに直列に直列
に接続されるとともにベースに前記抵抗に発生する電圧
を加えられる第２のトランジスタと、 この第２のトランジスタと前記電流ミラー回路の出力側
トランジスタとの接続点からベース入力を受け、エミッ
タ側に接続された負荷抵抗を以て前記入力信号のレベル
シフト出力を発生する第３のトランジスタと、 を備えたことを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061387A JPH0618301B2 (ja) | 1985-03-26 | 1985-03-26 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60061387A JPH0618301B2 (ja) | 1985-03-26 | 1985-03-26 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61220507A JPS61220507A (ja) | 1986-09-30 |
| JPH0618301B2 true JPH0618301B2 (ja) | 1994-03-09 |
Family
ID=13169705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60061387A Expired - Lifetime JPH0618301B2 (ja) | 1985-03-26 | 1985-03-26 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618301B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3979689A (en) * | 1975-01-29 | 1976-09-07 | Rca Corporation | Differential amplifier circuit |
| US4267519A (en) * | 1979-09-18 | 1981-05-12 | Rca Corporation | Operational transconductance amplifiers with non-linear component current amplifiers |
| JPS5848514A (ja) * | 1981-09-18 | 1983-03-22 | Matsushita Electric Ind Co Ltd | 利得制御差動増幅回路 |
-
1985
- 1985-03-26 JP JP60061387A patent/JPH0618301B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61220507A (ja) | 1986-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3961280A (en) | Amplifier circuit having power supply voltage responsive to amplitude of input signal | |
| US3434034A (en) | Universal ac or dc to dc converter | |
| KR920020847A (ko) | 샘플밴드-갭 전압 기준 회로 | |
| KR860000115B1 (ko) | 출력 증폭 회로 | |
| TW353165B (en) | Temperature detecting circuit | |
| US4779059A (en) | Current mirror circuit | |
| US4266149A (en) | Pulse signal amplifier | |
| US4051428A (en) | Current control circuit with current proportional circuit | |
| US4041407A (en) | Driver circuit for developing quiescent and dynamic operating signals for complementary transistors | |
| JPH0618301B2 (ja) | レベルシフト回路 | |
| US3656007A (en) | Voltage dependent phase switch | |
| US4613776A (en) | Voltage to current conversion circuit | |
| JP2998258B2 (ja) | スイッチ回路 | |
| EP0613243A1 (en) | Anti-logarithmic converter with temperature compensation | |
| EP0245908B1 (en) | Switched direct voltage converter | |
| GB2052202A (en) | Pulse width modulated signal amplifiers | |
| JPH0650788Y2 (ja) | デジタル信号発生回路 | |
| KR800000762B1 (ko) | 톱니파형 전류회로 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| SU775846A1 (ru) | Двухтактный регулируемый инвертор | |
| SU980233A1 (ru) | Преобразователь переменного тока в посто нный | |
| EP0087602B1 (en) | Variable gain control circuit | |
| JP2735542B2 (ja) | 光電変換装置 | |
| KR940003081Y1 (ko) | 차동증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |