JPH06180562A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06180562A JPH06180562A JP6296392A JP6296392A JPH06180562A JP H06180562 A JPH06180562 A JP H06180562A JP 6296392 A JP6296392 A JP 6296392A JP 6296392 A JP6296392 A JP 6296392A JP H06180562 A JPH06180562 A JP H06180562A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- width modulation
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 配線数の増加なしに、フルカラーに対応し６
４〜２５６まで階調数を増大できるアクティブ・マスト
リクス方式の液晶表示装置を提供する。 【構成】 クロック信号１０７を介して、外部よりのＭ
ビットのデジタル表示信号１０１、１０２、１０３を取
込むデータ・レジスタ１と、これから入力されるデジタ
ル表示信号を受けて、外部より供給される複数の基準電
圧（Ｖ1 、Ｖ2 、……、Ｖ2M）の内より１個の基準電圧
を選択して出力する、複数出力に対応するマルチプレク
サ２と、Ｎビットのデジタル表示信号１０４、１０５、
１０６のパルス幅変調回路３と、マルチプレクサ２より
の複数出力信号と、パルス幅変調信号との論理積をとっ
て出力するＡＮＤ回路６−１、……、６−ｎとを駆動回
路として備えている。
４〜２５６まで階調数を増大できるアクティブ・マスト
リクス方式の液晶表示装置を提供する。 【構成】 クロック信号１０７を介して、外部よりのＭ
ビットのデジタル表示信号１０１、１０２、１０３を取
込むデータ・レジスタ１と、これから入力されるデジタ
ル表示信号を受けて、外部より供給される複数の基準電
圧（Ｖ1 、Ｖ2 、……、Ｖ2M）の内より１個の基準電圧
を選択して出力する、複数出力に対応するマルチプレク
サ２と、Ｎビットのデジタル表示信号１０４、１０５、
１０６のパルス幅変調回路３と、マルチプレクサ２より
の複数出力信号と、パルス幅変調信号との論理積をとっ
て出力するＡＮＤ回路６−１、……、６−ｎとを駆動回
路として備えている。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関し、特
に、フルカラー表示が可能なデジタル・ビデオ信号の表
示用として用いられる液晶表示装置に関する。
に、フルカラー表示が可能なデジタル・ビデオ信号の表
示用として用いられる液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、液晶自体の表示
品位と応答性に優れた唯一のフラットパネル・ディスプ
レイとして脚光を浴びており、パーソナル・コンピュー
タ、液晶テレビジョンおよびその応用製品である液晶プ
ロダクション等に利用されている。今後は、デジタル・
アナログの双方の画像を表示することができるマルチメ
ディア分野に対する応用面が期待されている。例えば、
液晶テレビジョンのようなフルカラー表示が可能なパー
ソナル・コンピュータ用１０インチ・サイズのアクティ
ブ・マトリクス方式液晶（以下、液晶と呼ぶ）の駆動回
路を構成する際には、当該駆動回路の構成手法として
は、従来より用いられている以下の方式による対応が考
えられている。その一つは、従来のデジタル信号を入力
し、当該デジタル信号に対応する外部基準電源をマルチ
プレクサにより選択して、液晶に出力する方式である。
また、もう一つは、デジタル信号をＤ／Ａ変換器により
アナログ信号に変換し、従来のテレビジョン用のアナロ
グ・ドライバを介して液晶に出力する方式である。更
に、最後は、外部サンプリング信号を入力して、デジタ
ル液晶信号により、当該信号をサンプリングして、アナ
ログ・ドライバを介して液晶に出力する方式である。
品位と応答性に優れた唯一のフラットパネル・ディスプ
レイとして脚光を浴びており、パーソナル・コンピュー
タ、液晶テレビジョンおよびその応用製品である液晶プ
ロダクション等に利用されている。今後は、デジタル・
アナログの双方の画像を表示することができるマルチメ
ディア分野に対する応用面が期待されている。例えば、
液晶テレビジョンのようなフルカラー表示が可能なパー
ソナル・コンピュータ用１０インチ・サイズのアクティ
ブ・マトリクス方式液晶（以下、液晶と呼ぶ）の駆動回
路を構成する際には、当該駆動回路の構成手法として
は、従来より用いられている以下の方式による対応が考
えられている。その一つは、従来のデジタル信号を入力
し、当該デジタル信号に対応する外部基準電源をマルチ
プレクサにより選択して、液晶に出力する方式である。
また、もう一つは、デジタル信号をＤ／Ａ変換器により
アナログ信号に変換し、従来のテレビジョン用のアナロ
グ・ドライバを介して液晶に出力する方式である。更
に、最後は、外部サンプリング信号を入力して、デジタ
ル液晶信号により、当該信号をサンプリングして、アナ
ログ・ドライバを介して液晶に出力する方式である。
【０００３】一般に液晶のカラー表示においては、液晶
パネルを光バルブとして、各液晶ピクセルごとにカラー
・フィルタを装着し、３ピクセルヲ１画素とする加色法
により実現されている。例えば、前記デジタル信号によ
りフルカラー表示する場合には、１ピクセル当り６４ま
たは２５６階調の階調表示が必要となり、当然のことな
がら、液晶表示装置の階調数６４または２５６に対応す
る電圧出力機能が要求される。
パネルを光バルブとして、各液晶ピクセルごとにカラー
・フィルタを装着し、３ピクセルヲ１画素とする加色法
により実現されている。例えば、前記デジタル信号によ
りフルカラー表示する場合には、１ピクセル当り６４ま
たは２５６階調の階調表示が必要となり、当然のことな
がら、液晶表示装置の階調数６４または２５６に対応す
る電圧出力機能が要求される。
【０００４】また、液晶表示装置においては、液晶パネ
ルの縦横にマトリクス状に表示ドライバを配置し、横方
向に配置されるドライバをソース・ドライバ、縦方向に
配置されるドライバをゲート・ドライバと呼んでいる。
階調表示する際には、ソース・ドライバから、液晶表示
装置の階調数の２倍の電圧の中から、中央のコモン電位
に対して、それぞれ同一振幅レベルの正負対称電圧を交
互に液晶に印加することにより充放電動作を行い、階調
表示を実現している。
ルの縦横にマトリクス状に表示ドライバを配置し、横方
向に配置されるドライバをソース・ドライバ、縦方向に
配置されるドライバをゲート・ドライバと呼んでいる。
階調表示する際には、ソース・ドライバから、液晶表示
装置の階調数の２倍の電圧の中から、中央のコモン電位
に対して、それぞれ同一振幅レベルの正負対称電圧を交
互に液晶に印加することにより充放電動作を行い、階調
表示を実現している。
【０００５】
【発明が解決しようとする課題】上述した従来の液晶表
示装置においては、従来例の説明において、最初に挙げ
たマルチプレクサによる選択方式により、デジタル信号
によりフルカラー表示を行う場合、液晶表示装置の階調
数は前述のように、６４または２５６階調表示が必要と
なる。この場合、マルチプレクサにより選択される外部
基準電源の数量は１２８または５１２個となり、当該基
準電源と液晶表示装置を接続する配線も同数必要となる
ため、本方式による実現性はないと考えられる。また、
マルチプレクサの回路規模が大きくなることもあり、本
方式では８〜１６階調程度の比較的低階調表示に用途が
限定され、６４階調以上の表示には不適格である。
示装置においては、従来例の説明において、最初に挙げ
たマルチプレクサによる選択方式により、デジタル信号
によりフルカラー表示を行う場合、液晶表示装置の階調
数は前述のように、６４または２５６階調表示が必要と
なる。この場合、マルチプレクサにより選択される外部
基準電源の数量は１２８または５１２個となり、当該基
準電源と液晶表示装置を接続する配線も同数必要となる
ため、本方式による実現性はないと考えられる。また、
マルチプレクサの回路規模が大きくなることもあり、本
方式では８〜１６階調程度の比較的低階調表示に用途が
限定され、６４階調以上の表示には不適格である。
【０００６】次に、デジタル信号をＤ／Ａ変換器により
アナログ信号に変換した後に、アナログ・ドライバによ
る方式の場合には、６４または２５６階調のような多階
調になると、アナログ・ドライバを構成するオペアンプ
のオフセット電圧（一般に、１５０ｍＶ程度）が液晶を
駆動するダイナミック・レンジを、上記階調数で分割し
た単位電圧値（１４０ｍＶまた３５ｍＶ程度）を上回る
ために、階調表示機能を満足させることができなくな
る。このために、本方式の場合も、６４または２５６階
調の多階調表示の実現性がない。そして、更に、オペア
ンプにより構成されるドライバは、当該オペアンプの消
費電流として数十ｍＡ程度が必要となり、本方式は液晶
が有する低消費電力性を損なう点で液晶表示装置として
は不適である。
アナログ信号に変換した後に、アナログ・ドライバによ
る方式の場合には、６４または２５６階調のような多階
調になると、アナログ・ドライバを構成するオペアンプ
のオフセット電圧（一般に、１５０ｍＶ程度）が液晶を
駆動するダイナミック・レンジを、上記階調数で分割し
た単位電圧値（１４０ｍＶまた３５ｍＶ程度）を上回る
ために、階調表示機能を満足させることができなくな
る。このために、本方式の場合も、６４または２５６階
調の多階調表示の実現性がない。そして、更に、オペア
ンプにより構成されるドライバは、当該オペアンプの消
費電流として数十ｍＡ程度が必要となり、本方式は液晶
が有する低消費電力性を損なう点で液晶表示装置として
は不適である。
【０００７】最後に、外部サンプリング用の信号をサン
プリングして、アナログ・ドライバで出力する方式につ
いても、前記Ｄ／Ａ変換器を利用する方式と同様の理由
により、６４または２５６階調の多階調表示の実現性に
乏しい。
プリングして、アナログ・ドライバで出力する方式につ
いても、前記Ｄ／Ａ変換器を利用する方式と同様の理由
により、６４または２５６階調の多階調表示の実現性に
乏しい。
【０００８】以上、従来の液晶表示装置には、多階調で
低消費電力の液晶表示機能の実現性に欠けるという欠点
がある。
低消費電力の液晶表示機能の実現性に欠けるという欠点
がある。
【０００９】
【課題を解決するための手段】第１の発明の液晶表示装
置は、マトリクス状に配置されるスイッチング素子と液
晶とにより形成され、当該スイッチング素子のオン・オ
フ動作により画像を表示するアクティブ・マトリクス方
式の液晶表示装置において、外部より入力される所定の
クロック信号を介して、所定の表示コントローラより入
力されるＭ（正整数）ビットのデジタル表示信号を入力
して取込むデータ・レジスタと、前記データ・レジスタ
より入力されるデジタル表示信号を受けて、当該デジタ
ル表示信号を介して、外部より供給される複数の外部基
準電源の内より１個の基準電圧を選択して出力する複数
出力に対応するマルチプレクサと、Ｎ（正整数）ビット
のデジタル表示信号を入力し、所定の基準パルス信号を
介して、当該デジタル表示信号をパルス幅変調して出力
するパルス幅変調回路と、前記マルチプレクサより出力
される複数の出力信号と、前記パルス幅変調回路より出
力されるパルス幅変調信号との論理積演算処理を行い、
液晶表示用の駆動信号として出力する回路ブロックとを
液晶パネルの駆動回路として備えて構成される。
置は、マトリクス状に配置されるスイッチング素子と液
晶とにより形成され、当該スイッチング素子のオン・オ
フ動作により画像を表示するアクティブ・マトリクス方
式の液晶表示装置において、外部より入力される所定の
クロック信号を介して、所定の表示コントローラより入
力されるＭ（正整数）ビットのデジタル表示信号を入力
して取込むデータ・レジスタと、前記データ・レジスタ
より入力されるデジタル表示信号を受けて、当該デジタ
ル表示信号を介して、外部より供給される複数の外部基
準電源の内より１個の基準電圧を選択して出力する複数
出力に対応するマルチプレクサと、Ｎ（正整数）ビット
のデジタル表示信号を入力し、所定の基準パルス信号を
介して、当該デジタル表示信号をパルス幅変調して出力
するパルス幅変調回路と、前記マルチプレクサより出力
される複数の出力信号と、前記パルス幅変調回路より出
力されるパルス幅変調信号との論理積演算処理を行い、
液晶表示用の駆動信号として出力する回路ブロックとを
液晶パネルの駆動回路として備えて構成される。
【００１０】また、第２の発明の液晶表示装置は、マト
リクス状に配置されるスイッチング素子と液晶とにより
形成され、当該スイッチング素子のオン・オフ動作によ
り画像を表示するアクティブ・マトリクス方式の液晶表
示装置において、外部より入力される所定のクロック信
号およびスタート・パルス信号を入力して、前記スター
ト・パルス信号を介して、前記クロック信号のタイミン
グを制御調整して出力するデータ・レジスタと、前記デ
ータ・レジスタより入力されるクロック信号を介して、
所定の表示コントローラより入力されるＭ（正整数）ビ
ットのデジタル表示信号を入力して取込むデータ・レジ
スタと、前記データ・レジスタより入力されるデジタル
表示信号を受けて、当該デジタル表示信号を介して、外
部より供給される複数の外部基準電源の内より１個の基
準電圧を選択して出力する複数出力に対応するマルチプ
レクサと、Ｎ（正整数）ビットのデジタル表示信号を入
力し、所定の基準パルス信号を介して、当該デジタル表
示信号をパルス幅変調して出力するパルス幅変調回路
と、前記マルチプレクサより出力される複数の出力信号
と、前記パルス幅変調回路より出力されるパルス幅変調
信号との論理積演算処理を行い、液晶表示用の駆動信号
として出力する回路ブロックとを液晶パネルの駆動回路
として備えて構成される。
リクス状に配置されるスイッチング素子と液晶とにより
形成され、当該スイッチング素子のオン・オフ動作によ
り画像を表示するアクティブ・マトリクス方式の液晶表
示装置において、外部より入力される所定のクロック信
号およびスタート・パルス信号を入力して、前記スター
ト・パルス信号を介して、前記クロック信号のタイミン
グを制御調整して出力するデータ・レジスタと、前記デ
ータ・レジスタより入力されるクロック信号を介して、
所定の表示コントローラより入力されるＭ（正整数）ビ
ットのデジタル表示信号を入力して取込むデータ・レジ
スタと、前記データ・レジスタより入力されるデジタル
表示信号を受けて、当該デジタル表示信号を介して、外
部より供給される複数の外部基準電源の内より１個の基
準電圧を選択して出力する複数出力に対応するマルチプ
レクサと、Ｎ（正整数）ビットのデジタル表示信号を入
力し、所定の基準パルス信号を介して、当該デジタル表
示信号をパルス幅変調して出力するパルス幅変調回路
と、前記マルチプレクサより出力される複数の出力信号
と、前記パルス幅変調回路より出力されるパルス幅変調
信号との論理積演算処理を行い、液晶表示用の駆動信号
として出力する回路ブロックとを液晶パネルの駆動回路
として備えて構成される。
【００１１】なお、前記回路ブロックは、前記マルチプ
レクサより出力される複数の出力信号と、前記パルス幅
変調回路より出力されるパルス幅変調信号との論理積を
とるＡＮＤ回路と、当該ＡＮＤ回路の出力端に、帰還増
幅器とコンデンサとにより形成されるレベル保持回路と
を供えて構成してもよい。
レクサより出力される複数の出力信号と、前記パルス幅
変調回路より出力されるパルス幅変調信号との論理積を
とるＡＮＤ回路と、当該ＡＮＤ回路の出力端に、帰還増
幅器とコンデンサとにより形成されるレベル保持回路と
を供えて構成してもよい。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の一実施例におけるソース・
ドライバを示すブロック図である。図１に示されるよう
に、本実施例におけるソース・ドライバは、データ・レ
ジスタ１と、マルチプレクサ２と、パルス幅変調回路３
と、レベル・シフタ４と、ラッチ回路５と、ｎ（正整
数）個のＡＮＤ回路６−１、６−２、……、６−ｎと、
電圧セレクタ７とを備えて構成される。
ドライバを示すブロック図である。図１に示されるよう
に、本実施例におけるソース・ドライバは、データ・レ
ジスタ１と、マルチプレクサ２と、パルス幅変調回路３
と、レベル・シフタ４と、ラッチ回路５と、ｎ（正整
数）個のＡＮＤ回路６−１、６−２、……、６−ｎと、
電圧セレクタ７とを備えて構成される。
【００１４】本実施例による表示階調数は（Ｍ＋Ｎ）階
調（Ｍ、Ｎは正整数）で構成されており、外部表示コン
トローラ（図示されない）により（Ｍ＋Ｎ）ビットのデ
ータ長で、ソース・ドライバのデータ・レジスタ１とパ
ルス幅変調回路３に表示データが送出される。また、本
実施例においては、カラー表示を前提としており、図１
において、前記表示データとしては、データ・レジスタ
１に対しては、それぞれＭビットのＲの表示データ１０
１、Ｇの表示データ１０２、Ｂの表示データ１０３が入
力されており、また、パルス幅変調回路３に対しては、
それぞれＮビットのＲの表示データ１０４、Ｇの表示デ
ータ１０５、Ｂの表示データ１０６が入力されている。
従って、上記のＲ、ＧおよびＢを含む合計３ピクセル分
の入力ポートが設けられており、合計３×（Ｍ＋Ｎ）本
のバスが必要となる。また、Ｍビットの表示データ１０
１、１０２および１０３は、３ピクセル分が同時に外部
クロック１０７によりデータ・レジスタ１に取込まれる
が、それに対応して、他方においては、外部に設けられ
ている基準電源（図示されない）より、電圧セレクタ７
に供給される２Ｍ個の基準電圧Ｖ1 、Ｖ2 、……、Ｖ2M
の内より、当該電圧セレクタ７を介して、その内のＭ個
の電圧が選択されてマルチプレクサ２に入力される。マ
ルチプレクサ２においては、これらのＭ個の電圧の内よ
り１個の電圧が選択されて、ラッチ回路５を介してラッ
チされる。この場合、電圧セレクタ７において外部から
供給される２Ｍ個の基準電圧よりＭ個の電圧が選択され
るタイミングは、液晶のフレーム反転またはライン反転
による交流化周期ごとのタイミングである。
調（Ｍ、Ｎは正整数）で構成されており、外部表示コン
トローラ（図示されない）により（Ｍ＋Ｎ）ビットのデ
ータ長で、ソース・ドライバのデータ・レジスタ１とパ
ルス幅変調回路３に表示データが送出される。また、本
実施例においては、カラー表示を前提としており、図１
において、前記表示データとしては、データ・レジスタ
１に対しては、それぞれＭビットのＲの表示データ１０
１、Ｇの表示データ１０２、Ｂの表示データ１０３が入
力されており、また、パルス幅変調回路３に対しては、
それぞれＮビットのＲの表示データ１０４、Ｇの表示デ
ータ１０５、Ｂの表示データ１０６が入力されている。
従って、上記のＲ、ＧおよびＢを含む合計３ピクセル分
の入力ポートが設けられており、合計３×（Ｍ＋Ｎ）本
のバスが必要となる。また、Ｍビットの表示データ１０
１、１０２および１０３は、３ピクセル分が同時に外部
クロック１０７によりデータ・レジスタ１に取込まれる
が、それに対応して、他方においては、外部に設けられ
ている基準電源（図示されない）より、電圧セレクタ７
に供給される２Ｍ個の基準電圧Ｖ1 、Ｖ2 、……、Ｖ2M
の内より、当該電圧セレクタ７を介して、その内のＭ個
の電圧が選択されてマルチプレクサ２に入力される。マ
ルチプレクサ２においては、これらのＭ個の電圧の内よ
り１個の電圧が選択されて、ラッチ回路５を介してラッ
チされる。この場合、電圧セレクタ７において外部から
供給される２Ｍ個の基準電圧よりＭ個の電圧が選択され
るタイミングは、液晶のフレーム反転またはライン反転
による交流化周期ごとのタイミングである。
【００１５】また、一方、前記Ｎビットの表示データ１
０４、１０５および１０６は、パルス幅変調回路３に入
力され、前記外部表示コントローラより供給される基準
パルスを介して、２N 種類のパルス幅信号に変調されて
出力され、レベル・シフタ４においてレベル変換されて
ｎ個のＡＮＤ回路６−１、６−２、……、６−ｎに入力
される。ｎ個のＡＮＤ回路６−１、６−２、……、６−
ｎにおいては、前述のように、ラッチ回路５によりラッ
チされた選択電圧との論理積が取られて、液晶のＲ、Ｇ
およびＢピクセルに対応する電圧が出力される。
０４、１０５および１０６は、パルス幅変調回路３に入
力され、前記外部表示コントローラより供給される基準
パルスを介して、２N 種類のパルス幅信号に変調されて
出力され、レベル・シフタ４においてレベル変換されて
ｎ個のＡＮＤ回路６−１、６−２、……、６−ｎに入力
される。ｎ個のＡＮＤ回路６−１、６−２、……、６−
ｎにおいては、前述のように、ラッチ回路５によりラッ
チされた選択電圧との論理積が取られて、液晶のＲ、Ｇ
およびＢピクセルに対応する電圧が出力される。
【００１６】本実施例の場合においては、外部表示コン
トローラと本液晶表示装置とを接続する表示データ・バ
スの本数は、３×（Ｍ＋Ｎ）本となるが、当該液晶表示
装置と外部基準電源とを接続する接続線の数は、中間に
電圧セレクタ７を設けることによりＭ本に節減される。
このことを具体的に示すと以下のとうりになる。即ち、
デジタル・フルカラー表示の目安となる２５６階調（１
６７０万色）の場合、本発明によると、Ｍ＝３ビット、
Ｎ＝５ビットとなり、表示データ・バスの本数は、Ｒ、
ＧおよびＢの各入力ポートにおいて計２４本となり、ま
た電源接続線の本数は８本で済むことになる。因みに、
従来技術による外部基準電源に対応して電圧選択を行う
構成においては、電源接続線の本数は２５６本となり、
実現不可能な本数となる。
トローラと本液晶表示装置とを接続する表示データ・バ
スの本数は、３×（Ｍ＋Ｎ）本となるが、当該液晶表示
装置と外部基準電源とを接続する接続線の数は、中間に
電圧セレクタ７を設けることによりＭ本に節減される。
このことを具体的に示すと以下のとうりになる。即ち、
デジタル・フルカラー表示の目安となる２５６階調（１
６７０万色）の場合、本発明によると、Ｍ＝３ビット、
Ｎ＝５ビットとなり、表示データ・バスの本数は、Ｒ、
ＧおよびＢの各入力ポートにおいて計２４本となり、ま
た電源接続線の本数は８本で済むことになる。因みに、
従来技術による外部基準電源に対応して電圧選択を行う
構成においては、電源接続線の本数は２５６本となり、
実現不可能な本数となる。
【００１７】図４（ａ）、（ｂ）、（ｃ）および（ｄ）
に示されるのは、外部表示コントローラより供給される
基準パルス１０８と、パルス幅変調回路３より出力され
る任意の変調出力と、前以て選択されている外部基準電
源電圧Ｖi （ｉは、０〜２Ｍの範囲内に含まれる任意
数）と、ＡＮＤ回路の論理積出力として、液晶表示装置
より出力される信号との相互の時間位相関係を示す図で
ある。なお、図４（ａ）、（ｂ）、（ｃ）および（ｄ）
において、Ｔは基準周期を表わしている。この図４によ
り、１水平期間即ち基準周期ごとに、当該液晶表示装置
より所望の表示出力信号が得られることが理解される。
に示されるのは、外部表示コントローラより供給される
基準パルス１０８と、パルス幅変調回路３より出力され
る任意の変調出力と、前以て選択されている外部基準電
源電圧Ｖi （ｉは、０〜２Ｍの範囲内に含まれる任意
数）と、ＡＮＤ回路の論理積出力として、液晶表示装置
より出力される信号との相互の時間位相関係を示す図で
ある。なお、図４（ａ）、（ｂ）、（ｃ）および（ｄ）
において、Ｔは基準周期を表わしている。この図４によ
り、１水平期間即ち基準周期ごとに、当該液晶表示装置
より所望の表示出力信号が得られることが理解される。
【００１８】図２に示されるのは、本発明の第２の実施
例におけるソース・ドライバを示すブロック図である。
図２に示されるように、本実施例におけるソース・ドラ
イバは、シフト・レジスタ８と、データ・レジスタ９
と、マルチプレクサ１０と、パルス幅変調回路１１と、
レベル・シフタ１２と、ラッチ回路１３と、ｎ個のＡＮ
Ｄ回路１４−１、１４−２、……、１４−ｎと、電圧セ
レクタ１５とを備えて構成される。
例におけるソース・ドライバを示すブロック図である。
図２に示されるように、本実施例におけるソース・ドラ
イバは、シフト・レジスタ８と、データ・レジスタ９
と、マルチプレクサ１０と、パルス幅変調回路１１と、
レベル・シフタ１２と、ラッチ回路１３と、ｎ個のＡＮ
Ｄ回路１４−１、１４−２、……、１４−ｎと、電圧セ
レクタ１５とを備えて構成される。
【００１９】本実施例の第１の実施例との相違点は、デ
ジタル表示データ入力用のデータ・レジスタ９における
当該表示データの取込み期間を、外部より制御すること
ができるように、シフト・レジスタ８を追加しているこ
とである。このシフト・レジスタ８に対して、外部クロ
ック信号１０７の入力に加えて、表示データ取込み制御
用のスタート・パルス信号１０９を入力することによ
り、１水平期間中において、ブランキング・タイムを自
由に設定することができるという利点が得られている。
ジタル表示データ入力用のデータ・レジスタ９における
当該表示データの取込み期間を、外部より制御すること
ができるように、シフト・レジスタ８を追加しているこ
とである。このシフト・レジスタ８に対して、外部クロ
ック信号１０７の入力に加えて、表示データ取込み制御
用のスタート・パルス信号１０９を入力することによ
り、１水平期間中において、ブランキング・タイムを自
由に設定することができるという利点が得られている。
【００２０】また、図３に示されるのは、本発明の第３
の実施例におけるソース・ドライバを示すブロック図で
ある。図３に示されるように、本実施例におけるソース
・ドライバは、データ・レジスタ１６と、マルチプレク
サ１７と、パルス幅変調回路１８と、レベル・シフタ１
９と、ラッチ回路２０と、ｎ個のＡＮＤ回路２１−１、
２１−２、……、２１−ｎと、ｎ個のコンデンサ２２−
１、２２−２、……、２２−ｎと、ｎ個の増幅器２３−
１、２３−２、……、２３−ｎと、電圧セレクタ２４と
を備えて構成される。
の実施例におけるソース・ドライバを示すブロック図で
ある。図３に示されるように、本実施例におけるソース
・ドライバは、データ・レジスタ１６と、マルチプレク
サ１７と、パルス幅変調回路１８と、レベル・シフタ１
９と、ラッチ回路２０と、ｎ個のＡＮＤ回路２１−１、
２１−２、……、２１−ｎと、ｎ個のコンデンサ２２−
１、２２−２、……、２２−ｎと、ｎ個の増幅器２３−
１、２３−２、……、２３−ｎと、電圧セレクタ２４と
を備えて構成される。
【００２１】本実施例の第１の実施例との相違点は、マ
ルチプレクサ１７より液晶表示データが出力される回路
として、ｎ個のＡＮＤ回路２１−１、２１−２、……、
２１−ｎの出力側に、ｎ個のコンデンサ２２−１、２２
−２、……、２２−ｎと、ｎ個の増幅器２３−１、２３
−２、……、２３−ｎとが付加されていることである。
これにより、液晶表示装置において階調出力されたパル
ス電圧が、１水平期間中にコンデンサ２２−１、２２−
２、……、２２−ｎと増幅器２３−１、２３−２、…
…、２３−ｎとにより形成される回路ブロックを介して
保持され、振幅変調された出力電圧が、次の水平期間を
フルに活用して液晶に対する電圧印加（書込み）を可能
にするという利点がある。
ルチプレクサ１７より液晶表示データが出力される回路
として、ｎ個のＡＮＤ回路２１−１、２１−２、……、
２１−ｎの出力側に、ｎ個のコンデンサ２２−１、２２
−２、……、２２−ｎと、ｎ個の増幅器２３−１、２３
−２、……、２３−ｎとが付加されていることである。
これにより、液晶表示装置において階調出力されたパル
ス電圧が、１水平期間中にコンデンサ２２−１、２２−
２、……、２２−ｎと増幅器２３−１、２３−２、…
…、２３−ｎとにより形成される回路ブロックを介して
保持され、振幅変調された出力電圧が、次の水平期間を
フルに活用して液晶に対する電圧印加（書込み）を可能
にするという利点がある。
【００２２】
【発明の効果】以上説明したように、本発明は、外部基
準電源を介してパルス信号の変調を行うことにより、当
該外部基準電源との接続線本数を増すことなしに、階調
数を８〜１６階調よりフルカラーに対応する６４〜２５
６階調まで飛躍的に増大させることができるという効果
がある。
準電源を介してパルス信号の変調を行うことにより、当
該外部基準電源との接続線本数を増すことなしに、階調
数を８〜１６階調よりフルカラーに対応する６４〜２５
６階調まで飛躍的に増大させることができるという効果
がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】本発明の第３の実施例を示すブロック図であ
る。
る。
【図４】第１の実施例における動作信号を示すタイミン
グ図である。
グ図である。
１、９、１６ データ・レジスタ ２、１０、１７ マルチプレクサ ３、１１、１８ パルス幅変調回路 ４、１２、１９ レベル・シフタ ５、１３、２０ ラッチ回路 ６−１〜６−ｎ、１４−１〜１４ｎ、２１−１〜２１〜
ｎ ＡＮＤ回路 ７、１５、２４ 電圧セレクタ ８ シフト・レジスタ ２２−１〜２２−ｎ コンデンサ ２３−１〜２３−ｎ 増幅器
ｎ ＡＮＤ回路 ７、１５、２４ 電圧セレクタ ８ シフト・レジスタ ２２−１〜２２−ｎ コンデンサ ２３−１〜２３−ｎ 増幅器
Claims (3)
- 【請求項１】 マトリクス状に配置されるスイッチング
素子と液晶とにより形成され、当該スイッチング素子の
オン・オフ動作により画像を表示するアクティブ・マト
リクス方式の液晶表示装置において、 外部より入力される所定のクロック信号を介して、所定
の表示コントローラより入力されるＭ（正整数）ビット
のデジタル表示信号を入力して取込むデータ・レジスタ
と、 前記データ・レジスタより入力されるデジタル表示信号
を受けて、当該デジタル表示信号を介して、外部より供
給される複数の外部基準電源の内より１個の基準電圧を
選択して出力する複数出力に対応するマルチプレクサ
と、 Ｎ（正整数）ビットのデジタル表示信号を入力し、所定
の基準パルス信号を介して、当該デジタル表示信号をパ
ルス幅変調して出力するパルス幅変調回路と、 前記マルチプレクサより出力される複数の出力信号と、
前記パルス幅変調回路より出力されるパルス幅変調信号
との論理積演算処理を行い、液晶表示用の駆動信号とし
て出力する回路ブロックと、 を液晶パネルの駆動回路として備えることを特徴とする
液晶表示装置。 - 【請求項２】 マトリクス状に配置されるスイッチング
素子と液晶とにより形成され、当該スイッチング素子の
オン・オフ動作により画像を表示するアクティブ・マト
リクス方式の液晶表示装置において、 外部より入力される所定のクロック信号およびスタート
・パルス信号を入力して、前記スタート・パルス信号を
介して、前記クロック信号のタイミングを制御調整して
出力するデータ・レジスタと、 前記データ・レジスタより入力されるクロック信号を介
して、所定の表示コントローラより入力されるＭ（正整
数）ビットのデジタル表示信号を入力して取込むデータ
・レジスタと、 前記データ・レジスタより入力されるデジタル表示信号
を受けて、当該デジタル表示信号を介して、外部より供
給される複数の外部基準電源の内より１個の基準電圧を
選択して出力する複数出力に対応するマルチプレクサ
と、 Ｎ（正整数）ビットのデジタル表示信号を入力し、所定
の基準パルス信号を介して、当該デジタル表示信号をパ
ルス幅変調して出力するパルス幅変調回路と、 前記マルチプレクサより出力される複数の出力信号と、
前記パルス幅変調回路より出力されるパルス幅変調信号
との論理積演算処理を行い、液晶表示用の駆動信号とし
て出力する回路ブロックと、 を液晶パネルの駆動回路として備えることを特徴とする
液晶表示装置。 - 【請求項３】 前記回路ブロックが、前記マルチプレク
サより出力される複数の出力信号と、前記パルス幅変調
回路より出力されるパルス幅変調信号との論理積をとる
ＡＮＤ回路と、当該ＡＮＤ回路の出力端に、帰還増幅器
とコンデンサとにより形成されるレベル保持回路とを供
えることを特徴とする請求項１および２記載の液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6296392A JP2890964B2 (ja) | 1992-03-19 | 1992-03-19 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6296392A JP2890964B2 (ja) | 1992-03-19 | 1992-03-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06180562A true JPH06180562A (ja) | 1994-06-28 |
| JP2890964B2 JP2890964B2 (ja) | 1999-05-17 |
Family
ID=13215499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6296392A Expired - Lifetime JP2890964B2 (ja) | 1992-03-19 | 1992-03-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890964B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384806B1 (en) | 1998-03-24 | 2002-05-07 | Seiko Epson Corporation | Digital driver circuit for electro-optical device and electro-optical device having the digital driver circuit |
| US6947060B2 (en) | 1998-02-16 | 2005-09-20 | Canon Kabushiki Kaisha | Image forming apparatus, electron beam apparatus, modulation circuit, and image-forming apparatus driving method |
-
1992
- 1992-03-19 JP JP6296392A patent/JP2890964B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947060B2 (en) | 1998-02-16 | 2005-09-20 | Canon Kabushiki Kaisha | Image forming apparatus, electron beam apparatus, modulation circuit, and image-forming apparatus driving method |
| US6384806B1 (en) | 1998-03-24 | 2002-05-07 | Seiko Epson Corporation | Digital driver circuit for electro-optical device and electro-optical device having the digital driver circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2890964B2 (ja) | 1999-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2899969B2 (ja) | Ｌｃｄソースドライバー | |
| EP0391655B1 (en) | A drive device for driving a matrix-type LCD apparatus | |
| US5764225A (en) | Liquid crystal display with two separate power sources for the scan and signal drive circuits | |
| US4921334A (en) | Matrix liquid crystal display with extended gray scale | |
| US7432903B2 (en) | Common inversion driving type liquid crystal display device and its driving method capable of suppressing color errors | |
| US6331862B1 (en) | Image expansion display and driver | |
| EP0457329A2 (en) | Liquid crystal display device and driving method therefor | |
| US6462728B1 (en) | Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device | |
| JP2001166751A (ja) | 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置 | |
| JPH11175028A (ja) | 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法 | |
| JP2003526807A (ja) | カラー電子光学ディスプレイ装置の画素の各列に電圧を供給する装置 | |
| JP2006243061A (ja) | 表示制御回路 | |
| JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
| US5251051A (en) | Circuit for driving liquid crystal panel | |
| US5200741A (en) | Liquid-crystal display apparatus | |
| JP2004240428A (ja) | 液晶表示装置、液晶表示装置の駆動装置及び方法 | |
| JP2890964B2 (ja) | 液晶表示装置 | |
| JPH09106267A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH09269754A (ja) | 液晶表示装置の信号処理回路 | |
| JPH07104716A (ja) | 表示装置 | |
| JPH0460583A (ja) | 液晶表示装置の駆動回路 | |
| JPH04100089A (ja) | アクティブマトリクス液晶ディスプレイの階調表示駆動回路 | |
| JP2965822B2 (ja) | 電源回路 | |
| JP3309934B2 (ja) | 表示装置 | |
| JP2001027887A (ja) | 平面表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |