JPH0618032B2 - データ取得システム - Google Patents

データ取得システム

Info

Publication number
JPH0618032B2
JPH0618032B2 JP2088429A JP8842990A JPH0618032B2 JP H0618032 B2 JPH0618032 B2 JP H0618032B2 JP 2088429 A JP2088429 A JP 2088429A JP 8842990 A JP8842990 A JP 8842990A JP H0618032 B2 JPH0618032 B2 JP H0618032B2
Authority
JP
Japan
Prior art keywords
signal
comparison
analog
value
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2088429A
Other languages
English (en)
Other versions
JPH02292620A (ja
Inventor
ジェー.ウイードン ハンス
ドラザ エンリコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analogic Corp
Original Assignee
Analogic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analogic Corp filed Critical Analogic Corp
Publication of JPH02292620A publication Critical patent/JPH02292620A/ja
Publication of JPH0618032B2 publication Critical patent/JPH0618032B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/123Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56Input signal compared with linear ramp
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/58Non-linear conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Radiation (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、一般的にはデータ取得システム(data acqu
isition system)、より詳細には複数の関連するアナ
ログ情報信号を対応するデジタル信号に同時的に変換す
るのに使用する改良されたデータ取得システムに関す
る。
(従来の技術) 様々な信号処理技術は、複数のアナログ情報信号をこれ
ら信号によって表わされるデータを得る目的で同時的に
検出するステップを含む。例えば、幾つかの市販のメデ
ィカル イメージング, システム、例えばC.T.ス
キャン システムは、検査下の物体の内部構造をこの物
体を事前に選択された量及びタイプの放射線に露出する
ことによってイメージ化するために使用される。検出器
が物体からの放射を検出し、この物体の内部構造を表わ
すアナログ信号を生成する。
C.T.スキャン システムのこの例においては、X線
源及び検出器がこの物体に対する平面内で一連のあるい
はセットの視野あるいは読みを通じて回転され、これに
よって、システムは、このX線源及び検出器の回転の平
面内に横たわる物体の断面”スライス”の二次元空間情
報を表わすデータを得る。これらC.T.スキャン シ
ステムは、各々X線光子のソースを使用する。これらソ
ースは、周期的X線パルスであっても、あるいは、別の
方法として、持続波(CW)X線であっても良い。これ
ら検出器は、通常、ガスあるいは固体検出器の形式を持
ち、ソースに対して、個々のセットの読みに対して対応
する複数のX線経路を定義するように位置される。物体
がX線ソースに露出されるとき、この物体を通過する様
々な経路に沿って吸収される光子の数は、個々の視野あ
るいは読みを定義する個々のサンプリング期間におい
て、個々の経路に沿っての物体のその部分の吸収特性の
関数である。検出器は、個々のサンプリング期間におい
て検出されたX線フラックスを表わす対応する複数のア
ナログ信号を生成する。
一連の読みを通じて検出器によって生成された信号は二
次元イメージを生成するために要求されるデータを提供
するが、これらデータの処理は様々な設計上の問題を提
起する。例えば、個々のサンプリング期間において、十
分な分解能を持つ詳細なイメージを生成するために個々
のセツトの読みを得るための多数の検出器を使用しなけ
ればならない(通常のC.T.スキャン システムは5
00個のオーダーの検出器を含むが、但し、この数はシ
ステムによって異なる)。生成されるイメージの分解能
を向上させるためには、使用される検出器の数及び/あ
るいはセットの読みの数を増加することが必要である。
但し、使用される検出器の数及び/あるいはセットの読
みの数が多くなれば多くなるほど、得られるデータの量
及び処理されるべき信号情報の数が増加する。従って、
個々のセットの読みあるいは視野に対して得られたアナ
ログ信号をコンピュータ処理が高速度にて結果を与える
ことができるように迅速及び効率的にデジタル化しなけ
ればならない。
多数の同時的に生成されたアナログ信号、例えば、C.
T.スキャン システム内において生成された多数のア
ナログ信号をデジタル的に変換するための現在のアナロ
グ/デジタル(A/D)変換技術は様々な問題を持つ。
例えば、一つのこのような技術は、それを通って対応す
るアナログ信号が伝送されるチャネルを複数のグループ
に分割し、個々のグループのチャネルがA/Dコンバー
タを時分割する。こうして、個々のグループと関連する
アナログ信号がシーケンス順に共通のA/Dコンバータ
に加えられ、一つのグループのチャネルを通じて伝送さ
れたアナログ信号の全てがこの共通のA/Dコンバータ
によって独立的に変換される。通常、この信号変換は、
個々のこれら信号に対して、大きなダイナミック レン
ジ(106から1のオーダー)に対して要求される高分
解能を達成するために必要なほど同一ではない。A/D
コンバータ間のこの差異は、結果として不均一な読みを
与える。
これらデバイスが持続X線源とともに使用される場合
は、時間を通じてのX線源の変調はこれらチャネルが全
てが同時に変換されないためにエラーを与える。説明の
アプローチは、パルスX線源とともに使用されたときも
問題に遭遇する。例えば、X線パルスの変化するリン光
の読み(variable afterglow readings)に起因する
人為物(artifacts)は、必ずしも全てのチャネルに対
して同一に扱われることはない。これらパルス間値(in
terpulse values)はソースからのX線のパルスに応答
して検出されたX線に対応する検出アナログ信号の値に
全体的な影響を与え、このため正確な読みを得るために
はこのパルス間値を考慮に入れなければならない。これ
に加えて、一時的に情報を格納する個々のチャネル内に
置かれた幾つかの蓄積デバイスの電流の漏れが信号変換
におけるエラーを与えることがある。これら問題の幾つ
かは個々のチャネルに対して別個のA/Dコンバータを
使用することによって克服することができるが、このア
プローチはコストが非常に高くなり過ぎて現実的でな
い。個々のチャネル内に106から1のオーダーのアナ
ログ信号が提供されると言うこのようなダイナミック
レンジでは線型勾配A/Dコンバータも現実的でない。
多くの他のA/Dコンバータ技術、例えば連続近似A/
D変換等も知られているが、但し個々が不十分な信号の
分解能に加えて幾つかの欠点を持ち、従って20ビット
あるいはそれ以上のデジタル信号を達成する能力は持た
ない。
(発明の目的) 従って、本発明の一般的目的は、上に記述の問題を克服
するあるいは大きく解消する改良されたデータ取得シス
テムを提供することにある。
本発明のより具体的な目的は、信号の情報内容を正しく
符号化するために要求される最少数のビットを使用し、
一方においてイメージ情報を表わすために要求されるダ
イナミック レンジを保存する適応デジタル化データ取
得システムを提供することにある。
本発明のもう一つのより具体的な目的は、複数のA/D
コンバータが独立的に動作する多重A/Dコンバータ
システムの幾つかの均一性及び設計上の制約を解消する
ように個々の読みの期間に複数のアナログ信号をデジタ
ル信号に同時的及び同期的に変換するためのデータ取得
システムを提供することにある。
本発明のもう一つの具体的な目的は、持続波あるいはパ
ルスX線源から得られたアナログ信号を変換するための
改良されたデータ取得システムを提供することにある。
本発明のさらにもう一つの具体的な目的は、アナログ情
報信号を各々が20ビットあるいはそれ以上のオーダー
のダイナミック レンジを持つデジタル信号に変換する
ための改良されたデータ取得システムを提供することに
ある。
本発明のさらにもう一つの具体的な目的は、パルスX線
C.T.スキャン システム内で使用されるためのある
タイプの人為物(artifacts)に対して実質的にインセ
ンシティブ(insensitive)な均一な読みを得るために
対応するチャネルのアナログ信号の全てを同時的にデジ
タル コードに変換するための改良されたA/Dコンバ
ータ システムを提供することにある。
本発明のさらにもう一つの目的は、システムの動作周波
数を減少させることによって一定の電子的ノイズを減少
させることが可能なA/Dコンバータ システムを提供
することにある。
本発明のさらにもう一つの目的は、パルス及びCW X
線源の両方に使用できるように簡単に調節が可能な改良
されたA/Dコンバータ システムを提供することにあ
る。
本発明のさらにもう一つの目的は、C.T.スキャン
システム内においてパルスX線源とともに使用され、ア
ナログ信号のパルス間レベルを考慮に入れることが可能
な改良されたA/Dコンバータ システムを提供するこ
とにある。
(発明の構成) これら及びその他の目的は、複数のアナログ情報信号を
対応する複数の各々が(a)対応するアナログ情報信号
のダイナミック レンジにマッチするnビットのダイナ
ミック レンジを持ち、(b)複数の時間間隔の個々の
間の対応するアナログ情報信号を表わすデジタル出力信
号に変換するための改良されたデータ取得システムによ
って達成される。
本発明の一面によると、このシステムは、 アナログ信号の各々をこれら時間間隔の個々の間におい
てmビットのデジタル化コードに従って中間デジタル信
号に同時的に変換するための手段を含み、ここでmはn
以下であり、このコードのデジタル化間隔がこのアナロ
グ信号のダイナミック レンジを通じてこの中間デジタ
ル信号のノイズ レベルとこのコードのデジタル化間隔
の比が実質的に一定となるように非線型的に増加し、さ
らに これら中間信号の各々をデジタル出力信号の対応する値
に変換するための手段を含むことを特徴とする。
本発明のもう一面によると、このシステムは、時間間隔
の各々の間においてアナログ信号の各々を平均し、これ
ら時間間隔の各々の間におけるアナログ信号の平均値を
わす対応する平均信号を生成するための信号平均手段、
及び これら時間間隔の個々の間の信号比較期間において比較
信号を生成するための信号生成手段を含み、ここで、こ
の比較期間が所定のデジタル化コードの一意のデジタル
化間隔の数に等しい複数のクロッキング間隔を持ち、こ
の比較信号が個々の信号比較期間において時間とともに
変化し、その結果比較信号の値が比較期間を通じて対応
する比較間隔の終端において(i)時間の非線型関数と
して変化し、そして(ii)このデジタル化コードのデジタ
ル化間隔の可能な数を表わし、システムがさらに 信号平均手段の出力及び信号生成手段に結合された比較
期間の個々の比較間隔の終端において平均信号の各々を
比較信号と同期的に比較するための手段、及び この信号比較手段に応答して、その比較期間において個
々の積分された信号の値がこの比較信号を超えたクロッ
キング間隔の数を表わす複数の符号化デジタル信号を提
供するための手段を含み、ここで、この符号化されたデ
ジタル信号の個々がこのデジタル化コードに従って積分
された信号の対応する値をデジタル的に表わし、 この符号化デジタル信号のノイズ レベルとこのデジタ
ル化間隔の比が、この符号化されたデジタル信号のダイ
ナミック レンジを通じて実質的に一定であることを特
徴とする。
本発明のもう一面によると、時間の複数の所定の変換間
隔の各々の間においてアナログ信号をデジタル信号に変
換するためのアナログ/デジタルコンバータが提供され
る。このコンバータは、 時間の個々の変換間隔の間においてアナログ信号を積分
し、積分された信号を提供するための積分手段、 時間の変換間隔の個々の間の比較期間において時間の二
乗の関数として変化する値を持つ比較信号を生成するた
めの信号生成手段、 積分手段の出力に結合された比較期間において積分され
た信号の値を複数のクロッキング間隔の個々に対する比
較信号の値と比較するための信号比較手段、及び 信号比較手段に応答して、個々の変換期間に対するデジ
タル信号を比較期間においてアナログ信号の値がこの比
較信号を超えた回数の関数として生成するための手段を
含むことを特徴とする。
本発明のその他の目的が一部明白であり、一部後に明ら
かになる。従って、本発明は以下の詳細な説明において
一例として説される構造、要素の組合わせ及び部品の配
列を持つ装置からなり、本発明の応用の範囲は特許請求
の範囲に示される。
本発明の特徴及び目的のより詳細な理解は以下の詳細な
説明を付属の図面を参照にしながら読むことによって得
られるものである。
第1図において、データ取得システム10は複数の情報
伝送チャネルを含むが、各々がこのシステムによって受
信されるアナログ情報信号の一つに対して使用される。
本実施例においては、このシステムはC.T.スキャン
システム内において、システムの対応する検出器(図
示無し)から受信される複数のアナログ電流を変換する
ために使用するように設計されるが、このアナログ電流
は対応する検出器によって検出される複数X−線写真を
表わす。個々の情報伝送チャネルはアナログ信号を受信
するためのペアの入力端子12a及び12bを含む。個
々のペアの入力端子12a及び12bは、定期的に入力
信号の平均をとり、こうして平均化された信号をその後
の処理のために一時的に保持するための信号間隔積分回
路14の入力を形成する。回路14は、タイミング回路
又はシーケンサ(sequencer)16によって制御され
る。後者は、積分期間の開始を示すために提供される入
力信号に応答して、システムをその正しいシーケンスに
て動作するためのタイミング信号を提供する。パルスX
線C.T.スキャン システムにおいては、シーケンサ
への入力信号は、例えば、X線の個々のパルスに対して
X線源に物体を露出する時間を計るために使用されるた
めの信号に応答して提供される。いずれしても、シーケ
ンサは入力信号が集められる個々の積分期間を定義する
ために使用される。この積分期間に対する平均信号の値
が個々の回路14の出力の所に提供され、対応する比較
器18の一つの入力に加えられる。個々の比較器のもう
つの入力はランプ発生器20から提供される比較、つま
り基準信号の出力を受信するように接続される。
個々の比較器18は、信号間隔回路からの振幅出力が基
準信号の振幅を超える間は論理“1”、つまり高値の出
力を提供し、そして回路14からの振幅出力が基準出力
以下のときは論理“0”、つまり低値の出力を提供す
る。
第4図との関係で後により詳細に説明される勾配(ram
p)発生器20は、以降“比較期間”と呼ばれる所定の
期間を通じてゼロから最大値の間で勾配する振幅を持つ
基準信号を提供るように設計される。具体的な最大値
は、ゼロ及び最大値が入力信号の可能な最も小さな及び
最も大きな振幅を表わすようにアナログ入力信号の線型
ダイナミック レンジによって定義される。本発明の一
面によると、基準信号の振幅は時間とともに非線型的に
変化する。好ましくは、後に一層明らかになるよう理由
によってこの比較期間の際、基準信号の振幅は以下の式
(1)によって示されるように、この比較期間の際の経
過時間の二乗に関数として変化する。
(1) V=k ここで、V基準信号の電圧をわし、k定数であり、そ
してtは比較期間の際の経過時間(lapsed time)を表
わす。
このシステムがパルスX線源とともに使用される場合
は、発生器20はまた以下の式(2)によって定義され
るように、比較期間の際、時間の線型関数として変化す
る振幅を持つ勾配信号を提供する。
(2) V=kt ここで、kは定数であり、そしてtは比較期間の際の
経過時間を表わす。後により詳細に説明されるように、
この線型的に変化する勾配信号は後に詳細に説明される
ようにX線パルス間に提供されるアナログ信号のパルス
間値(interpulse value)を表わすデジタル信号を生
成するために使用される。
個々の比較器18の力はカウンタ22の入力に接続され
る。個々のカウンタはシーケンサ16から、比較期間の
際に周期的間隔にてクロッキング信号を受信する。比較
期間の際にクロッキング信号の個々のパルスが受信され
ると、このカウンタはその瞬間に対応する比較器の出力
が高値である時は1だけ増分され、そして対応する比較
器の出力がその瞬間に低値である時は前に決定されたカ
ウントを保持する。このカウンタは、従って比較期間の
際、クロッキング信号のパルスがカウンタに加えられた
とき対応する比較器の出力が高値であったときの回数の
カウントを累算する。従って、比較期間の終端において
個々のカウンタ内のカウントは比較期間において比較器
の出力が基準信号を越えた回数を表わし、従ってこの比
較期間の開始の直前に対応する回路14から提供された
変換期間の際に提供されたアナログ信号の平均信号のデ
ジタル値を表わす。
クロッキング信号の速度は、比較期間においてクロック
される個々のカウントの回数がアナログ信号の線型ダイ
ナミック レンジ全体を表すために使用されるコードの
数(つまり可能なデジタル値)に等しくなるようにされ
る。本実施例においては、アナログ信号を表わすために
16384(214)個の異なるコードが使用され、こ
のためカウンタは個々の比較期間において16384回
クロックされる。個々の比較期間は、好ましくは約1ミ
リ秒であり、従ってクロックキング信号の速度は約20
MHzにセツトされる。
勾配発生器20からの基準信号が上の式(1)に定義さ
れるように非線型的に増加すると、デジタル化間隔は比
較期間の際、個々のクロッキング パルスとともに非線
型的に基準信号の振幅の平方根に比例する速度にて増加
する。一般的に、X線フラツクス(flux)のノイズ レ
ベルは、存在する光子の数の平方根に比例することが知
られている。比較期間を通じて式(1)に従って基準信
号を変化させることによって、デジタル信号のノイズ
レベルとデジタル化間隔との比は、実質的にこのデジタ
ル信号のダイナミック レンジを通じて一定となり、こ
れは、エンリコ ド ラザ(Enrico Dolazza)、バー
ナードM.ゴードン(Bernard M.Gordon)及びハン
スJ.ウィードン(Hans J.Weedon)らによる本出願
人と同一人のアメリカ合衆国特許第4,569,028
号の数示との一貫性を持つ。この結果として、個々のア
ナログ信号の情報内容を正しくコード化するために要求
されるビット数が消減され、一方においてイメージ情報
を表わすために要求されるダイナミック レンジがこの
特許に開示されるように保存される。
個々のカウンタはまたシーケンサ16から選択信号を受
信するため、これらカウンタはこの比較期間の後にシー
ケンス的に読み出すことができる。個々のカウンタ22
の出力は個々のカウンタの出力カウントを線型化するた
めの線型化器24の入力に接続される。線型化器24
は、個々のコードに対する早見テーブル(look-up tab
le)を含むが、ここに個々の可能なカウントに対応する
線型値がリストされ、線型化器の出力の所に提供できる
ようにされる。但し、デジタル期間がアナログ信号の振
幅の平方根に比例する本実施例においては、この線型化
器は、この代わりに、信号シーケンサ(つまり、入力信
号に入力信号自体が掛けられる信号掛け算器)を含む。
前述のように、システム10は、パルスX線C.T.ス
キャン システム内においてデータの取得のために使用
されるように設計される。従って、システム10は、好
ましくは線型化器24の出力から一連のX−線パルス間
の時間間隔における漏れ電流の量を表わすX−線パルス
間のアナログ信号の値(好ましくは、平均累積値)を引
くためのオフセット手段26を含む。オフセット手段2
6は、後に説明されるように、システムが連続X−線ソ
ースとともに使用されるときは排除される(つまり、効
果を持たないようにされる)。オフセット手段26の出
力は、その後の検索及び/あるいは処理のためにデータ
を格納するためにメモリ28に加えられる。メモリ28
の出力は出力30に直接印加される。
示されるように、線型化器24,オフセット手段26及
びメモリ28の動作はシーケンサ16によって提供され
る対応する制御信号によって制御される。
動作において、第1図に示されるように、イメージ化さ
れる物体がX−線のソースからのX線の個々の周期パル
スに露出されると、シーケンサ16は、同時的に信号T
及びTを信号間隔積分回路14の全てに提供するよ
うにプログラム化される。これによって、個々の回路は
個々の積分間隔の際に入力端末12に加えられる入力電
流を積分し、個々のこれら期間において、対応する入力
端末12の所に提供される個々のアナログ信号の平均値
を表わす信号を提供する。この有限期間において集めら
れた積分あるいは平均信号は、比較器18の入力に加え
られる。この比較期間はT信号によって開始され、基
準信号は上の式(1)に従ってゼロからその最大値に勾
配することを開始する。基準信号が増加すると、カウン
タがシーケンサ16からのクロッキング信号によってク
ロックされ、比較器の出力が個々のクロッキング間隔に
てカウントされる。この比較期間において16384個
のクロッキング パルスが提供される上の例において
は、比較期間の終端においてカウンタはその比較期間に
おいて全部で16384回カウンタがクロックされたわ
けであるが、比較器の出力が高値であった回数を表わす
信号を含む。この数は、従ってこの比較期間において回
路14によって提され、基準信号の非線型関数として符
号化されたこの平均値に対応するデジタル的に符号化さ
れた値を表わす。この比較期間の終端において、カウン
タの個々の出力は非線型化されたデジタル信号でありシ
ーケンス順に線型化器に提供され、ここで個々の信号が
線型化される。オフセット値が個々の信号値から引か
れ、データが格納されるか、あるいは出力30のところ
で読み出される。
オフセット値がX−線パルス間の前の期間において決定
されるが、これは好ましくは平均の累積値である。後に
明らかになるように、このパルス間期間において、検出
されたパルス間値を表わす個々のアナログ信号は、この
積分期間を通じて平均化される。こうして積分された信
号は、次に対応する比較18の入力に加えられる。勾配
発生器20が、次に上の式(2)とともに線型的に変化
巣る信号を生成する。こうして線型的に変化する勾配信
号が好ましいが、これはパルス間値のダイナミック レ
ンジが常にこれらの値のパルスよりも非常に小さく、ゼ
ロと期待される最大のパルス間値との間の線型勾配信号
がこのパルス間期間内において簡単に生成できるためで
ある。この方法によって、二つの連続するパルス間のパ
ルス間値のデジタル化は一層正確となり、またより高い
分解能にて変換することが可能となる。この信号のパル
ス間部分のデジタル値が、次に、好ましくは前に得られ
た値と平均化され、そしてオフセット手段26によって
次のパルスに対して生成された次のデジタル信号から引
かれる。各々のパルス間期間に対してデジタル値を派生
し、累積された値を平均化し、次のパルスから平均化さ
れたパルス間値を引くことによって、この信号レベルが
このパルス間期間において時間とともにドリフトする傾
向がある場合でも、個々のパルスの正確な真の値が派生
される。前述の如く、このシステムはその入力の所に出
現する信号がその出力の所に出現し、従ってこのオフセ
ット手段を無効にするようにオフセット手段をセットす
ることによって、簡単にCW C.T.スキャン シス
テムとともに使用できるように変更することができる。
本発明の長所は本実施例の以下のより詳細な説明におい
て一層明らかになるものである。
第2図において、この好ましいデータ取得システム10
は、一般に少なくとも一つ、好ましくは複数のハイブリ
ッド回路40を含むが、幾つかの要素は比較的低コスト
にて製造することができる。個々のハイブリッド回路4
0は、好ましくは複数の情報伝送チャネルを含む。例え
ば、示されている如く、個々のハイブリッド回路は16
個の検出器要素から16個の異なるアナログ信号を受信
するための16個の情報伝送チャネルを含む。ハイブリ
ッド回路からの信号のシーケンシャル伝送は、シーケン
サ16によって選択信号にて制御される。個々のハイブ
リッド回路は、個々の情報伝送チャネルに対して信号間
隔集積回路14を含む。
第3図に示されるように、個々のチャネルの好ましい回
路14は、チャネルの入力端子12に加えられる信号の
値の関数としてチャネルを集めるためのチャージ コレ
クション回路(charge collection circuit)50,
及び回路50によって提供されるチャージを伝送し、こ
のチャージをこのチャージに比例する電圧に変換するた
めのチャージ コレクション回路50を含むチャージ/
電圧(Q/V)コンバータを含む。より詳細には、個々
の回路50は一端において端末12aに接続され、他端
がチャージ コンデンサ56のプレート及び信号によっ
て制御可能なスイッチ58に接続されたレジスタ54を
含む。スイッチ58は、一方、回路52の演算増幅器6
0の反転入力に接続される。チャージ コンデンサ56
の反対のプレートは、端子12b及び増幅器60の非反
転入力に接続され、こうしてシステム グラウンド(sy
stem ground)を形成する。スイッチ58はシーケンサ
16(第2図に示される)によって提供されるタイミン
グ信号Tに応答し、コンデンサ56の放電を制御する
ために使用される。スイッチ58は、例えば電解効界形
トランジスタ(FET)等である。スイッチ58が開か
れると、コンデンサ56上のチャージは、積分期間にお
いて入力端子12a及び12bを通って流れる入力電流
の関数である。スイッチが閉じられると、コンデンサ5
6上のチャージは演算増幅器60の反転入力に伝送され
る。
回路52の増幅器60の反転入力は、フィードバック抵
抗体62を通ってチャージング コンデンサ64の一つ
のプレートに接続され、コンデンサのもう一方のプレー
トは増幅器の出力に接続される。第二の信号にて制御可
能なスイッチ66が抵抗体62とコンデンサ64と並列
に接続され、シーケンサ16によって供給されるタイミ
ング信号Tによって制御される。スイッチ66が閉じ
るとコンデンサ64の前のチャージが抵抗体62を通じ
て放電され、増幅器60がリセットされる。増幅器60
の出力が比較器18の一つの入力に接続され、比較器の
他方の入力が、第二図に示されまた第4図との関連でよ
り詳細に説明されるように、勾配発生器20から基準信
号を受信するように接続される。
第4図に移り、好ましい勾配発生器20は電圧発生器7
0及び抵抗体72を含む入力電流ソースを含む。抵抗体
72は信号によって制御可能なスイッチ74に接続され
る。スイッチ74の動作モードは、シーケンサ16から
提供される制御信号Tの逆数によって制御される。結
果として、インバータ76はシーケンサ16から制御信
号Tを受信するように接続され、そしてTの逆数で
ある一つの信号をスイッチの制御入力に提供する。スイ
ッチ74は、演算積分器78の反転入力に接続される。
演算積分器78は反転増幅器80を含むが、この非反転
入力はシステム グラウンドに接続され、そして反転入
力はスイッチ74及びフィードバック抵抗体82に接続
される。後者は、一方、フィードバック コンデンサ8
4の一つのプレートに接続される。信号によって制御可
能なスイッチ86が抵抗体82とコンデンサ84と並列
にこの増幅器の反転入力と出力との間に接続される。ス
イッチ86は制御信号Tによって制御され、閉じられ
た場合、増幅器80をリセットする助けをする。
増幅器80の出力は、抵抗体88を通じて第二の演算積
分器90の反転入力に接続される。増幅器92の反転入
力は、フィードバック抵抗体94に接続され、一方、こ
れはフィードバック コンデンサ96の一つのプレート
に接続される。コンデンサ96の他方のプレートは、1
00の所に示されるように、増幅器92の出力に接続さ
れる。第三の制御可能なスイッチ98が抵抗体94とコ
ンデンサ96と並列に接続される。スイッチ98はまた
シーケンサ16によって提供される制御信号Tによっ
て制御され、閉じられたとき、演算積分器90はリセッ
トする。スイッチ98、並びにスイッチ76及び86
は、それぞれ任意のタイプの信号によって制御可能なス
イッチ、例えばFETであり得る。一般的に、信号T
が加えられるとスイッチ74は閉じ、スイッチ86及び
98は開く。逆に、信号Tが勾配発生器をオフにする
ために除去されるとスイッチ74が開き、増幅器80の
入力への入力が除去され、そしてスイッチ86及び98
が閉じ、増幅器80及び92の個々のフィードバック経
路を迂回する短絡が提供される。増幅器92の出力は、
式(1)の関数として変化する電圧である。増幅器92
の出力は、マルチプレクサ100の一つの入力に加えら
れる。
勾配発生器20はまた、上の式(2)に従って線型的に
変化する信号を生成するための手段を含む。示される如
く、積分器78の出力は入力抵抗体102を通じて反転
増幅器104の入力に加えられる。後者はフィードバッ
ク抵抗体106を持ち、パルス間期間において、式
(2)に従って信号を提供する。反転増幅器104の出
力はマルチプレクサ100のもう一つの入力に接続され
る。マルチプレクサの出力の所に提供されるべき勾配信
号を選択するためのアドレス制御入力に、第2図に一般
的に示されるシーケンサ16によって提供される勾配選
択信号(ramp select signal)が提供される。
勾配発生器20は、またスイッチ74が開き、スイッチ
86及び98が閉じる各々の比較期間の間における増幅
器80への入力オフセット電圧及び入力電流を補償する
ための自動ゼロ回路(autozero circuit)108を含
む。この自動ゼロ回路は周知である。これに関しては、
例えば1979年8月7目付のハンスJ.ウィードン
(Hans J.Weedon)らによる本出願人と同一人のアメ
リカ合衆国特許第4,163,947号を参照するこ
と。後者の特許において説明されているように、演算増
幅器78及び90は比較信号が生成されている間従来の
方法によって積分を行ない、そしてフィードバック コ
ンデンサ84及び96の個々の上に電圧が蓄積される。
演算増幅器は、個々の一連の比較期間の間に新たな積分
に備えるためにコンデンサ84及び96を放電するよう
にリセットされる。このリセット モードの際に、演算
積分器78及び90はオフセット電圧を格納することに
よって増幅器80及び92内の入力オフセット電圧エラ
ーを自動的に修正する。自動ゼロ モードの際に、チャ
ージが一つのコンデンサ(図示無し)上に格納される
が、これは緩衝増幅器(図示無し)を介して、増幅器8
0の入力内に流れる電流を補償する電流を提供する。
第3図に再び戻り、個々の比較器18の出力は対応する
カウンタ22の入力に接続される。後者は第2図に全般
的に示されるシーケンサ16からクロッキング信号を受
信する。復号器110が個々のハイブリッド40(第2
図に一般的に示される)とともに使用され、これに個々
のハイブリッドを同定する一意のアドレスが提供され
る。復号器はハイブリッド選択信号と呼ばれるアドレス
信号をシーケンサ16から受信する。シーケンサはハイ
ブリッドがハイブリッドの出力が順番に読み出されるよ
うにシーケンス順に起動されるようにハイブリッド選択
信号を提供する。チャネル選択信号がまた復号器110
によってシーケンサ16から受信されるが、これによっ
て復号器はシーケンス順に対応するハイブリッドの個々
のカウンタ22を起動し個々のハイブリッドのカウンタ
の出力がシーケンス順に個々のカウンタから読み出され
る。
こうして、カウンタの出力が、シーケンス順に、個々の
ハイブリッド回路40の出力の所に一連の信号を提供す
るように読み出される。個々の回路40の出力は、シー
ケンス順に、線型化器(linearizer)24の入力に加え
られるが、後者は第1図に一般的に示され、第2図によ
り詳細に示される。
第2図に移り、線型化器24は、好ましくはペアのマル
チプレクサ120a及び120bを含み、個々は個々の
ハイブリッド回路の出力を受信するように接続された一
つの入力を持つ。個々のハイブリド回路の出力は、また
信号減算器124のプラス入力に接続され、減算器12
4の出力はマルチプレクサ120bの第二の入力に接続
される。マルチプレクサ120aの第二の入力及び減算
器124の減算入力は、メモリ28からの対応する出力
信号を受信するように接続される。個々のマルチプレク
サに対するアドレス制御信号がシーケンサ16によって
提供され、個々のマルチプレクサの出力がシーケンサに
よって提供されるアドレス制御信号に依存するその入力
の一つに接続される。個々のマルチプレクサの出力は、
デジタル信号マルチプレクサ122の入力に接続され
る。後者は、シーケンサ16からの適当な信号が提供さ
れたとき、その入力の所に加えられるこれら二つの信号
の値を掛け、これら二つの値の積を表わす信号を提供す
る。マルチプレクサの出力は、好ましくはデジタル信号
加算器及び減算器の形式のオフセット手段26の一つの
入力に加えられる。この信号加算器及び減算器は掛け算
器122によって提供される値から、あらかじめ決定さ
れメモリ内に提供されているX線パルス間に提供される
平均パルス間値を表わすメモリ28から提供される信号
を引く。オフセット手段として示される信号加算器及び
減算器はシーケンサ16によって起動される。
好ましいシステム10の動作が、第6図のタイミング図
と第5図に提供されるグラフを使用して説明される。個
々の検出器がパルスX−線を検出したときに入力端子1
2a及び12bに提供される典型的な信号は、第6A図
に示される信号に類似する。示される如く、この信号は
パルス間に所定のパルス間値(I)を持つ、周期パル
スIを含む。個々のパルスの規模は、このパルス期間に
おいて対応する検出器によって検出されたX−線フラッ
クスの量に比例する。こうして、第6A図に示されるよ
うに、パルスI(J+1)は、前のパルスI(J)と異
なる規模を持つ。示される如く、個々のパルスの周期は
約3ミリ秒である。但し、このパルスの幅はそれととも
にシステム10が使用されるC.T.スキャン システ
ムに依存する。図解の目的上パルスI(J)に対して第
6B図の所に示されるパルス コレクション時間は、時
間tの所から開始され時間tの所で終端するものと
想定される。示される如く、パルスI(J)はこの時間
内において上昇し、そして実質的にパルス間レベルまで
落ちる。
時間tにおいて、第6A図に示される波形のパルスI
(J)が開始される直前のtにおいて、第3図のスイ
ッチ58及び66の両方の各々にパルスが与えられ、両
方のスイッチが閉じられ、各々の回路50及び52がク
リアされる。同様に、発生器のスイッチ20のスイッチ
74が開いている間、発生器のスイッチ86及び98は
閉じ、このため演算積分器78及び90は時間tまで
にはクリアされる。時間tまでには、スイッチ58が
開き、コンデンサ56は個々のチャネルの入力端子12
の所の入力信号に応答してチャージする。スイッチ66
は、同様に、後に説明されるようにtにおいてチャー
ジ伝送時間が開始される前に開かれる。最後に、スイッ
チ86及び98は時間tにおいてパルス変換時間が開
始する前に開かれる。tとtとの間のパルス コレ
クション時間との間に、個々の回路50のコンデンサ5
6は対応する入力端子12a及び12bの所に加えられ
る入力信号によってチャージされる。第6B図に示され
る如く、このパルス コレクション時間は約3ミリ秒を
費やす。但し、このパルスを表わすチャージを集めるた
めに必要な時間はC.T.スキャン システムの速度に
依存する。
の終端において、全てのチャージがtとtの間
のパルス コレクション期間を通じて対応するコンデン
サ56上に集められる。従って、コンデンサ上のチャー
ジは時間tとtとの間の第6D図に示されるチャー
ジ伝送時間の際に回路52に伝送される。このチャージ
伝送時間の際に、個々のスイッチ58は閉じ、コンデン
サ56上のチャージは対応する回路52の入力に加えら
れる。スイッチ66はtの前に開かれるため、個々の
回路52は対応する入力信号を積分し、その出力の所に
その入力の所に現われる信号値を表わす電圧を提供す
る。第6D図に示されるパルスP(J)のパルス幅は回
路52のスルー レート(slew rate)、つまり100
ミリ秒より長く(tとtとの間)、従って回路52
の出力はその正しい出力値に落ち着く。
回路52の出力の値がtにおいて落ち着くと、第6E
図の信号波形として示される変換時間が開始されt
で続く。tにおいてマルチプレクサ100がアドレス
され、勾配発生器20の出力が上の式(1)に従って電
圧基準信号を生成する。これに加えて、スイッチ74が
閉じ、勾配発生器20が非線型の基準信号の生成を開始
する。スイッチ86と98が開くと、二つの演算積分器
78及び90は、発生器20によって提供される信号を
二重に積分し、上の式(1)によって表わされる電圧
が、比較期間の際にマルチプレクサ100を通じて個々
の比較器18に加えられる。この時間内に個々の比較器
18の二つの入力に加えられた二つの信号間で比較が遂
行される。
この基準信号が0と個々の回路50の出力の所に与えら
れるアナログ信号の可能な最大値との間で勾配すると、
カウンタ22がカウンタがこの比較期間に所定の数のパ
ルスを受信するような速度にてクロックされる。このパ
ルスの所定の数は、アナログ信号のダイナミック レン
ジ全体を表わすために使用されるコードの数(つまり、
可能なデジタル値)に等しい。好ましい実施態様におい
ては、16384(214)個の異なるコードがアナロ
グ信号を表わすために使用され、このためカウンタは個
々の比較期間を通じて16384回クロックされる。示
されるように、個々の比較期間は約1ミリ秒間続く。個
々のパルスが個々のカウンタ22に加えられる時の基準
信号の値は、基準信号が対応するパルスがカウンタの個
々に加えられたとき、コードのデジタル間隔の全てを通
じて勾配するような値である。
勾配信号が一つの入力の所で変化したとき、比較器の他
方の入力は実質的に一定に留まり、論理的にこの比較器
の出力は勾配信号が対応する回路52の増幅器60から
受信される入力よりも低い限り一つの二進レベル、例え
ば0の二進状態に留まり、そして勾配信号が回路52か
ら受信される入力信号に等しくなるかこれを超えるとも
う一方の二進レベル、例えば1の二進状態に留まる。但
し、比較器の出力がカウンタに加えられ、このカウンタ
がこの比較期間の際にカウンタに加えられるクロッキン
グ パルスの数がこの比較期間を通じてデジタル変換に
対して可能な数のコードと等しくなるようにクロックさ
れるため、電子ノイズに帰属される不確か性は平均化さ
れる傾向を持つ。
上の説明は、第5図に一層明白に示されるが、曲線Aは
典型的な比較器出力を示すが、ここで、出力は個々のク
ロッキング期間を通じて、勾配信号が比較器の他方の入
力のレベルに接近するまでゼロの状態である。基準信号
が比較器の他方の入力の所の信号レベルに接近するレベ
ルに向けて勾配して行くと、比較器の信号出力は、曲線
Aの部分aによって示されるように数回二進1と0の状
態の間で変化し、最終的に二進1の状態に落ち着く。曲
線Aにて与えられる例においては、対応するカウンタ2
2に提供される累積カウントは曲線Bに等しく曲線Cに
類似する。示される如く、曲線B及びCは終極的には併
合し、この技術は比較器によって与えられる不確か性の
平均を提供する。
第6F図に移り、tにおいて比較期間が終端し、シー
ケンサ16は個々のカウンタ22内に格納された累積値
の読み出しを開始し、これら信号が第6G図内に示され
るように線型化器24によって処理される。第2図に示
されるように、マルチプレクサ120a及び120b
が、ハイブリッド回路のカウンタの出力の各々がマルチ
プレクサ120の個々の入力を通じて伝送され、この信
号が信号掛け算器122によって二乗されるようにアド
レスされる。このコード化された値は元の値の平方根を
表わすため、掛け算器の出力は線型化された信号の値と
なる。(後に説明されるように)前のパルス間期間にお
いて決定され、従って第6A図のIの平均値を表わす
前に測定されたパルス間値に起因するオフセットがこの
線型化された信号から引かれ、この差がメモリ28に伝
送され、そして次の伝送のために格納され及び/あるい
はメモリ28から外に伝送される。この処理時間はt
において終端し(第6G図を参照)、このシステムは、
次にパルス間値Iの平均値を更新する。平均パルス間
値の決定において、線型化器はIの平均値を以下の周
知の平均式(3)に従って決定する機能を果たす。
(3) (xj+1−A)/k+A=Aj+1 ここで、xj+1は平均されるべきIの新しいパルス
間値であり、Aはパルス間値の平均の最後に決定され
た値であり、kは取られたパルス間値の総数であり、そ
して、Aj+1は新しい平均値である。
各々の一連のパルス間、例えばI(J)とI(J+1)
との間のIの値を測定するために個々の回路50のス
イッチ58が時間tにおいて開く。第6C図に示され
る如く、コンデンサ56は時間tとtとの間に入力
端子12に加えられた信号に応答してチャージしてパル
ス間信号Iを生成する。パルスI(J)に対する比較
期間は、tにおいて終端するため、コンデンサ64
(第3図)及び84は第1図のシーケンサ16によって
提供されるパルスにて対応するスイッチ66及び86を
閉じることによってクリアできる。時間tまでにスイ
ッチ66及び86が開かれ、tとtとの間の時間に
よって定義される期間に集められたパルス間信号が処理
される。第6C図に示されるように、このパルス間コレ
クション時間は、パルス間信号のレベルが通常各々のパ
ルスのピーク レベルよりも非常に小さなために、第6
B図に示されるパルス コレクション時間、例えば2ミ
リ秒よりも小さい。tとtとの間でスイッチ58は
閉じ、個々のチャネルのコンデンサ56上に与えられる
チャージが対応する回路52の入力に送られる。後者
は、このチャージを電圧に変換しこの電圧が対応する比
較器18の入力に加えられる。時間tにおいて個々の
回路52の信号出力が、次にデジタル信号に変換され
る。この変換はtとtとの間の変換期間において遂
行される。この信号処理期間において、マルチプレクサ
100の出力が(上記の式(2)に従って)マルチプレ
クサの出力の所に提供されるようにアドレスされる。こ
の線型的に変化する信号は、比較期間の間に、パルス間
値のダイナミック レンジがこれらパルスのダイナミッ
ク レンジよりも非常に低いため個々の比較器18の他
方の入力の所に加えられる。時間tにおいて、個々の
回路52の所の出力信号がこの変換時間における基準信
号の線型変動の関数としてデジタル化される。この信号
は、例えば214個の異なるコードにて符号化される
が、但しこの数は変えることができる。
パルス間処理期間にカウンタ16の出力が線型化器24
にシーケンス順に加えられたとき、後者は、式(3)に
従って信号平均器の関数として働き、オフセット値が生
成されるようにプログラム化される。より具体的には、
第一のパルス間値が読み出されたとき、メモリー28内
のオフセット テーブルのAの値がゼロに、そしてk
=1にセットされる。この第一のパルス間値が提供され
るこの処理時間期間において、パルス間値Iの第一の
値は上の式(3)のxの部分であり、減算器124の
正の入力への個々のカウンタの出力の所に加えられる。
の電流値を表わす減算器124の負の入力へのメモ
リ28の出力は最初はゼロである。マルチプレクサ12
0aの入力に加えられるメモリの出力は1/kに等し
く、従って初期出力は1に等しい。この処理期間におい
て、マルチプレクサ120aが1/k信号がマルチプレ
クサ122の一つの入力に加えられるようにアドレスさ
れ、そしてマルチプレクサ120bが減算器124の出
力がマルチプレクサ122のもう一方の入力に加えられ
るようにアドレスされる。この結果としての値が加算器
26によってA(ゼロ)に加えられる。Aj+1の値
はx、つまり個々のチャネル内の第一のパルス間信号
の部分を表わす個々のカウンタ16の出力に等しい。こ
の値が現在のオフセット値として格納され、信号処理期
間、例えば時間tとtとの間によって表わされる期
間に提供されるパルスの第一の値、例えばI(J)から
引かれる。
一連のパルス間のその後の処理間隔において、Aj+1
の値が更新され、メモリ28内に格納される。例えばt
とtとの間に示される処理時間がオフセット値が更
新される5番目の時間を表わす、つまりk=5とする
と、マルチプレクサ120aの入力にメモリ28によっ
て提供される値は1/5である。オフセットを計算する
ための前の処理間隔(k=4)に続いてメモリ内に格納
されたAの値が減算器124の負の入力の所に提供さ
れ、メモリ28によって提供され減算器124の負の入
力の所に提供されたペデスタルの現在の値を表わす信号
から引かれる。マルチプレクサ122の出力は、減算器
124の正の入力の所に提供される新しいパルス間値
(xj+1)から平均ペデスタル(pedestal)値の最後
の値(A)を引いたものに等しい。減算器の出力の所
に提供される項にメモリ28によってメモリ28の入力
に提供される係数1/kが掛けられる。マルチプレクサ
122の出力は、従ってk=5であるため、項(x
j+1−A)/5に等しい。Aの値もオフセット手
段26に加えられ、ここでこれが式(3)との一貫性を
持つ項から引かれAj+1の新しい値が生成される。こ
の新しい値がメモリ28に提供され、ここでオフセット
テーブルがIの新しい平均値にて更新される。
本システムは、パルスX線源との使用に関して説明され
たが、このデバイスはCW X線源を使用するシステム
のために修正することもできる。このシステムは、オフ
セット手段26が必要とされない点を除いて同一の構造
を持つ。従って、後者を省くことも、あるいはアナログ
信号の処理された値からオフセット値が引かれるときに
ゼロのオフセット値を提供することによってこれを無効
にすることも考えられる。こうして、マルチプレクサ1
22の出力が、結果としてメモリ28に直接に接続され
る。第7図のタイミング図に示されるように、個々のス
イッチ58が開かれると個々のコンデンサ56のチャー
ジが入力信号の値を表わすレベルにチャージすることが
許される(第7B図を参照すること)。スイッチ58が
次に閉じられ、個々のコンデンサ56内に格納されたチ
ャージが第7C図に示されるように回路52に送られ
る。回路52はこのチャージを電圧に変換し、この電圧
を対応する比較器18の片方の入力に保持する。上の式
(1)によって定義される非線型の勾配信号が、次に第
7D図に示されるように、個々の比較期間の際に個々の
比較器の他方の入力に加えられ、対応するカウンタ22
に適当なカウントが提供される。このデータはその後マ
ルチプレクサ122によって処理され、第7E図に示さ
れるようにメモリ28内に格納される。
説明の本システムは幾つかの長所を持つデータ取得シス
テムを提供する。好ましい実施態様に時間の二乗の関数
として入力信号の最小と可能な最大値との間で変動する
勾配信号を使用することによって、このシステムはアメ
リカ合衆国特許第4,569,028号の教示との一貫
性を持つ。結果として、こうして提供されるシステムは
適応デジタル化データ取得システムであり、このシステ
ムは信号の情報内容を正しく符号化するために最少のビ
ット数を使用し、またイメージ情報を表わすために要求
される線型ダイナミック レンジを保存する。このた
め、このシステムはアナログ情報信号を各々が20ビッ
トあるいはそれ以上のオーダーの線型ダイナミック レ
ンジを持つデジタル信号に変換することができる。これ
に加えて、このシステムは個々の読み出しの際に、複数
のアナログ信号を同時的に及び同期的にデジタル信号に
変換し、こうして幾つかの多重A/Dコンバータ シス
テムの均一性及び設計上の制約を解消する。このデータ
取得システムは、簡単に、パルスX線源のためにも、あ
るいは持続波X線源のためにも調節することができる。
この結果として、パルスX線源を含むC.T.スキャン
システム内で使用するための改良されたA/Dコンバ
ータ システムが提供されるが、このシステムは、検出
されたX線放射を表わす複数のアナログ信号を同時に生
成し、またこれら検出器の全ての出力を同期的に読み出
し、X線パルスの変動するリン光読み値に起因する人為
結果を回避することができる。このA/Dコンバータ
システムはC.T.スキャン システム内で使用できる
ように簡単に設計でき、チャネルの数と無関係に500
ビュー/秒(views/second)以上を提供できる能力を持
つ。最後に、カウンタ22を使用することによってこの
システムは、比較器18の出力の所のドリフトに起因す
る電子ノイズを平均化する能力を持つ。
本発明の範囲から逸脱することなく幾つかの変更が可能
であり、従って上の説明あるいは付属の図面内の全ての
事項は、説明のためのものであり限定の意味は持たない
と解釈されるべきである。
【図面の簡単な説明】
第1図はパルスX線C.T.スキャン システム内で使
用されるように設計された本発明の好ましい実施態様の
ブロック図であり、 第2図は本発明の好ましい実施態様のより詳細なブロッ
ク図であり、 第3図は複数のアナログ信号を同時的にデジタル形式に
変換するための第2図に示される実施態様の好ましいハ
イブリッド部分の部分略ブロック図であり、 第4図は本発明の好ましい実施態様内に使用される勾配
発生器の部分略ブロック図であり、 第5図は比較器の不確か性、従って、あるタイプの電子
ノイズを消減するための平均技術を図解するグラフであ
り、 第6図は、第1から4図に示される好ましい実施態様の
動作を図解するタイミング図であり、そして、 第7図はCW C.T.スキャン システムとともに使
用されるように修正された好ましい実施態様の動作を図
解するタイミング図である。 図面中、同一の番号は同一のあるいは類似する要素を示
す。類似する要素は同一の番号及び付属する小文字によ
って同定される。 <主要部分の符号の説明> 14……信号間隔積分回路 18……比較器 20……勾配発生器 22……カウンタ 24……線型化器 26……オフセット手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−122950(JP,A) 特開 昭61−256218(JP,A) 実開 昭58−73648(JP,U)

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】複数のアナログ情報信号を対応する複数の
    ディジタル出力信号に変換するためのデータ取得システ
    ム(10)において、該ディジタル出力信号の各々が(a)対
    応するアナログ情報信号のダイナミックレンジにマッチ
    するようn−ビットのダイナミックレンジを持ち、そし
    て(b)複数の時間間隔の個々の間の対応するアナログ情
    報信号を表わし、該システムが 該アナログ信号の各々を該時間間隔の個々の間にディジ
    タル化コードに従って同時に中間ディジタル信号に変換
    する手段(14,18及び22)を含み、該コードのディジタ
    ル化間隔が、該中間ディジタル信号のノイズレベルと該
    コードのディジタル化間隔の比が該アナログ信号の該ダ
    イナミックレンジを通じて実質的に一定となるように非
    線形的に増加し、該システムが更に 該中間信号の各々を該ディジタル出力信号の対応する値
    に変換する手段(24)を含むことを特徴とするデータ取得
    システム。
  2. 【請求項2】該時間間隔の各々が2に等しい所定数の
    比較間隔を含み、該アナログ信号の各々を中間ディジタ
    ル信号に同時に変換する該手段が時間の非線形的な関数
    として基準信号を生成する手段(16)を含み、ここで該基
    準信号の振幅は該複数の比較間隔の対応する終端におい
    て該ディジタル化間隔の個々に等しく、そして該アナロ
    グ信号を中間ディジタル信号に同時に変換する該手段が
    該比較間隔の個々の該終端において該アナログ信号の個
    々を比較する手段(18)を更に含むことを特徴とする請求
    項1に記載のデータ取得システム。
  3. 【請求項3】該アナログ情報信号がX線フラックス(fl
    ux)の規模を表わし、そして該基準信号を生成する手段
    (16)が該基準信号を時間の2乗の関数として生成し、そ
    れにより該基準信号の振幅が該比較間隔の個々の終端に
    おける振幅の平方根の関数によって増加することを特徴
    とする請求項2に記載のデータ取得システム。
  4. 【請求項4】該アナログ情報信号各々がパルスX線フラ
    ックスの規模を表わし、該アナログ信号の各々が夫々対
    応する時間間隔の間に起こる周期パルス及び個々のペア
    の連続するパルス間のパルス間値を含み、 該システムが更に、該パルス間値の各々を該アナログ信
    号のパルス間値を表わすディジタル信号に変換する手段
    及び該アナログ信号の該パルス間値の前のパルス間値の
    平均値を該アナログ信号の次の連続する対応パルス値か
    ら引く手段(26)を含むことを特徴とする請求項3に記載
    のデータ取得システム。
  5. 【請求項5】該アナログ信号の各々を中間ディジタル信
    号に同時に変換する手段が、該時間間隔の各々の間に該
    アナログ信号を積分して該時間間隔の各々の間の該アナ
    ログ信号の各々の値を表わす平均信号を提供する手段(1
    4)、及び該平均信号に応答して該平均信号を該比較間隔
    の個々の終端において該基準信号と比較する手段(18)を
    含むことを特徴とする請求項2に記載のデータ取得シス
    テム。
  6. 【請求項6】該アナログ信号の各々を中間ディジタル信
    号に同時に変換する手段が該平均信号の各々を伝送し保
    持するスイッチング手段(50,52)を含むことを特徴と
    する請求項5に記載のデータ取得システム。
  7. 【請求項7】該時間間隔の間において、該比較間隔の個
    々の終端において該基準信号が該アナログ信号を超える
    回数のカウントを累積して該中間ディジタル信号のディ
    ジタル値を表わすカウンタ手段(22)を更に含むことを特
    徴とする請求項2に記載のデータ取得システム。
  8. 【請求項8】複数のアナログ情報信号を該アナログ情報
    信号を表わす複数のディジタル信号に複数の時間間隔の
    個々の間において変換するデータ取得システム(10)にお
    いて、該システムが 該時間間隔の個々の間において該アナログ信号の個々の
    平均を計算して個々の該時間間隔の間の該アナログ信号
    の平均値を表わす対応する平均信号を生成する信号平均
    手段(14)、及び 該時間間隔の個々の間の信号比較期間において比較信号
    を生成する信号生成手段(勾配生成器)(16)を含み、該
    比較期間が所定のディジタル化コードの複数の特有のデ
    ィジタル間隔の数に等しい複数のクロッキング間隔を含
    み、そして該比較信号が個々の信号比較期間の間に時間
    と共に変動して該比較期間を通じて該対応する比較間隔
    の終端において該比較信号の値が(i)時間の非線形関数
    として変動し、更に(ii)該ディジタル化コードのディジ
    タル化間隔のあり得る数を表わし、該システムが更に 該信号平均手段の出力及び該信号生成手段に結合され
    た、該比較期間の該比較間隔の個々の終端において該平
    均信号の個々を該比較信号と同期的に比較する信号比較
    手段(18)、及び 該信号比較手段に応答して、該比較期間において個々の
    平均信号の値が該比較信号を超えるクロッキング間隔の
    数を夫々表わす複数の符号化されたディジタル信号を提
    供する手段(24)を含み、該符号化されたディジタル信号
    の個々が該ディジタル化コードに従って平均信号の対応
    する値をディジタル的に表わし、 該符号化されたディジタル信号のノイズレベルとディジ
    タル化間隔との比が該符号化されたディジタル信号のダ
    イナミックレンジを通じて実質的に一定であることを特
    徴とするデータ取得システム。
  9. 【請求項9】該アナログ信号の個々を平均する信号平均
    手段(14)が、該時間間隔の個々において該アナログ信号
    の個々を積分して該対応する平均信号を生成する信号積
    分器を含むことを特徴とする請求項8に記載のデータ取
    得システム。
  10. 【請求項10】該信号生成手段(16)が、kの関数
    として変動する勾配信号を生成する勾配発生器を含み、
    ここでkが定数でありtが該比較期間の経過時間を表
    わすことを特徴とする請求項8に記載のデータ取得シス
    テム。
  11. 【請求項11】該アナログ信号の個々が複数の一連のパ
    ルス値及び一連のパルス値の個々のペアの間のパルス間
    値を含み、該信号平均手段(14)が夫々の時間間隔におい
    て該アナログ信号の個々の該パルス値の個々及び該パル
    ス間値の個々の平均を計算して該パルス値及びパルス間
    値の個々平均値を表わす対応する平均信号を生成し、そ
    して該勾配生成器(16)がまたktの関数として変化す
    る勾配信号を生成し、ここでkが定数でありtが該パ
    ルス間値が該比較信号と比較される該比較期間の経過時
    間を表わすことを特徴とする請求項9に記載のデータ取
    得システム。
  12. 【請求項12】時間の複数の所定変換間隔の個々の間に
    おいてアナログ信号をディジタル信号に変換するアナロ
    グ/ディジタルコンバータ(10)において、該コンバータ
    が、 時間の個々の変換間隔の間において該アナログ信号を積
    分して積分された信号を提供する積分手段(14)、 該時間の変換間隔の個々に対する比較期間において時間
    の2乗の関数として変動する値を有する比較信号を生成
    する信号生成手段(16)、 該積分手段の出力に結合され、該積分された信号の値を
    該比較期間において複数のクロッキング間隔の個々に対
    して該比較信号の値と比較する信号比較手段(18)、及び 該信号比較手段に応答して、個々の該変換間隔に対する
    該ディジタル信号を該比較期間において該アナログ信号
    の値が該比較信号を超えるクロッキング間隔の数の関数
    として生成する手段(22)を含むことを特徴とするコンバ
    ータ。
JP2088429A 1989-04-04 1990-04-04 データ取得システム Expired - Lifetime JPH0618032B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US333,103 1989-04-04
US07/333,103 US5138552A (en) 1989-04-04 1989-04-04 Data acquisition system using non-linear digitization intervals

Publications (2)

Publication Number Publication Date
JPH02292620A JPH02292620A (ja) 1990-12-04
JPH0618032B2 true JPH0618032B2 (ja) 1994-03-09

Family

ID=23301288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2088429A Expired - Lifetime JPH0618032B2 (ja) 1989-04-04 1990-04-04 データ取得システム

Country Status (4)

Country Link
US (1) US5138552A (ja)
EP (1) EP0391522B1 (ja)
JP (1) JPH0618032B2 (ja)
DE (1) DE69028868T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995033184A1 (en) * 1994-05-26 1995-12-07 Astra Aktiebolag Measurement system and method
DE19535615A1 (de) * 1994-10-20 1996-05-02 Analogic Corp Datenerfassungssystem, insbesondere für Computertomographie-Geräte
US5619114A (en) * 1995-03-20 1997-04-08 Allen-Bradley Company, Inc. Signal averager for use with motor controller
US5734288A (en) * 1996-01-31 1998-03-31 Analogic Corporation Apparatus for and method of autozeroing the output of a charge-to-voltage converter
US5982318A (en) * 1997-10-10 1999-11-09 Lucent Technologies Inc. Linearizing offset cancelling white balancing and gamma correcting analog to digital converter for active pixel sensor imagers with self calibrating and self adjusting properties
US6177901B1 (en) * 1999-02-03 2001-01-23 Li Pan High accuracy, high speed, low power analog-to-digital conversion method and circuit
US7109476B2 (en) 1999-02-09 2006-09-19 Syagen Technology Multiple ion sources involving atmospheric pressure photoionization
US7119342B2 (en) * 1999-02-09 2006-10-10 Syagen Technology Interfaces for a photoionization mass spectrometer
FI107478B (fi) * 1999-12-03 2001-08-15 Nokia Networks Oy Digitaalinen ramppigeneraattori, jossa on lähtötehon säädin
US6462684B1 (en) * 2001-09-07 2002-10-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Advanced self-calibrating, self-repairing data acquisition system
CA2407242C (en) 2001-10-10 2011-05-31 David I. Havelock Aggregate beamformer for use in a directional receiving array
US6737642B2 (en) 2002-03-18 2004-05-18 Syagen Technology High dynamic range analog-to-digital converter
WO2012044311A1 (en) 2010-09-30 2012-04-05 Analogic Corporation Non-linear data acquisition
US11489543B1 (en) * 2019-03-22 2022-11-01 University Of South Florida Lossless data compression for sensors
US11531728B2 (en) * 2020-02-29 2022-12-20 Tetramem Inc. Two-stage ramp ADC in crossbar array circuits for high-speed matrix multiplication computing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070707A (en) * 1976-07-12 1978-01-24 General Electric Company Reduction of offsets in data acquisition systems
US4163947A (en) * 1977-09-23 1979-08-07 Analogic Corporation Current and voltage autozeroing integrator
JPS5827533B2 (ja) * 1978-03-16 1983-06-10 株式会社東芝 信号読取り装置
JPS54160157A (en) * 1978-06-09 1979-12-18 Toshiba Corp Analog-digital converter
JPS5873648U (ja) * 1981-11-12 1983-05-18 横河電機株式会社 アナログディジタル変換器
US4569028A (en) * 1983-06-24 1986-02-04 Analogic Corporation Adaptive digitizer circuit for information processing system
US4573035A (en) * 1984-07-25 1986-02-25 Analogic Corporation Digital x-ray system
JPS6177431A (ja) * 1984-09-25 1986-04-21 Hitachi Ltd X線ct装置用アナログデイジタル変換器
DE3516303A1 (de) * 1985-05-07 1986-11-13 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur transformation der signalcharakteristik eines sensorsignals

Also Published As

Publication number Publication date
DE69028868T2 (de) 1997-02-13
EP0391522A2 (en) 1990-10-10
DE69028868D1 (de) 1996-11-21
EP0391522A3 (en) 1992-04-29
EP0391522B1 (en) 1996-10-16
JPH02292620A (ja) 1990-12-04
US5138552A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
JPH0618032B2 (ja) データ取得システム
US5774522A (en) Method and apparatus for digitally based high speed x-ray spectrometer for direct coupled use with continuous discharge preamplifiers
US9806552B2 (en) Analog/digital converter with charge rebalanced integrator
JP4774159B2 (ja) アナログ−デジタル変換用積分及び折返し回路
US6774942B1 (en) Black level offset calibration system for CCD image digitizer
EP0804038A2 (en) Solid-state image sensing device
JP2009543454A (ja) 高ダイナミック・レンジ読み出し用のアナログおよびデジタル混成ピクセル
JPH05218874A (ja) アナログ・ディジタル変換器及びアナログ・ディジタル変換方法
US4070707A (en) Reduction of offsets in data acquisition systems
JP2006191588A (ja) 医用画像のためのデータ収集システム
JPH0219653B2 (ja)
US6909672B2 (en) Time-to-voltage converter
CN114503545B (zh) 双斜坡像素读出
US6324244B1 (en) Computed tomography apparatus
US7319424B2 (en) Measuring and correcting non-linearity of an internal multi-bit analog-to-digital converter in a delta-sigma analog-to-digital converter
US5367154A (en) Photosensor readout detector having dynamic reset rate
EP0043652B1 (en) Sampled signal generation circuit
JP3214735B2 (ja) 積分型a/d変換方法及び積分型a/d変換器
JP3844807B2 (ja) 固体撮像素子
US5734288A (en) Apparatus for and method of autozeroing the output of a charge-to-voltage converter
Broesch et al. A digital long pulse integrator
US6366636B1 (en) X-ray sensor signal processor and X-ray computed tomography system using the same
US5010339A (en) Ultra linear spectroscopic analog-to-digital converter
WO2008060670A2 (en) Low noise voltage-to-frequency conversion apparatus and method for quantum measurements
EP1280339B1 (en) Median-based dark level acquisition circuit for a frame rate clamp