JPH06178532A - スイツチモードコンバータ - Google Patents

スイツチモードコンバータ

Info

Publication number
JPH06178532A
JPH06178532A JP5196832A JP19683293A JPH06178532A JP H06178532 A JPH06178532 A JP H06178532A JP 5196832 A JP5196832 A JP 5196832A JP 19683293 A JP19683293 A JP 19683293A JP H06178532 A JPH06178532 A JP H06178532A
Authority
JP
Japan
Prior art keywords
signal
voltage
switch mode
mode converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5196832A
Other languages
English (en)
Other versions
JP2500999B2 (ja
Inventor
Stephen F Newton
ステフアン・フランシス・ニユートン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06178532A publication Critical patent/JPH06178532A/ja
Application granted granted Critical
Publication of JP2500999B2 publication Critical patent/JP2500999B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/901—Starting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】 【目的】電源ラインの瞬間的なドロツプアウトから平滑
に回復することができる制御回路を提案する。 【構成】この制御回路は、例えばラインの瞬間的なドロ
ツプアウト又は電圧不足のような電源ラインの妨害か
ら、制御手法により可能な限り最短時間で回復させるこ
とができる。スイツチモードコンバータのスイツチング
が終了すると、スイツチモードコンバータのスイツチン
グを制御する際に使用される電圧はドロツプアウトの間
出力電圧の低下に従う。ラインが元に戻ると、スイツチ
ングを制御する際に使用される電圧は所望の値までラン
プアツプすることができ、これによつて電源ラインの回
復を制御する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はスイツチモードコンバー
タに関し、特にオフライン電源処理装置について、電源
ラインの瞬間的なドロツプアウトを処理する回路を制御
する際に適用して好適なものである。
【０００２】
【従来の技術】通常、現在のオフライン電源処理装置は
状態の変化を検出する制御回路を含み、これにより調整
や保護を行う。出力電圧を検出して基準電圧と比較する
ことにより調整の際に用いる誤差電圧を発生させる。平
均入力電圧を検出して帰還ループ利得を修正することに
より電力列利得の入力電圧依存を補償してもよいし、電
源スイツチの電流を検出してデバイス内のピーク電流を
制限してもよい。またインダクタの電流が各サイクルご
とにゼロに戻る回路においては、インダクタに印加され
る電圧時間を推定して電源スイツチのピーク電流を制限
してもよい。
【０００３】電源への入力電圧が消失すると出力電圧は
降下し、これにより誤差電圧を上昇させる。入力電圧の
利得補償が存在するとき帰還ループ利得は上昇し、イン
ダクタの両端に電圧は発生しないので電圧時間制限回路
は非常に長い導通時間間隔を許す。入力電圧が短い時間
間隔後に再度発生すると、制御回路は調整に手間取るか
もしれない。誤差電圧が高レベルであると、電力列利得
により、短時間で莫大な電力量が供給されて出力電圧は
修正レベルまで上昇する。平均入力電圧検出回路が回復
するには幾つかのラインサイクルを要するのでループ利
得は指定した値を越えてもよく、従つて発振及びオーバ
シユートが生ずるかもしれない。また電圧時間制限回路
の電圧検出部が回復するには時間を要するので、電力列
の構成部分は過電流又は電圧時間のために過大なストレ
スを加えられるかもしれない。
【０００４】
【発明が解決しようとする課題】ラインのドロツプアウ
ト後、電力列の構成部分にオーバーシユートを生じさせ
ずかつ過大なストレスを加えずに、出力電圧が制御手法
によりできるだけ速く修正レベルに戻ることが望まし
い。このような問題を部分的に解決する通常使用されて
いる方法は変流器又は抵抗器のいずれかを使用すること
によつて電流を直接検出する。しかしながら変流器は大
きくてコストが高く、抵抗器は電力を浪費しノイズ問題
を発生する傾向がある。
【０００５】本発明の目的は電源ラインの瞬間的なドロ
ツプアウトをスムーズに回復させることができる制御回
路を提供することである。
【０００６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、スイツチモードコンバータのスイ
ツチングを制御することにより所望の出力を得るソフト
始動回路において、スイツチモードコンバータに結合さ
れることにより、スイツチモードコンバータの制御すべ
き出力に比例する信号を供給する手段と、所望の出力値
に比例する基準信号を供給する手段と、基準信号を供給
する手段に接続されることにより、スイツチモードコン
バータの始動の間及び再始動の間に基準信号までランプ
させるランプ信号を発生するランプ回路と、スイツチモ
ードコンバータの制御すべき出力に比例する信号を供給
する手段に接続されることにより、スイツチモードコン
バータの制御すべき出力に比例する値でランプ回路を始
動させる手段と、ランプ回路のランプ信号をスイツチモ
ードコンバータの制御すべき出力に比例する信号と比較
することにより、スイツチモードコンバータの動作を制
御する誤差信号を発生する手段とを設けるようにする。
【０００７】また本発明においては、スイツチモード電
源コンバータを再始動させる回路において、スイツチモ
ード電源コンバータの所望の出力に比例する第１の信号
を供給する手段と、第２の信号を発生する手段、第２の
信号を積分して第３の信号を供給する手段及び第３の信
号を予め定めた値にクランプする手段を含む、第１の信
号値を再始動中に修正する手段と、スイツチモード電源
コンバータの出力端に結合されることにより、スイツチ
モードコンバータの制御すべき出力に比例する第４の信
号を発生する手段と、第３の信号及び第４の信号間の差
に比例する第５の信号を供給する手段と、スイツチモー
ド電源コンバータの入力端に接続されることにより、ス
イツチモード電源コンバータへの入力電圧が予め決めら
れた値以下まで減少することを検出し、第２の信号の発
生を含むスイツチモードコンバータの動作を停止させる
手段と、スイツチモードコンバータの動作を停止させる
手段に接続されることにより、スイツチモードコンバー
タの動作を停止させる手段がスイツチモードコンバータ
の動作を停止させるときに第４の信号が第５の信号に従
うように積分し、これにより再始動時、第５の信号が第
３の信号の初期値を供給する手段とを設けるようにす
る。
【０００８】また本発明においては、入力端から出力端
への電力の転送を制御するスイツチを有するスイツチモ
ードコンバータにおいて、スイツチモードコンバータ
は、スイツチモードコンバータの出力端に結合されるこ
とにより、コンバータが供給した出力に比例する信号を
発生する手段と、基準信号を発生し、基準信号が予め決
められた最大値まで増加する速度を制御する手段を含む
手段と、スイツチモードコンバータの出力に比例する信
号を基準信号と比較することにより誤差信号を発生する
手段と、スイツチモードコンバータのスイツチングを制
御することにより誤差信号に応答する、スイツチモード
コンバータの出力電圧を制御する制御手段と、スイツチ
モードコンバータに送出された入力電圧の降下を予め決
めた値以下で検出する手段に応答して、入力電圧が予め
決めた値以下であるときにスイツチモードコンバータの
スイツチングを中断する手段と、スイツチモードコンバ
ータに送出された入力電圧の降下を予め決めた値以下で
検出する手段に応答して、入力電圧が予め決められた値
以下の間は基準電圧にスイツチモードコンバータの出力
に比例する信号を追跡させ、入力電圧がもはや予め決め
られた値以下にならないとき基準電圧は予め決められた
速度で予め決めた最大値まで増加し、スイツチモードコ
ンバータがスイツチングを再開する手段とを設けるよう
にする。
【０００９】
【作用】本発明の１つの特徴はスイツチモードコンバー
タのスイツチングを制御することにより所望の出力を得
るソフト始動回路を提供することである。ソフト始動回
路は制御すべきスイツチモードコンバータの出力に比例
する信号を供給する手段を含む。基準信号を所望の出力
値に比例させる。ランプ回路はスイツチモードコンバー
タの始動の間及び再始動の間に基準信号をランプせる信
号を発生する。ランプ回路はスイツチモードコンバータ
の制御すべき出力に比例する値で始動する。ランプ回路
の信号はスイツチモードコンバータの出力に比例する信
号と比較されることにより誤差信号を発生する。この誤
差信号を使用してスイツチモードコンバータを制御す
る。
【００１０】本発明の他の特徴は入力端から出力端への
電力の転送をスイツチングにより制御するスイツチモー
ドコンバータを提案することである。スイツチモードコ
ンバータはこのコンバータによつて供給された出力に比
例する信号を発生する手段と基準信号を発生する手段と
を含む。基準信号を発生する手段は、基準信号が予め決
められた最大値まで増加する速度を制御する手段を含
む。さらにスイツチモードコンバータはこのコンバータ
の出力に比例する信号を基準信号と比較することにより
誤差信号を発生する手段と、スイツチモードコンバータ
のスイツチングを制御することにより、誤差信号に応答
する、コンバータの出力電圧を制御する制御手段とを含
む。予め決めた値以下でスイツチモードコンバータに送
出された入力電圧の降下を検出する手段を設け、入力電
圧の降下の検出に応答する他の手段は入力電圧が予め決
めた値以下になつたときにスイツチモードコンバータの
スイツチングを遮断する。入力電圧の降下を検出する手
段に応答する手段を設け、入力電圧が予め決めた値以下
である間は基準電圧にスイツチモードコンバータの出力
に比例する信号を追跡させ、入力電圧がもはや予め決め
た値以下にないときは基準電圧は予め決められた速度で
増大し、コンバータがスイツチングを再開するようにす
る。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１２】図１〜図１７において同一の符号は同一の
要素を示す。図１は電源システムのブロツク図を示し、
このシステムは分離されたＤＣ／ＤＣコンバータが使用
する配分された電力のためにＤＣバス電圧を供給すると
共に、ほぼ同相の正弦波入力電流をＡＣ供給ラインから
引き出す。電磁的干渉（ＥＭＩ）フイルタ１はヒユーズ
２によつて保護されたＡＣラインに接続される。全波整
流器ブリツジ３はフイルタをかけられたＡＣラインを受
け、ブースト（ステツプアツプ）スイツチモードＤＣ−
ＤＣコンバータ４にＤＣ入力を供給する。ＤＣ入力電圧
よりも電圧が高いＤＣ出力電圧は１つ又は２つ以上の分
離ＤＣ−ＤＣコンバータ５に供給され、このコンバータ
５は電力をカスタマ負荷に供給する（図示せず）。
【００１３】図２は使用か特定された集積回路（ＡＳＩ
Ｃ）を含むブーストコンバータ４を示す。この集積回路
はブーストコンバータのコントローラ９として動作す
る。ブーストコンバータ４は入力フイルタコンデンサ１
１、インダクタ１３、電源スイツチ１５、ダイオード１
７及び出力フイルタコンデンサ２１を含む。入力コンデ
ンサ１１は入力端子２３及び２５間に接続され、入力端
子２３及び２５は整流されかつＥＭＩフイルタでフイル
タにかけられたＡＣ電源をブーストコンバータに供給す
る。コンデンサ１１はブーストコンバータが発生した 1
20〔Hz〕より格段的に高い周波数をフイルタにかけ、ブ
ーストコンバータに送出された整流されたＡＣ電源を大
きく歪ませない値をもつように選択される。インダクタ
１３はコンデンサ１１の一端と直列に接続され、コンデ
ンサ１１の他端はブーストコンバー４の入出力共通端子
２５に接続される。電源スイツチはＮＭＯＳトランジス
タ１５を含み、ＮＭＯＳトランジスタ１５のソース及び
ドレインは入出力共通端子２５及びインダクタの他端に
接続される。ダイオード１７はインダクタ１３と直列に
接続され、インダクタ１３に格納されたエネルギーをＤ
Ｃ出力端子２７に送出するようにポールされる。出力フ
イルタコンデンサ２１は端子２７及び２５間に接続さ
れ、バルクコンデンサとして動作することによりエネル
ギーを格納する。出力フイルタコンデンサ２１は入力フ
イルタコンデンサ１１よりも一段と大きい容量をもつよ
うな大きさに作られる。
【００１４】図３及び図４はそれぞれコントローラ９の
一部を概略的に示すブロツク図である。コントローラ９
は、（１）電源スイツチターンオン制御回路、（２）電
源スイツチターンオフ制御回路、（３）出力電圧の調整
器、（４）制御論理及び駆動回路、（５）モニタ及び保
護回路としての５つの機能をもつている。図２〜図４に
おいて、コントローラ９はＤＲＡＩＮ信号を受ける。こ
の信号は図２に示す電圧デイバイダから与えられた、電
源スイツチ１５のドレインにおける電圧に比例する。電
圧デバイダはドレイン及び共通端子２５間に接続された
２つの抵抗４１及び４３を含む。各抵抗４１及び４３は
それぞれコンデンサ４２及び４４と並列に接続される。
コンデンサ４２及び４４のインピーダンスはこれらのコ
ンデンサと並列に接続されている抵抗４１及び４３に比
例する。電圧デイバイダからの信号は抵抗３８及びコン
デンサ４０を含む遅延回路を通る。電圧デバイダの信号
は抵抗３８を介してＤＲＡＩＮ入力端に入力される。コ
ンデンサ４０はＤＲＡＩＮ入力端及び共通端子２５間に
接続される。ＡＳＩＣ及び外部回路間をインタフエース
する信号は大文字で、すべて名前を付されている。コン
トローラ９はライン電圧に比例する信号ＬＩＮＥを受け
る。ライン電圧は端子２５及び２７間に接続された抵抗
３５及び３７を含む電圧デイバイダからの整流された入
力電圧である。これらの２つの信号ＬＩＮＥ及びＤＲＡ
ＩＮは電源スイツチターンオン回路内のコンパレータ４
５の非反転端子及び反転端子に与えられる。コンパレー
タ４５の出力端は２入力ＯＲゲート４７の一方の入力端
に接続される。２入力ＯＲゲート４７の出力はＲＳフリ
ツプフロツプ５１のセツト端子Ｓに与えられる。フリツ
プフロツプ５１のＱ出力端は駆動回路４８を介してコン
トローラＤＲＩＶＥの出力端に接続される。コントロー
ラＤＲＩＶＥはトランジスタ１５のゲートに接続され、
また反転駆動回路４９を介してコントローラＤＲＩＶＥ
ＮＯＴの出力端に接続される。コントローラＤＲＩＶＥ
ＮＯＴの出力はトランジスタ５２に与えられる。またＱ
出力端は２入力ＯＲゲート５３の一方の入力端に接続さ
れる。ＯＲゲート５３の他の入力端はＲＳフリツプフロ
ツプ５１のリセツト入力端Ｒに接続される。ＯＲゲート
５３の出力はＮＭＯＳトランジスタ５５のゲートに与え
られる。電流源５７はトランジスタ５５のドレイン及び
ソースと直列に接続され、トランジスタ５５のソースは
接地に接続される。信号ＭＡＸＯＦＦは電流源５７から
供給され、図２に示すコンデンサ６１の一端に与えられ
る。コンデンサ６１の他端は共通端子２５に接続され
る。また信号ＭＡＸＯＦＦはコンパレータ６３の非反転
入力端に接続される。コントローラ回路６４が発生した
基準電圧ＶＲＥＦはコンパレータ６３の反転入力端に発
生する。ＶＲＥＦはコントローラの外部にあるコンデン
サ６６に接続される。コンパレータ６３の出力はＯＲゲ
ート４７の他方の入力端に与えられる。
【００１５】電源スイツチターンオフ制御回路はＮＭＯ
Ｓトランジスタ６５を含み、トランジスタ６５のドレイ
ンは電流源６７に接続される。トランジスタ６５のゲー
トはＲＳフリツプフロツプ５１のＱバー出力端に接続さ
れる。トランジスタ６５のソースは接地に接続される。
【００１６】信号ＣＲＯＳＳは電流源６７から供給さ
れ、図２に示すコンデンサ７１の一端に与えられる。コ
ンデンサ７１の他端は共通端子２５に接続される。また
信号ＣＲＯＳＳは差動増幅器７３の反転入力端に与えら
れる。差動増幅器７３の非反転入力端はＶＲＥＦに接続
される。ＮＭＯＳトランジスタ７５は電流源７７と直列
に接続される。トランジスタ７５のゲートはＲＳフリツ
プフロツプ５１のＱバー出力端に接続される。トランジ
スタ７５のソースは接地に接続される。信号ＶＴＩＭＥ
は電流源７７から供給され、図２に示すコンデンサ８１
の一端に接続される。コンデンサ８１の他端は共通端子
２５に接続される。また信号ＶＴＩＭＥはコンパレータ
８３の反転入力端に接続される。コンパレータ８３の非
反転入力端には制御回路が発生した基準電圧が与えられ
る。ＮＭＯＳトランジスタ８５はダイオード８４及び８
６と電流源８７と直列に接続される。トランジスタ８５
のドレインはダイオード８６のカソードに接続される。
ダイオード８６のアノードはダイオード８４のカソード
に接続される。トランジスタ８５のゲートは差動増幅器
７３の出力端に接続される。トランジスタ８５のソース
は接地に接続される。信号ＴＯＮは電流源８７から供給
され、ダイオード８４のアノードに接続される。また信
号ＴＯＮは図２に示すコンデンサ９１の一端に接続され
る。コンデンサ９１の他端は共通端子２５に接続され
る。コンパレータ９５の非反転入力端は電流源８７及び
トランジスタ８５間に接続される。コンパレータ９５の
出力は３入力ＯＲゲート９７の一方の入力端に与えられ
る。コンパレータ８３の出力はＯＲゲート９７の他の入
力端に与えられる。ＯＲゲート９７の出力はＲＳフリツ
プフロツプ５１のリセツト端子Ｒに与えられる。
【００１７】コントローラ９の電圧調整部は線形モード
増幅器１０１を含み、増幅器１０１の反転入力端には信
号ＲＥＧが入力される。抵抗１０３及び１０５を含む電
圧デイバイダが供給する信号ＲＥＧはコンバータ４の出
力電圧に比例する。抵抗１０３及び１０５は端子２７及
び２５間に直列に接続される。演算増幅器１０７はブロ
ツク６４のコントローラ回路が発生した電圧ＶＲＥＦを
有し、その反転入力端に接続される。演算増幅器１０７
の出力はＮＰＮトランジスタ１１１のベースに与えられ
る。コレクタ及びエミツタは電流源１１３と直列に接続
される。電流源１１３の出力は演算増幅器１０１の非反
転入力端に与えられる。トランジスタ１１１のエミツタ
は接地に接続される。また電流源１１３の出力はコンデ
ンサ１１５に接続され、コンデンサ１１５の両端の電圧
により信号ＳＳＴＡＲＴが供給される。ＮＭＯＳトラン
ジスタ１１７のドレインは電流源１１３とトランジスタ
１１１のコレクタとの接合部に接続される。トランジス
タ１１７のソースは接地に接続される。信号ＳＳＴＡＲ
Ｔは線形モード増幅器１０１の非反転入力端に与えられ
る。
【００１８】インバータ１２１の出力はＮＭＯＳトラン
ジスタ１２３のゲートに与えられる。ＮＭＯＳトランジ
スタ１２５のソースはトランジスタ１２３のドレインに
接続される。トランジスタ１２３のドレイン及びトラン
ジスタ１２５のソースの接合点は演算増幅器１２７の非
反転入力端に接続される。反転入力端には抵抗１０３及
び１０５を含む電圧デイバイダからの電圧信号ＲＥＧが
与えられる。演算増幅器１２７の出力はＮＰＮトランジ
スタ１３１のゲートに与えられる。トランジスタ１３１
のエミツタは接地に接続され、コレクタはトランジスタ
１１７のドレインに接続される。またトランジスタ１３
１のコレクタは線形モード誤差増幅器１０１の非反転入
力端に接続される。線形モード増幅器１０１の出力は図
５に一段と詳細に示す平方根ブロツク１３３の２つの入
力端のうちの一方の入力端Ｖ１に与えられる。また増幅
器１０１の出力は直列に接続された抵抗１３２及びコン
デンサ１３４を補償する帰還回路の一端に信号ＣＯＭＰ
を供給する。直列に接続された抵抗１３２及びコンデン
サ１３４の他端はコントローラ信号ＲＥＧの出力端に接
続される。また平方根ブロツク１３３の入力端のうちの
他端Ｖ２には電圧信号ＶＩＮＲＭＳが与えられ、電圧信
号ＶＩＮＲＭＳは整流された平均入力電圧に比例する。
電圧デイバイダは端子２５及び２７間に直列に接続され
た２つの抵抗１３５及び１３７を含む。コンデンサ１４
１は抵抗１３７と並列に接続され、コンデンサ１４１の
一端は端子２５に接続される。平方根ブロツク１３３の
出力はコンパレータ９５の反転入力端に与えられ、コン
トローラ９の外部の抵抗１４３を介してコンバータの共
通端子２５に与えられる。平方根回路１３３から供給さ
れた信号はＥＲＲＯＲ信号である。
【００１９】保護回路はインバータ１４５を含み、イン
バータ１４５の入力端にはコンドーラ９の外部に送出さ
れるデイジタル信号ＯＮＯＦＦが入力される。高レベル
のデイジタル入力はコンバータ４をターンオンし、低レ
ベル入力はコンバータ４をターンオフする。入力がなけ
れば高レベルのままである。インバータ１４５の出力は
２入力ＯＲゲート１４７の一方の入力端に与えられる。
ＯＲゲート１４７の出力はトランジスタ１１７のゲート
及びＲＳフリツプフロツプ１５１のリセツト端子Ｒに与
えられる。ＲＳフリツプフロツプ１５１は過電圧ラツチ
回路として動作する。信号ＯＶＬＡＴＣＨはコンバータ
の出力電圧に比例し、抵抗１５３、１５５及び１５７を
含む電圧デイバイダから得られる。これらの抵抗１５
３、１５５及び１５７は端子２７及び２５間に直列に接
続される。信号ＯＶＬＡＴＣＨは抵抗１５５及び１５７
間で得られ、コンパレータ１６１の非反転入力端に与え
られる。ツエナーダイオード１６２のカソードはコンパ
レータ１６１の反転入力端に接続される。コンパレータ
１６１の出力はＲＳフリツプフロツプ１５１のセツト端
子Ｓに接続される。ＲＳフリツプフロツプ１５１のＱ出
力端は３入力ＯＲゲート１６３の１つの入力端に接続さ
れ、３入力端子ＮＯＲゲート１６５の１つの端子に接続
される。ＯＲゲート１４７の出力は３入力ＮＯＲゲート
１６５の第２の入力端に与えられる。信号ＵＶＯＵＴは
コンバータの出力電圧に比例し、抵抗１５３、１５５及
び１５７を含む電圧デイバイダの抵抗１５３及び１５５
間から得られる。信号ＵＶＯＵＴはヒステリシスコンパ
レータ１６７の反転入力端に与えられる。電圧ＶＲＥＦ
がコンパレータ１６７の非反転入力端に与えられる。コ
ンパレータ１６７の出力はＮＯＲゲート１６５への第３
の入力となる。ＮＯＲゲート１６５の出力が信号ＰＯＲ
ＢＡＲを供給し、信号ＰＯＲＢＡＲは抵抗１７１を介し
て図１に示す分離されたＤＣ／ＤＣコンバータ５に与え
られる。信号ＮＯＬＩＮＥは電流源１７７からコンデン
サ１７５の両端に発生する。信号ＮＯＬＩＮＥは共通端
子２５の一端に与えられ、コントローラ内のコンパレー
タ１８１の非反転端子に与えられる。基準電圧ＶＲＥＦ
がコンパレータ１８１の反転入力端に接続される。コン
パレータ１８１の出力は３入力ＯＲゲート１６３の第２
の入力端に接続される。ＯＲゲート１６３の出力はイン
バータ１２１に与えられ、トランジスタ１２５のゲート
に接続される。信号ＬＩＮＥは差動増幅器１８３の非反
転入力端に与えられる。基準電圧ＶＲＥＦは反転入力端
に接続される。差動増幅器１８３の出力はｎ−チヤネル
ＭＯＳＦＥＴ１８５のゲートに接続される。ＭＯＳＦＥ
Ｔ１８５のドレインはコンパレータ１８１の非反転入力
端に与えられ、そのソースは接地に接続される。
【００２０】図５は平方根ブロツク１３３の概略を示す
回路図である。平方根ブロツク１３３は第２の入力電圧
によつて分割された第１の入力電圧の平方根の比に比例
する電流を供給する。図５において第１の電圧Ｖ１は抵
抗２０１を介してＮＰＮトランジスタ２０３のベース及
びコレクタに与えられる。トランジスタ２０３のエミツ
タは接地に接続される。第１の電流源Ｉref は３つのＮ
ＰＮトランジスタ２０５、２０７及び２０９に接続さ
れ、これらのトランジスタは直列に接続される。これら
の各トランジスタのベースはそのコレクタに接続され、
トランジスタ２０５のコレクタは第１の電流源に接続さ
れ、トランジスタ２０５のエミツタはトランジスタ２０
７のコレクタに接続される。トランジスタ２０７のエミ
ツタはトランジスタ２０９のコレクタに接続される。ト
ランジスタ２０９のエミツタは第２の電流源Ｉref に接
続され、続いて接地に接続される。トランジスタ２０３
のコレクタはトランジスタ２０９のエミツタに接続され
る。出力電流ＩｏはＮＰＮトランジスタ２１１のコレク
タに与えられる。トランジスタ２０５のコレクタはトラ
ンジスタ２１１のベースに接続される。トランジスタ２
１１のエミツタはＮＰＮトランジスタ２１３のコレクタ
に接続される。トランジスタ２１３のベースはそのコレ
クタに接続される。トランジスタ２１３のエミツタは電
流源Ｉｏに接続され、続いて接地に接続される。第２の
電圧Ｖ２は抵抗２１５を介してＮＰＮトランジスタ２１
７のコレクタに与えられる。トランジスタ２１７はＮＰ
Ｎトランジスタ２１９と直列に接続される。トランジス
タ２１７のベース及びコレクタは互いに接続されてい
る。またトランジスタ２１９のベース及びコレクタも互
いに接続されている。トランジスタ２１３のエミツタは
トランジスタ２１７のベースに接続され、トランジスタ
２１９のエミツタは接地に接続される。
【００２１】図５に示す回路の動作を以下に説明する。
トランジスタ２０３の電流は抵抗２０１によつて分割さ
れた電圧Ｖ１にほぼ等しく、トランジスタ２０３の両端
の電圧はエバーズ−モル方程式に従つて１ｎ（Ｖ１／Ｒ
１）に比例する。トランジスタ２０９からトランジスタ
２０３に流れる電流は第２の電流源Ｉref に流れる電流
によつて平衡にされる。第１の電流源からの電流は抵抗
２０５、２０７及び２０９を通つて流れるので、この３
つのデバイスの両端の電圧は31ｎ（Ｉref ）に比例す
る。従つてトランジスタ２１１のベースにおける電圧は
31ｎ（Ｉref ）＋１ｎ（Ｖ１／Ｒ１）に比例する。トラ
ンジスタ２０７及び２０９の電流はＶ２／Ｒ２にほぼ等
しいので、トランジスタ２１７及び２１９の両端の電圧
は21ｎ（Ｖ２／Ｒ２）に比例する。トランジスタ２１３
のエミツタからトランジスタ２１７に流れる電流はＩｏ
源に流れる電流によつて平衡にされる。トランジスタ２
１１及び２１３のベース−エミツタ接合部の両端の電圧
は次式（１）によつて示される。
【００２２】
【数１】
【００２３】Ｉｏを解くと次式（２）になる。
【００２４】
【数２】
【００２５】Ｉｏはトランジスタ２１１に流れる電流で
ある。
【００２６】図６は図５の回路を具体化した回路を示
す。この回路においてトランジスタ２０３、２１７及び
２１９の両端の電圧降下は補償され、入力バイアス電流
が低減される。アーリ電圧効果（ここでベース−エミツ
タ電圧は所与のコレクタ電流でコレクタ−エミツタ電圧
と共に僅かに変化する）が除去され、電流抹消回路が実
現される。電圧Ｖ１はＮＰＮトランジスタ３１１に接続
されたダイオードを介して抵抗２０１に接続される。ト
ランジスタ２０３に接続されたダイオードは抵抗２０１
と直列に接続され、トランジスタ２０３のエミツタは接
地に接続される。ＮＰＮトランジスタ３１３のベースは
トランジスタ２０３のベースに接続され、トランジスタ
３１３のエミツタはトランジスタ２０３のエミツタに接
続される。トランジスタ３１３はトランジスタ２０３の
電流を反射し、反射電流をＰＮＰトランジスタ３１５及
び３１７を含むカレントミラーに供給する。トランジス
タ３１５及び３１７のエミツタは互いに接続されて電源
電圧に接続される。トランジスタ３１５のベース及びコ
レクタは互いに接続されてトランジスタ３１３のコレク
タに接続される。トランジスタ３１７から流れる電流は
トランジスタ３１５の電流を反射し、ダイオードが接続
されたＮＰＮトランジスタ３２１に供給される。トラン
ジスタ３２１はＮＰＮトランジスタ３２３と直列であ
り、トランジスタ３２３のエミツタは接地に接続され
る。トランジスタ３１７及び３２１のコレクタは互いに
接続される。トランジスタ３２１のエミツタとトランジ
スタ３２３のコレクタは互いに接続される。トランジス
タ３２３のベースはＶ１に接続される。ＮＰＮトランジ
スタ３２５は抵抗２０１と直列に接続され、トランジス
タ３２５のコレクタはトランジスタ３１７のエミツタに
接続される。トランジスタ３２５を通る電流はトランジ
スタ３２１及び３２３の両端の２Ｖｂｅドロツプによつ
て制御され、トランジスタ２０３の両端に生ずる電圧降
下を補償するのに十分な電流がトランジスタ３２５を介
して供給されるので、抵抗２０１の両端には低下してい
ないＶ１が現れる。
【００２７】同様にトランジスタ２１７及び２１９の両
端に生ずる電圧降下はＮＰＮトランジスタ３４５によつ
て供給された電流によつて補償され、トランジスタ３４
５のエミツタは抵抗２１５に接続され、そのコレクタは
トランジスタ３２５のコレクタに接続される。抵抗２１
５はトランジスタ２１７及び２１９と直列に接続され
る。トランジスタ３４５のベースは、トランジスタ２１
７及び２１９を通る電流がＮＰＮトランジスタ２１９及
び３３３を含むカレントミラーとＰＮＰトランジスタ３
３５及び３３７を含むカレントミラーとによつてトラン
ジスタ３４１、３４３及び３４４に供給されたとき、直
列に接続されたトランジスタ３４１、３４３及び３４４
の両端の電圧降下によつて制御される。電流はＰＮＰト
ランジスタのソース電流によつて反射されるが、電流は
ＮＰＮトランジスタのシンク電流によつて反射される。
トランジスタ３４１、３４３及び３４４はＮＰＮ形であ
る。トランジスタ３４１のベース及びコレクタは互いに
接続され、同様にトランジスタ３４３のベース及びコレ
クタも互いに接続されている。トランジスタ３４１のコ
レクタはトランジスタ３３７のコレクタ及びトランジス
タ３４５のベースに接続される。トランジスタ３４１の
エミツタ及びトランジスタ３４３のコレクタが接続され
る。トランジスタ３４４のエミツタはトランジスタ２１
９のエミツタに接続される。電圧Ｖ２はトランジスタ３
４４のベースに与えられる。トランジスタ３３３及び２
１９のベース及びエミツタは互いに接続される。トラン
ジスタ３３５のベース及びコレクタは互いに接続され、
トランジスタ３３３のコレクタ及びトランジスタ３３７
のベースに接続される。
【００２８】バイアス電流ＩBIOSがＰＮＰトランジスタ
３４７、３４９及び３５１のベースに供給され、これら
のトランジスタの各エミツタは互いに接続されると共に
電源電圧に接続されて電流Ｉref を供給する。電流Ｉre
f は共通のバイアス電流によつて決定される。電流Ｉre
f は直列に接続されたトランジスタ２０５、２０７及び
２０９に送出される。ＮＰＮトランジスタ３５３及び３
５５を含むカレントミラーはトランジスタ２０９と直列
に接続される。トランジスタ３５５はカレントミラーに
電流をセツトし、トランジスタ３５５のベースはそのコ
レクタ、トランジスタ３４９のコレクタ及びトランジス
タ３５３のベースに接続される。トランジスタ３５３及
び３５５のエミツタは互いに接続され、共通電圧ＶSSに
接続される。従つてトランジスタ３５３はＩref を送出
する。トランジスタ２１１、２１３、２１７及び２１９
の両端のダイオード降下を得てアーリ効果を回避するた
めに、トランジスタ２１１及び２１３と直列に接続され
るトランジスタ３５６がトランジスタ２１１、２１３、
２１７、２１９及び３３１の両端の５つのＶｂｅドロツ
プに十分な電流を供給する。トランジスタ３５７のベー
ス電圧は直列に接続されたＮＰＮトランジスタ３５７、
３５９、３６１、３６３及び３６５の両端の電圧降下に
よつて制御される。各トランジスタのコレクタはそれぞ
れのベースに接続され、これらのトランジスタがトラン
ジスタ３５１と直列に接続されるので電流Ｉref を送出
する。出力電流はカレントミラーによつて供給され、カ
レントミラーはＰＮＰトランジスタ３６６、３６７、３
６９及び３７１を含む２つの負荷に電流を供給する。ト
ランジスタ３６７の電流はトランジスタ３６９及び３７
１の電流を制御する。トランジスタ３７５の電流がトラ
ンジスタ３７３を流れる電流を制御する状態で、ＮＰＮ
トランジスタ３７３及び３７５を含むカレントミラーが
直列のトランジスタ２１３及び接地間に電流Ｉｏを供給
する。トランジスタ３７７はトランジスタ３６９のアー
リ電圧効果を除去する。カレントミラーのトランジスタ
３７１は当該回路の出力Ｉｏを供給する。出力Ｉｏは第
２の電圧Ｖ２を分割した第１の電圧Ｖ１の平方根の比に
比例する電流を表す。
【００２９】ブーストコンバータに接続されたときのコ
ントローラ９の動作について説明する。電源スイツチ１
５がコントローラ９によつてターンオンされると、イン
ダクタ１３内の電流は、電源スイツチがターンオフされ
るまで線形的にゼロから上昇する。電源スイツチ１５が
導通状態にあり、負荷電流がコンデンサ２１によつて供
給されると、ダイオード１７は逆方向にバイアスされ
る。電源スイツチがターンオフされると、電源スイツチ
の両端の電圧はダイオード１７が導通状態になるまで急
速に上昇し、電源スイツチの両端の電圧を、出力電圧レ
ベルにダイオードの降下レベルを足したレベルまでクラ
ンプする。インダクタ１３のすべてのエネルギーが消費
された後、インダクタ１３は入力電圧の周囲の寄生容量
のためにリングするので、電源スイツチの両端の電圧は
降下し始める。コントローラ９は、電源スイツチの両端
の電圧が入力電圧以下で何時リングしたかを検出し、こ
の電圧がその最低値に到達し得るように遅延させた後、
電源スイツチをスイツチして他の動作のサイクルを初期
化する。
【００３０】電源スイツチをターンオンする前にインダ
クタの電流をゼロまで降下し得るようにすることによつ
て、ダイオードの逆方向回復時間と関連するスイツチン
グ損失が除去される。電源スイツチの両端の電圧がその
リングエクスカーシヨンの最低値にあるとき電源スイツ
チをターンオンすると、ターンオンスイツチングの損失
は格段的に低減する。タンーオフスイツチング損失はト
ランジスタ５２の支援の下に急速に電源スイツチをター
ンオフすることによつて低減されるので、電源スイツチ
は、寄生容量により電源スイツチの両端の電圧がかなり
上昇し得るようになる前にオフされる。力率をほぼ
「１」にするには、各ＡＣラインサイクルごとに電源ス
イツチのオン時間をほぼ一定に保持する必要があり、こ
のオン時間を低速で調整することにより出力電圧を調整
する。オン時間を非常に低速で変化させることにより電
流が生じ、この電流はインダクタ１３の両端の電圧に比
例すべき電源から引き出され、さらにこの電流は全波整
流器ブリツジ３によつて供給された整流された電圧波形
に従う。ブーストコンバータによつて引き出された電流
がＥＭＩフイルタ１によつて平滑にされると、電流波形
は正弦波となり電源の正弦波電圧と同相となる。コンバ
ータの開閉回数ごとにオン時間のスイツチを多少修正す
ることより、インダクタ内を流れるマイナス電流を補償
すると同時に電源スイツチをターンオンする。この修正
は入力ライン電圧に正比例する。
【００３１】抵抗１３５及び１３７とコンデンサ１４１
とは平均入力ライン電圧に比例する電圧をコントローラ
９に与える。抵抗３５及び３７はラインの瞬時電圧に比
例する電圧をコントローラ９に与える。これを用いてラ
インの事故率をチエツクし、電流の歪みを低減する際に
使用する電流源をセツトし、インダクタ１３を横切る過
電圧時間をチエツクして飽和を回避する。コンデンサ７
１及び９１はスイツチのオン時間をセツトする際に使用
される。電源スイツチ１５がオンのとき、コンデンサ７
１はライン電圧に比例する電流によつて充電される。コ
ンデンサ９１の電圧が１〔ｖ〕を越えるとき、コンデン
サ９１は誤差電圧に反比例する電源８７からの電流によ
つて充電される。コンデンサ９１の電圧が誤差電圧を越
えると、電源スイツチ１５はターンオフされる。電源ス
イツチ１５がまだオンであると、コンデンサ８１はライ
ン電圧に比例する電源７７からの電流によつて充電され
る。コンデンサ８１の電圧が５〔ｖ〕を越えると、電源
スイツチはターンオフされて、インダクタが過電圧時間
によるプロダクトのために飽和しないようにする。コン
デンサ６１は電源スイツチがオフの間電源５７からの定
電流によつて充電される。コンデンサ６１の電圧が５
〔ｖ〕を越えると、電源スイツチはターンオンされる。
これにより、コンバータが飽和のためにオフ状態で停止
しないようにする。飽和状態では通常のターンオン回路
は機能しない。ＬＩＮＥの電圧が2.15〔ｖ〕以下である
とき、コンデンサ１７５は電流源１７７からの定電流に
よつて充電される。コンデンサ１７５の電圧が５〔ｖ〕
を越えると、入力ラインの電圧は利用できず、コンバー
タは電源スイツチ１５をスイツチしないと考えられる。
ＳＳＴＡＲＴに接続された回路は作動状態となり、これ
によつてＳＳＴＡＲＴの電圧がＲＥＧの電圧を追跡する
ようにさせる。ＲＥＧの電圧はライン電圧が戻るまでコ
ンバータの出力電圧に比例する。ライン電圧が戻ると、
コンバータは再始動し、出力はその公称出力電圧までラ
ンプアツプする。
【００３２】起動中、コンデンサ１１５はゼロから公称
基準電圧まで定電流によつて充電される。コントローラ
９は電源スイツチのオン時間を調整することにより、Ｒ
ＥＧの電圧をＳＳＴＡＲＴの電圧と等しくさせ、ソフト
な始動のターンオンを得る。コントローラ９が動作停止
モードにあると、ＳＳＴＡＲＴの電圧が調整されてＲＥ
Ｇの電圧に等しくなる。抵抗１５３、１５５及び１５７
は出力電圧と比例する電圧をコントローラ９に与える。
ＵＶＯＵＴの電圧が５〔ｖ〕以下であるとき、ＰＯＲＢ
ＡＲは低レベルに保持される。抵抗１０３及び１０５は
出力電圧に比例する電圧をコントローラ９に与える。Ｒ
ＥＧはコントローラの誤差増幅器１０１への入力であ
る。誤差増幅器１０１の出力はＣＯＭＰに現れ、抵抗１
３２及びコンデンサ１３４は帰還補償を与える。ＣＯＭ
Ｐ電圧の平方根がＩＮＲＭＳの電圧で分割されることに
より、ＥＲＲＯＲに誤差信号を供給する。誤差信号は抵
抗１４３によつて電圧に変換される。抵抗４１及び４３
とこれらにそれぞれ並列に接続されたコンデンサ４２及
び４４とは電源スイツチの両端の電圧に比例する電圧を
コントローラ９に供給する。ＤＲＡＩＮの電圧がＬＩＮ
Ｅの電圧以下に降下したとき、電源スイツチはターンオ
ンされる。
【００３３】通常スイツチング電源はタイミング回路を
用いて、電源の電力潮流を制御する際に用いるスイツチ
のオン及びオフの回数を調整する。図７に示すように従
来の回路はコンデンサＣを予め決められたレベルに充電
してスイツチのオン又はオフの回数をセツトする低電流
源Ｉから構成される。スイツチがターンオンされると、
電流源はコンデンサＣを充電する。コンデンサの電圧が
誤差電圧Ｖerror を越えると、コンパレータの出力遷移
が電源デバイスのオン時間を終了させ、コンデンサの両
端の電圧を低レベルに低減させる。従来使用していたタ
イミング回路の場合のデバイスのオン時間は次式（３）
によつて与えられる。
【００３４】
【数３】
【００３５】入力電圧を増大させるか又は負荷を減少さ
せると、電源デバイスのオン時間Ｔを低減して調整を保
持する必要がある。しかしながらオン時間が低減される
と、タイミング回路はノイズに一段と敏感になる。Ｖer
ror は非常に低レベルにあるので、多少のノイズでもオ
ン時間の変化に比例して大きくなる。ここでこの関係は
次式（４）として表現される。
【００３６】
【数４】
【００３７】図９は図２〜図４のブーストコンバータの
電圧調整制御ループを示す。図２〜図４に示す要素に対
応する要素には同一の符号を付す。ブーストコンバータ
の制御回路は、ＦＥＴ１５のオン時間が１ライン（50
〔Hz〕／60〔Hz〕）ハーフ−サイクルを通して完全に一
定であるように設計され、インダクタ内の電流が前のス
イツチングサイクルからゼロに減衰した直後に電源ＦＥ
Ｔ１５がターンオンされるように設計される。これを図
１０に示す。電流源Ｉout は連続境界／非連続境界で動
作するブーストコンバータの平均出力電流に等しい平均
電流を供給する。
【００３８】
【数５】
【００３９】ここでＴＯＮは電源段ＦＥＴ１５のオン時
間であり、Ｌは電源段ＦＥＴ１５のインダクタンス１３
であり、Ｖout は50／60〔Hz〕ハーフ−サイクルを通し
ての平均出力電圧であり、ＶＩＮＲＭＳは50／60〔Hz〕
ハーフ−サイクルの rms値（２乗平均平方根）である。
電源段及び制御回路はＶout を本質的にＤＣ電圧として
供給する。
【００４０】平均出力電圧は電流源Ｉout の両端に接続
された、負荷インピーダンスを表すインピーダンスＺ１
の両端に発生する。この平均出力電圧は抵抗１０３及び
１０５を含む電圧デバイダによつて低減され、抵抗１３
２及びコンデンサ１３４をもつ差動増幅器１０１に送出
されて帰還補償を与える。基準電圧Ｖref1が差動増幅器
１０１の非反転出力端に供給され、図３及び図４の信号
ライン１０２に応答する。差動増幅器１０１の出力が電
圧信号Ｖcompを供給する。この電圧信号Ｖcompはブース
トコンバータのＤＣ出力電流の関数であり、２乗根ブロ
ツク１３３の一方の入力端に対して利得安定化段として
動作する。入力電圧に比例するブーストコンバータへの
信号は利得安定化段の他の入力端に供給される。利得安
定化段の出力は電圧信号ＥＲＲＯＲであり、コンパレー
タ９５内のコンデンサ９１の両端の電圧がＦＥＴ１５の
オン時間の時間期間を決定する。
【００４１】コンデンサ９１は電流源８７からの電圧信
号ＥＲＲＯＲに反比例する電流によつて充電され、オン
時間は次式（６）によつて与えられる。
【００４２】
【数６】
【００４３】平方根ブロツクは次式（７）を準備する。
【００４４】
【数７】
【００４５】ここでｋ３及びｋ４は一定である。
【００４６】低電流の代わりにＥＲＲＯＲに反比例する
充電電流を使用することによりノイズ感度を低減させ
る。オン時間はＥＲＲＯＲの平方根に比例するので、誤
差電圧の変化が、定電流源を用いてコンデンサを充電す
る場合に比較してオン時間を比例して大きく変化させ
る。これにより、この制御回路のノイズに対する感度は
格段的に低くなり、誤差電圧が比較し得るオン時間に対
して一段と高くなるので、所与の振幅のノイズ信号がオ
ン時間に比例して変化する比例の大きさを一段と小さく
する。これは次式（８）として表現することができる。
【００４７】
【数８】
【００４８】ノイズに対する感度は「１」をオン時間Ｔ
で割つた関数ではなく「１」をオン時間Ｔの平方根で割
つた関数であるので、これは充電電流が一定である場合
生じ、ノイズに対する感度は低減する。例えば、４
〔ｖ〕のコンデンサの最大電圧が最大のオン時間の５
〔％〕で走るシステムにおいては、 100〔mV〕のノイズ
パルスは定電流源を使用する回路と比較してほんの11
〔％〕だけオン時間を変化させる。定電流源は50〔％〕
のオン時間で変化する。この結果、本発明の回路のジツ
タは格段的に低くなる。出力電圧制御ループＡolの開ル
ープＡＣ利得は次式（９）である。
【００４９】
【数９】
【００５０】ここでＣT はコンデンサ９１に対応し、ｋ
ｊ＝Ｒ２／（Ｒ１＋Ｒ２）、ｋｋ＝Ｚ２／（Ｚ１＋
（（Ｒ１）（Ｒ２）／（Ｒ１＋Ｒ２））である。利得安
定化段を使用するのでＡＣ利得はＤＣ出力電流及びＶＩ
ＮＲＭＳの影響を受けない。
【００５１】Ｖout は制御ループによつて完全に一定に
保持される。Ｚ１は開ループの単一利得クロスオーバの
領域で判るように容易に設計することができる。かくし
て、すべての実際の目的のためのループ利得はループ補
償構成部分の値によつて固定され、これらのすべてはこ
の調整器の設計者によつて固定される。利得安定化段が
ない場合、開ループＡＣ利得はＶrms 及びＣＯＭＰと共
に変化する。ＣＯＭＰはＤＣ出力電流の関数である。こ
れらのループ利得が変化することにより開ループの単一
利得帯域幅を固定することはできず、これによつて調整
器がすべてのＣＯＭＰ及びＶＩＮＲＭＳの変化に対して
安定し、これらの変化に対して許容し得る最大の単一利
得開ループ利得を有するようにループ補償がセツトされ
たときは性能が制限される。
【００５２】電源ＦＥＴはパルス発生回路によつて駆動
され、パルス発生回路のオン時間は単一のラインサイク
ルを通して本質的に一定である。オフ時間は、インダク
タの電流がゼロに降下してＶｃがＶin（ｔ）以下に降下
したとき終了する。新たに遅延が発生すると、ターンオ
ンは電圧リングの最小値で発生してターンオンスイツチ
ングの損失を最小限すにする。図１１の波形はＶin
（ｔ）に現れる整流されたラインの電圧波形を示し、そ
の平均値は入力電圧波形に従い、これにより高力率の入
力電流高周波ひずみ及び低力率の入力電流高周波ひずみ
を得る。
【００５３】インダクタの電流がゼロに降下したとき、
Ｖｃの電圧は次式（１０）によつて与えられる共振周波
数でリングダウンする。
【００５４】
【数１０】
【００５５】ここでＬはブーストインダクタのインダク
タンスであり、Ｃは寄生ＦＥＴ及びノードＶｃでのダイ
オードのキヤパシタンス並びに付加された外部キヤパシ
タンスである。リングのピークからピークまでの電圧の
振幅は２（Ｖout −Ｖin（ｔ））である。Ｖin（ｔ）が
Ｖout の半分以上である場合、制御回路は、Ｖｃでの電
圧がその最小値でありＬの電流がゼロであるとき電源Ｆ
ＥＴをターンオンする。Ｖin（ｔ）がＶout の半分未満
である場合、Ｖｃは電源ＦＥＴがターンオンする前に内
部のＦＥＴダイオードによつてゼロにクランプされる。
この場合のターンオンはＦＥＴダイオード及びインダク
タを通つて流れるマイナス電流で生ずる。従つてＦＥＴ
のオン時間の一部を用いて、エネルギーがコンバータに
流れ始める前にインダクタの電流をゼロに充電し直す。
図１２（Ａ）及び（Ｂ）は高入力電圧状態におけるノー
ドＶｃでのインダクタの電流及びコンデンサの電圧を示
し、図１２（Ｃ）及び（Ｄ）は低入力電圧状態における
ノードＶｃでのインダクタの電流及びコンデンサの電圧
を示す。非常に低い入力電圧においては、コンバータに
流れる正味の電流は全くなく、インダクタの電流をゼロ
に戻すのにオン時間全体が必要であるので、ＣをＶout
に充電する。この結果、図１３に示すように入力電圧の
ゼロ電圧との交点の回りのデツドタイムに依存する入力
電流の導通角はオン時間の経過と共に狭くなる。
【００５６】以下の等式はリンギング中のノードＶｃで
の電圧値及びインダクタの電流値をそれぞれ示し、Ｌ内
の電流がｔ＝０でゼロに低下すると仮定している。
【００５７】
【数１１】
【００５８】
【数１２】
【００５９】次式（１３）は、Ｖin（ｔ）＜１／２Ｖou
t の条件でノードＶｃでの電圧がゼロに降下する時間を
与える。
【００６０】
【数１３】
【００６１】次式（１４）及び（１５）はノードＶｃで
の電圧がゼロに到達するときのインダクタの電流を別の
形で表現したものである。
【００６２】
【数１４】
【００６３】
【数１５】
【００６４】クロスオーバひずみは、通常「一定の」オ
ン時間の期間が開始する前に、ＦＥＴのオン時間に一定
期間の時間を付加することによりインダクタの電流をゼ
ロに上昇させることによつて低減することができる。次
式（１６）はインダクタの電流をゼロに到達させるのに
必要な時間量を正確に表す。インダクタの電流と時間と
の関係を図１４に示す。
【００６５】
【数１６】
【００６６】等式（１６）の値はＶin（ｔ）が大のとき
無視できるほど小さく、次式（１７）に近づけることが
できる。同様に高ライン電圧においてはこの項と関連す
る小時定数は、この条件の下で要求される修正が全くな
いときでさえＶin（ｔ）＞１／２Ｖout のときほんの僅
かな誤差を生ずる。Ｖin（ｔ）が小のとき次式（１７）
になる。
【００６７】
【数１７】
【００６８】遅延は電流源６７によつて生じ、電流源６
７はコンデンサ７１を充電する平均入力電圧に比例する
電流を有する。コンデンサ７１は、それが（（ＬＣ）2
Ｖｏ）に比例するように選択される。コンパレータ７３
は何時適正な遅延を生じさせるかを決定し、これによつ
て電流源８７はコンデンサ９１を充電し得る。
【００６９】図１５はドロツプアウト回復回路を示す。
電源ラインによつて動作する電源は時折発生する電源ラ
インの妨害、例えば瞬間的なドロツプアウト又は不足電
圧のような妨害を処理することができなければならな
い。誤差増幅器１０１の反転入力端にはＶout に比例す
る電圧がインピーダンス１０３を介して与えられる。誤
差増幅器１０１の非反転入力端には入力はコンデンサ１
１５の両端の電圧が与えられる。コンデンサ１１５は接
地に接続され、電流源１１３によつて充電される。誤差
増幅器１０１の出力はＴゲート３８５を介してＰＷＭ制
御回路３８７に送出され、ＰＷＭ制御回路３８７に供給
された信号はコンデンサ１１５の電圧に比例するＶout
を調整しようとする。コンデンサと直列の抵抗１３２を
含むことができる帰還インピーダンス３８６は誤差増幅
器１０１の反転入力端及びＴゲート３８５の出力端子間
に接続される。ＴゲートはＣ、ＩＮ及びＯＵＴの３つの
端子を有するアナログデバイスであり、Ｃ、IN及びOUT
はそれぞれ制御端子（Control ）、入力端子（Input ）
及び出力端子（Output）を表す。Ｃ端子の信号が高レベ
ルであるとき出力端子OUT 及び入力端子INは一緒に接続
され、Ｃ端子が低レベルであるとき出力端子OUT 及び入
力端子IN間は高インピーダンスである。通常の起動中、
コンデンサ１１５は、コンデンサ１１５の両端の電圧が
ＶＲＥＦに等しくなるまで電流源１１３によつて線形的
に充電される。この時点において、差動増幅器１０７の
反転入力端には基準電圧ＶＲＥＦが与えられ、その非反
転入力端にはコンデンサ１１５の両端の電圧が与えら
れ、差動増幅器１０７がＮＰＮトランジスタ１１１のベ
ースを制御することによりコンデンサ１１５をＶＲＥＦ
に保持する。通常の動作時、Ｔゲート３８５は誤差増幅
器１０１の出力をＰＷＭ制御回路３８５に送出し、差動
増幅器１２７の非反転入力端を接地に接続して、ＮＰＮ
トランジスタ１３１を非導通状態にする。ラインのドロ
ツプアウトがブロツク３９１で検出されると、低レベル
信号がＰＷＭ制御回路３８５に送られてコントローラを
ターンオフする。Ｔゲート３８５は、帰還インピーダン
ス３８６を介しての帰還が誤差増幅器１０１の反転入力
端の電圧に影響を及ぼさないように誤差増幅器１０１の
出力を遮断する。Ｔゲート１２３は増幅器１２７の非反
転入力端を接地から遮断する。インバータ１２１により
Ｔゲート１２５は差動増幅器１２７の非反転入力端をコ
ンデンサ１１５に接続させる。トランジスタ１３１は増
幅器１２７の出力によつて調整され、これによつて、入
力ラインが存在しないときコンバータが電圧を与える間
コンデンサの電圧がコンバータの出力電圧の低下に従う
ようにする。ラインの電圧が回復すると、ラインドロツ
プアウト検出回路３９１は高レベルの信号を供給し、こ
れによりＴゲートの状態を反転させる。ＰＷＭ制御回路
がターンオン状態に戻されると、通常のソフトな始動を
完了したかのようにＶout はその通常のレベルまでラン
プアツプする。回復の速度はＣの値を調整することによ
り、ソフトに始動させる性能や障害を回復させる性能を
最適化することによつて変更することができる。図１６
及び図１７はそれぞれコンバータの出力電圧及び整流さ
れた入力電圧での起動とラインのドロツプアウトの回復
とを示す。
【００７０】図２〜図４において、ＡＳＩＣは５つのセ
クシヨンに分割される。すなわち電源ターンオン制御回
路と、電源スイツチターンオフ制御回路と、出力電圧調
整器と、制御論理及び駆動回路とモニタ及び保護回路と
である。ターンオン制御回路は以下のように機能する。
ＤＲＡＩＮの電圧がＬＩＮＥの電圧以下に降下したと
き、コンパレータ４５の出力は高レベルになる。この遷
移はフリツプフロツプ５１の入力端Ｓを活動化させ、こ
れによりフリツプフロツプ５１のＱ出力を高レベルに遷
移させ、ＤＲＩＶＥを高レベルにさせる。ＤＲＩＶＥが
高レベルになると、電源スイツチ１５はターンオンされ
る。ＤＲＩＶＥラインはコンパレータ６３で決定された
ような基準電圧ＶＲＥＦを越えるＭＡＸＯＦＦの電圧に
よつて高レベルに選択的に遷移し得る。電源スイツチが
オン状態であることを示す高レベル状態にＤＲＩＶＥが
なるか又はコンバータが動作停止にされたか若しくは電
源スイツチが遮断されたことを示す高レベル状態にＯＲ
ゲート５３の出力がなると、ＯＲゲート５３はトランジ
スタ５５をターンオンし、ＭＡＸＯＦＦを低レベルに保
持する。ＯＲゲート５３の出力が低レベル、従つて電源
スイツチがオンであるとき、定電流源５７はコンデンサ
６１を充電することによつてＭＡＸＯＦＦの電圧を増大
させ、ＭＡＸＯＦＦの電圧が基準電圧ＶＲＥＦを越える
と、電源スイツチ１５はターンオンされる。
【００７１】ターンオフは２つの条件のいずれかが原因
で発生する。電源スイツチ１５がオフの時間の間、フリ
ツプフロツプ５１のＱバー出力によりトランジスタ６５
及び７５はＶＴＩＭＥ及びＣＲＳＳを低レベルに保持さ
せる。ＣＲＳＳの電圧は１〔ｖ〕以下であるので、差動
増幅器７３によりトランジスタ８５もＴＯＮを低レベル
に保持させる。電源スイツチがターンオンされると、ト
ランジスタ６５及び７５はターンオフされるので、ＶＴ
ＩＭＥは電流源７７によつて充電されＣＲＳＳは電流源
６７によつて充電される。この双方の電流源の電流はＬ
ＩＮＥの電圧に正比例するので、整流された一段と高い
入力電圧によりＶＴＩＭＥ及びＣＲＳＳに接続したコン
デンサ７１及び８１は一段と高速で充電される。ＣＲＳ
Ｓの電圧が１〔ｖ〕を越えると差動増幅器７３はトラン
ジスタ８５をターンオフし、これによりＴＯＮに接続し
た外部コンデンサ９１の電圧を上昇させることができ
る。コンデンサ９１は線形モード増幅器１０１が発生し
た誤差電圧に反比例する電流によつて充電される。ＴＯ
Ｎの電圧がＥＲＲＯＲの電圧を越えると、コンパレータ
９５がＯＲゲート９７への入力を高レベルにさせ、これ
によりフリツプフロツプ５１のリセツト入力端Ｒをトリ
ガし、電源スイツチ１５をターンオフする。ＥＲＲＯＲ
の電圧が増大するに従つてＴＯＮを充電する電流は減少
し、コンパレータ９５のスレシヨルド電圧が増加するの
で、電源スイツチのオン時間の範囲を非常に広範囲にす
ることができる。またＶＴＩＭＥの電圧が基準電圧を越
えると、コンパレータ８３はＯＲゲート９７への入力を
高レベルにさせ、再度フリツプフロツプ５１をリセツト
して電源スイツチをターンオフさせる。
【００７２】負荷状態が軽い間、ダイオード８４及び８
６は信号ＥＲＲＯＲの電圧を信号ＴＯＮの電圧以下にさ
せることができ、これにより一群のオンオフサイクル間
を長いオフ時間にする。この状態をバースト動作と呼
ぶ。これはある事象の検出を要求する分離制御体系では
なく、使用される信号制御体系の一部である。
【００７３】電圧調整部はソフト始動回路、利得補償回
路及び誤差増幅回路を含む。信号ＯＮＯＦＦが低レベル
の場合又はＶcc電圧が低レベルであるという信号をＶcc
電圧が監視する場合、ＯＲゲート１４７はＯＲゲート１
６３にＳＳＴＡＲＴを低レベルに保持させるようにす
る。トランジスタ１１７がターンオフされると、電流源
１１３は、ＳＳＴＡＲＴの電圧が基準電圧に等しくなる
まで、ＳＳＴＡＲＴに接続した外部コンデンサ１１５を
定電流で充電する。この時点において、コントローラが
動作停止されると仮定すると差動増幅器１０７及びトラ
ンジスタ１１１はＳＳＴＡＲＴを制御して基準電圧に等
しくさせる。コントローラが動作停止されると、トラン
ジスタ１２５はタンーオンされ、トランジスタ１２３は
ターンオフされるので、差動増幅器１２７及びトランジ
スタ１３１はＳＳＴＡＲＴを調整して基準電圧に等しく
させる。コントローラが動作停止しないとき、トランジ
スタ１２５はオフになり、トランジスタ１２３はオンに
なる。差動増幅器１２７の非反転入力端にはゼロの電圧
が入力されるので、ＳＳＴＡＲＴの電圧は調整されな
い。増幅器１０１はコントローラの誤差増幅器であり、
電圧信号ＣＯＭＰを調整して電圧ＲＥＧをＳＳＴＡＲＴ
の電圧と等しくする。また増幅器１０１はシステム誤差
増幅器であり、その出力周波数は抵抗１３２及びコンデ
ンサ１３４によつて補償され、その出力はＲＥＧに与え
られる。平方根回路はＣＯＭＰすなわち増幅器１０１の
出力を修正して負荷及び入力電圧に起因する利得の変化
を補償する。ＣＯＭＰの電圧の平方根を入力電圧ＶＩＮ
ＲＭＳの平均値で割ることにより電流を発生してＥＲＲ
ＯＲ電圧信号を発生させる。
【００７４】ＯＲゲート９７は動作停止、過電圧時間及
び通常のオン時間終了に起因してターンオフ信号を結合
することによりフリツプフロツプ５１にリセツト信号を
発生する。フリツプフロツプ５１はＯＲゲート４７によ
つてセツトされる。
【００７５】モニタ及び保護回路は２つの出力を発生す
る。すなわちコンバータをオフに保持する動作停止ライ
ンと、外部デバイスを活動化させて突入制限抵抗を短絡
させるＰＯＲＢＡＲラインとの２つである。またＰＯＲ
ＢＡＲラインを用いて、カスケードされたコンバータ段
をターンオン及びターンオフする。ＯＮＯＦＦのレベル
が低論理レベルであるか又はＶccモニタからの出力が高
出力であるときゲート１４７から高出力が発生し、動作
停止ラインを高レベルに保持し、ＰＯＲＢＡＲラインを
低レベルに保持し、電圧ラツチ回路１５１をリセツトす
る。過電圧コンパレータ１６７の高出力はＯＶＬＡＴＣ
Ｈが基準電圧を越えたことを示し、ラツチ回路１５１は
動作停止ラインを高レベルで送り、ＰＯＲＢＡＲ信号を
低レベルで送る。ＵＶＯＵＴの電圧が基準電圧を越える
と、コンパレータ１６７の出力は低レベルに移行し、こ
れによりＰＯＲＢＡＲ信号を高レベルに移行させること
ができる。ＵＶＯＵＴの電圧は、ＰＯＲＢＡＲ信号が低
レベルにスイツチされる前に１／２基準信号以下に降下
しなければならない。ＬＩＮＥ信号が2.15〔ｖ〕を越え
ると、コンパレータ１８３によりＭＯＳＦＥＴ１８５は
ＮＯＬＩＮＥ信号を低レベルに保持させる。ＬＩＮＥ信
号が低レベルに移行すると、ＮＯＬＩＮＥ信号に接続し
た外部コンデンサは定電流源１７７によつて充電され
る。ＮＯＬＩＮＥ信号の電圧が基準信号を越えると、コ
ンパレータ１８１の出力は高レベルに移行し、これによ
りコンバータを動作停止させる。ゲート１６３は電圧ラ
ツチ回路１５１、Ｖcc電圧モニタ及び及びＯＮＯＦＦ回
路を介してＮＯＬＩＮＥからの信号を結合することより
動作停止信号を発生する。ゲート１６５は電圧ラツチ回
路、ＯＮＯＦＦ信号及びＶcc電圧モニタを介して低出力
電圧デイテクタからの信号を結合することによりＰＯＲ
ＢＡＲ出力を発生する。
【００７６】以上スイツチモードコンバータにおいて電
源ラインの瞬間的なドロツプアウトからスムーズに回復
し得る制御回路について説明した。
【００７７】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく詳細構成について種々の変更を加えてもよ
い。
【００７８】
【発明の効果】上述のように本発明によれば、スイツチ
モードコンバータの制御すべき出力に比例する信号を供
給する手段と、所望の出力に比例するコンバータの出力
に比例する基準信号を供給する手段と、コンバータの始
動の間及び再始動の間に基準信号をランプさせるランプ
信号を発生するランプ回路と、スイツチモードコンバー
タの制御すべき出力に比例する値でランプ回路を始動さ
せる手段と、ランプ信号をスイツチモードコンバータの
制御すべき出力に比例する信号と比較することによりス
イツチモードコンバータの動作を制御する誤差信号を発
生する手段とを設けることにより、電源ラインの瞬間的
なドロツプアウトからスムーズに回復させることができ
るので、所望の出力を簡易かつ確実に得ることができ
る。
【図面の簡単な説明】
【図１】図１は電源システムのブロツク図である。この
電源システムは分離ＤＣ／ＤＣコンバータが使用する電
力のためにＤＣバス電圧を供給すると共に、ＡＣ供給ラ
インからほぼ同相の正弦波入力電流を引き出す。
【図２】図２は図１のブーストコンバータの概要を示す
ブロツク図である。
【図３】図３は図２に示す特定使用のための集積回路の
概要の一部を示すブロツク図である。
【図４】図４は図２に示す特定使用のための集積回路の
概要の一部を示すブロツク図である。
【図５】図５は図３の平方根ブロツクの概略を示す回路
図である。
【図６】図６は図５の平方根回路を一段と詳細に示す回
路図である。
【図７】図７は従来のタイミング回路を示すブロツク図
であり、電源スイツチのオンオフの回数を調整して電源
内の電力潮流を制御する。
【図８】図８は本発明によるタイミング回路を示すブロ
ツク図である。
【図９】図９は図２〜図４のブーストコンバータの電圧
調整制御ループを示す回路図である。
【図１０】図１０はインダクタの電流及び電源スイツチ
のオン時間の波形図である。
【図１１】図１１は整流されたラインの電圧波形Ｖin
（ｔ）を示し、これをブーストコンバータ及びインダク
タの電流に供給する。その平均値は入力電圧波形に従
い、高力率及び低力率の入力電流高周波ひずみを得る。
【図１２】図１２（Ａ）及び（Ｂ）は高レベルの入力電
圧状態における共通の時間スケールでのインダクタの電
流及びＦＥＴ電圧の波形図を示し、図１２（Ｃ）及び
（Ｄ）は低レベルの入力電圧における共通の時間スケー
ルでのインダクタの電流及びＦＥＴ電圧の波形図を示
す。
【図１３】図１３は回路内のＬＣ共振に起因してＡＣ電
源から引き出された入力電流の電流ひずみを示す波形図
である。
【図１４】図１４はインダクタの電流へのＬＣ共振の影
響を示すグラフであり、入力電圧が低レベルにあるとき
ＬＣ共振の影響によりマイナス電流が流れる。
【図１５】図１５は本発明によるラインドロツプアウト
回復回路を含むＰＭＷスイツチモード調整器を示す回路
図である。
【図１６】図１６は起動中及びラインのドロツプアウト
の回復中における図１５のＰＭＷスイツチモード調整器
の出力電圧の波形図である。
【図１７】図１７は起動中及びラインのドロツプアウト
の回復中における図１５のＰＭＷスイツチモード調整器
の整流された入力電圧の波形図である。
【符号の説明】
１……電磁的干渉フイルタ、２……ヒユーズ、３……全
波整流器ブリツジ、４……ブーストスイツチモードＤＣ
−ＤＣコンバータ、５……分離ＤＣ−ＤＣコンバータ、
９……コントローラ、１１……入力フイルタコンデン
サ、１３……インダクタ、１５……電源スイツチ、１７
……ダイオード、２１……出力フイルタコンデンサ、２
３、２５……入力端子、２７……ＤＣ出力端子、３５、
３７、３８、４１、４３、１０３、１０５、１３２、１
３５、１３７、１５３、１５５、１５７、２０１、２１
５……抵抗、４０、４２、４４、６１、６６、７１、８
１、９１、１１５、１３４、１４１、１７５……コンデ
ンサ、４５、６３、８３、９５、１６１、１８１……コ
ンパレータ、４７、５３、１４７……２入力ＯＲゲー
ト、４８……駆動回路、４９、１２１、１４５……イン
バータ、５１、１５１……ＲＳフリツプフロツプ、５
２、５５、６５、７５、８５、１１７、１２３、１２
５、１８５……トランジスタ、５７、６７、７７、８
７、１１３、１７７……電流源、６４……コントローラ
回路、７３、１８３……差動増幅回路、８４、８６……
ダイオード、９７、１６３……３入力ＯＲゲート、１０
１……線形モード増幅器、１０７、１２７……演算増幅
器、１１１、１３１、２０３、２０５、２０７、２０
９、２１１、２１３、２１７、２１９、３１１、３１
３、３２１、３２３、３２５、３３３、３４１、３４
３、３４４、３４５、３５３、３５５、３５７、３５
９、３６１、３６３、３６５、３７３、３７５……ＮＰ
Ｎトランジスタ、１３３……平方根ブロツク、１６５…
…３入力ＮＯＲゲート、１６７……ヒステリシスコンパ
レータ、３１５、３１７、３３５、３３７、３４７、３
４９、３５１、３６６、３６７、３６９、３７１……Ｐ
ＮＰトランジスタ、３８５……Ｔゲート、３８６……帰
還インピーダンス、３８７……ＰＭＷ制御回路、３９１
……ラインドロツプアウト検出回路。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】スイツチモードコンバータのスイツチング
    を制御することにより所望の出力を得るソフト始動回路
    において、 スイツチモードコンバータに結合されることにより、上
    記スイツチモードコンバータの制御すべき出力に比例す
    る信号を供給する手段と、 上記所望の出力値に比例する基準信号を供給する手段
    と、 基準信号を供給する上記手段に接続されることにより、
    上記スイツチモードコンバータの始動の間及び再始動の
    間に上記基準信号までランプさせるランプ信号を発生す
    るランプ回路と、 上記スイツチモードコンバータの制御すべき出力に比例
    する信号を供給する上記手段に接続されることにより、
    上記スイツチモードコンバータの制御すべき出力に比例
    する値で上記ランプ回路を始動させる手段と、 上記ランプ回路のランプ信号を上記スイツチモードコン
    バータの制御すべき出力に比例する上記信号と比較する
    ことにより、上記スイツチモードコンバータの動作を制
    御する誤差信号を発生する手段とを具えることを特徴と
    するスイツチモードコンバータ。
  2. 【請求項２】上記ランプ回路は第１の信号を発生する手
    段と、上記第１の信号を積分して第２の信号を供給する
    手段と、上記第２の信号を上記基準信号の値にクランプ
    する手段とを具え、上記第２の信号は上記ランプ回路の
    ランプ信号であることを特徴とする請求項１に記載のス
    イツチモードコンバータ。
  3. 【請求項３】上記ランプ回路は電流源と、上記電流源に
    接続されたコンデンサと、上記コンデンサの電圧を上記
    基準信号の値に制限するクランプ回路とを具え、上記コ
    ンデンサの電圧は上記ランプ回路の信号を供給すること
    を特徴とする請求項１に記載のスイツチモードコンバー
    タ。
  4. 【請求項４】スイツチモード電源コンバータを再始動さ
    せる回路において、 上記スイツチモード電源コンバータの所望の出力に比例
    する第１の信号を供給する手段と、 第２の信号を発生する手段、上記第２の信号を積分して
    第３の信号を供給する手段及び上記第３の信号を予め定
    めた値にクランプする手段を含む、上記第１の信号値を
    再始動中に修正する手段と、 上記スイツチモード電源コンバータの出力端に結合され
    ることにより、上記スイツチモードコンバータの制御す
    べき出力に比例する第４の信号を発生する手段と、 上記第３の信号及び上記第４の信号間の差に比例する第
    ５の信号を供給する手段と、 上記スイツチモード電源コンバータの入力端に接続され
    ることにより、上記スイツチモード電源コンバータへの
    入力電圧が予め決められた値以下まで減少することを検
    出し、上記第２の信号の発生を含むスイツチモードコン
    バータの動作を停止させる手段と、 スイツチモードコンバータの動作を停止させる上記手段
    に接続されることにより、スイツチモードコンバータの
    動作を停止させる上記手段が上記スイツチモードコンバ
    ータの動作を停止させるときに上記第４の信号が上記第
    ５の信号に従うように積分し、これにより再始動時、上
    記第５の信号が上記第３の信号の初期値を供給する手段
    とを具えることを特徴とするスイツチモードコンバー
    タ。
  5. 【請求項５】第２の信号を発生する上記手段は電流源を
    含み、上記第２の信号を積分する上記手段は上記電流源
    に接続されたコンデンサを含み、上記コンデンサの電圧
    は上記第３の信号を供給することを特徴とする請求項４
    に記載のスイツチモードコンバータ。
  6. 【請求項６】入力端から出力端への電力の転送を制御す
    るスイツチを有するスイツチモードコンバータにおい
    て、上記スイツチモードコンバータは、 上記スイツチモードコンバータの出力端に結合されるこ
    とにより、上記コンバータが供給した出力に比例する信
    号を発生する手段と、 基準信号を発生し、上記基準信号が予め決められた最大
    値まで増加する速度を制御する手段を含む手段と、 上記スイツチモードコンバータの上記出力に比例する上
    記信号を上記基準信号と比較することにより誤差信号を
    発生する手段と、 上記スイツチモードコンバータのスイツチングを制御す
    ることにより上記誤差信号に応答する、上記スイツチモ
    ードコンバータの上記出力電圧を制御する制御手段と、 上記スイツチモードコンバータに送出された入力電圧の
    降下を予め決めた値以下で検出する手段と、 上記スイツチモードコンバータに送出された入力電圧の
    降下を予め決めた値以下で検出する上記手段に応答し
    て、上記入力電圧が予め決めた値以下であるときに上記
    スイツチモードコンバータのスイツチングを中断する手
    段と、 上記スイツチモードコンバータに送出された入力電圧の
    降下を予め決めた値以下で検出する上記手段に応答し
    て、上記入力電圧が予め決められた値以下の間は基準電
    圧に上記スイツチモードコンバータの上記出力に比例す
    る上記信号を追跡させ、上記入力電圧がもはや予め決め
    られた値以下にならないときには上記基準電圧は予め決
    められた速度で予め決めた最大値まで増加し、上記スイ
    ツチモードコンバータがスイツチングを再開するように
    なされた手段とを具えることを特徴とするスイツチモー
    ドコンバータ。
  7. 【請求項７】基準信号を発生する上記手段は電流源と、
    上記電流源に接続されたコンデンサと、上記コンデンサ
    の電圧を予め決めた値に制限するクランプ回路とを含む
    ことを特徴とする請求項６に記載のスイツチモードコン
    バータ。
  8. 【請求項８】上記制御手段はパルス幅変調制御回路であ
    ることを特徴とする請求項６に記載のスイツチモードコ
    ンバータ。
JP5196832A 1992-08-10 1993-07-14 スイツチモ―ドコンバ―タ Expired - Lifetime JP2500999B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/927,903 US5264782A (en) 1992-08-10 1992-08-10 Dropout recovery circuit
US07/927903 1992-08-10

Publications (2)

Publication Number Publication Date
JPH06178532A true JPH06178532A (ja) 1994-06-24
JP2500999B2 JP2500999B2 (ja) 1996-05-29

Family

ID=25455431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5196832A Expired - Lifetime JP2500999B2 (ja) 1992-08-10 1993-07-14 スイツチモ―ドコンバ―タ

Country Status (4)

Country Link
US (1) US5264782A (ja)
EP (1) EP0582814B1 (ja)
JP (1) JP2500999B2 (ja)
DE (1) DE69315391D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911806B2 (en) 1995-11-28 2005-06-28 Fujitsu Limited DC to DC converter producing output voltage exhibiting rise and fall characteristics independent of load thereon

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387822A (en) * 1992-11-30 1995-02-07 Toko America, Inc. Error signal isolator circuit
US5490055A (en) * 1993-03-03 1996-02-06 At&T Corp. Multiloop feedback control apparatus for DC/DC converters with frequency-shaping band pass current control
US5497312A (en) * 1993-05-13 1996-03-05 Toko America, Inc. Drive signal controlled undervoltage lockout circuit
WO1995022194A1 (en) * 1994-02-10 1995-08-17 Philips Electronics N.V. High frequency ac/ac converter with power factor correction
DE4408009A1 (de) * 1994-03-10 1995-06-01 Abb Management Ag Gleichspannungs-Netzgerät für einen weiten Eingangsspannungsbereich
JPH07322602A (ja) * 1994-05-23 1995-12-08 Fujitsu Ltd 電源装置
US5659460A (en) * 1994-11-03 1997-08-19 Vlt Corporation Switch control in quantized power converters
DE19521663A1 (de) * 1995-06-14 1996-12-19 Philips Patentverwaltung Integrierter Schaltkreis mit Spannungsregelschaltung
FR2755317B1 (fr) * 1996-10-25 1999-01-15 Sgs Thomson Microelectronics Regulateur de tension a generation interne d'un signal logique
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
US5892355A (en) * 1997-03-21 1999-04-06 Pansier; Frans Current and voltage-sensing
US5815381A (en) * 1997-06-06 1998-09-29 Burr-Brown Corporation Single-barrier closed loop DC-to-DC converter and method
US5917313A (en) * 1997-12-19 1999-06-29 Stmicroelectronics, Inc. DC-to-DC converter with soft-start error amplifier and associated method
US6147883A (en) 1998-11-16 2000-11-14 Power Integrations, Inc. Output feedback and under-voltage detection
US6198258B1 (en) * 1999-04-28 2001-03-06 Rohm Co., Ltd. DC-DC converter capable of soft starting function by slowly raising reference voltage
EP1049230B1 (en) * 1999-04-29 2005-12-14 STMicroelectronics S.r.l. DC-DC converter usable as a battery charger, and method for charging a battery
DE69925593D1 (de) 1999-09-08 2005-07-07 St Microelectronics Srl Verfahren und Schaltungsanordnung zum Testen der Anwesenheit von mehreren Versorgungsspannungen in einer integrierten Schaltung
US6229290B1 (en) * 2000-05-19 2001-05-08 Silicon Storage Technology, Inc. Voltage regulating circuit with a clamp up circuit and a clamp down circuit operating in tandem
US6329802B1 (en) 2000-05-23 2001-12-11 Honeywell International Inc. Method and apparatus for programmable power curve and wave generator
DE10038321A1 (de) * 2000-08-05 2002-02-14 Philips Corp Intellectual Pty Anpaßschaltung für Audio- und Videosignale
US6580259B2 (en) * 2001-01-17 2003-06-17 The University Of Hong Kong High efficiency AC-DC converter with power factor corrector
US6580593B2 (en) 2001-03-14 2003-06-17 Power Integrations, Inc. Method and apparatus for fault condition protection of a switched mode power supply
US6832356B1 (en) * 2001-05-04 2004-12-14 Ixys Corporation Gate driver for power device
CN1513224A (zh) * 2001-06-05 2004-07-14 �ʼҷ����ֵ������޹�˾ 具有受控通电和断电顺序的电源结构
US6630903B1 (en) 2001-09-28 2003-10-07 Itt Manufacturing Enterprises, Inc. Programmable power regulator for medium to high power RF amplifiers with variable frequency applications
US6677736B1 (en) 2001-09-28 2004-01-13 Itt Manufacturing Enterprises, Inc. Energy recovery system for droop compensation circuitry
US6661214B1 (en) 2001-09-28 2003-12-09 Itt Manufacturing Enterprises, Inc. Droop compensation circuitry
US6608521B1 (en) 2002-05-14 2003-08-19 Texas Instruments Incorporated Pulse width modulation regulator control circuit having precise frequency and amplitude control
DE10226031A1 (de) * 2002-06-12 2003-12-24 Bosch Gmbh Robert Schaltregler, insbesondere Abwärtswandler, und Schaltregelverfahren
US8253197B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212316B2 (en) 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253195B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212315B2 (en) 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212317B2 (en) 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) * 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US7195981B2 (en) * 2004-08-23 2007-03-27 Enpirion, Inc. Method of forming an integrated circuit employable with a power converter
US7214985B2 (en) * 2004-08-23 2007-05-08 Enpirion, Inc. Integrated circuit incorporating higher voltage devices and low voltage devices therein
US7190026B2 (en) * 2004-08-23 2007-03-13 Enpirion, Inc. Integrated circuit employable with a power converter
US7335948B2 (en) * 2004-08-23 2008-02-26 Enpirion, Inc. Integrated circuit incorporating higher voltage devices and low voltage devices therein
US7232733B2 (en) * 2004-08-23 2007-06-19 Enpirion, Inc. Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein
US7186606B2 (en) * 2004-08-23 2007-03-06 Enpirion, Inc. Method of forming an integrated circuit employable with a power converter
US7229886B2 (en) * 2004-08-23 2007-06-12 Enpirion, Inc. Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein
JP2006062515A (ja) * 2004-08-26 2006-03-09 Favess Co Ltd 昇圧装置及び電動パワーステアリング装置
CN100423433C (zh) * 2005-02-07 2008-10-01 崇贸科技股份有限公司 柔性启动装置
JP4678215B2 (ja) * 2005-03-15 2011-04-27 サンケン電気株式会社 スイッチング電源装置
DE102006002712B4 (de) * 2006-01-19 2015-11-26 Austriamicrosystems Ag Schaltungsanordnung zur Spannungsversorgung und Verfahren
US7449870B2 (en) * 2006-02-06 2008-11-11 Honeywell International Inc. Circuitry and method for limiting peak current from a voltage source
US7535211B2 (en) * 2006-05-24 2009-05-19 Intersil Americas Inc. Voltage regulator having current canceling compensation
TWI325679B (en) * 2006-05-24 2010-06-01 Intersil Inc Voltage regulator and method of current cancellation for a voltage regulator
US20080170417A1 (en) * 2007-01-12 2008-07-17 Jian Yang Adjustable shunt regulator with soft-start reference
US7635968B2 (en) * 2007-01-25 2009-12-22 Dell Products, Lp Techniques for handling low line voltage Conditions in power supply units
CN101267155B (zh) * 2007-03-13 2010-04-14 昂宝电子（上海）有限公司 用于为功率系统提供稳定控制的系统与方法
CN101657774B (zh) * 2007-03-19 2012-10-17 温科·昆茨 用于调节电源电压的方法
US7747900B2 (en) * 2007-04-02 2010-06-29 International Business Machines Corporation Thresholding system power loss notifications in a data processing system based on vital product data
US7937602B2 (en) * 2007-04-02 2011-05-03 International Business Machines Corporation System and method for thresholding system power loss notifications in a data processing system based on current distribution network configuration
US8190925B2 (en) * 2008-10-02 2012-05-29 International Business Machines Corporation Single shared power domain dynamic load based power loss detection and notification
US8080820B2 (en) * 2009-03-16 2011-12-20 Intel Corporation Apparatus and methods for improving parallel conduction in a quantum well device
EP2360824B1 (en) 2009-12-31 2015-08-26 Nxp B.V. Controller for a power conversion circuit
CN102545572B (zh) * 2010-12-29 2016-07-20 华润矽威科技（上海）有限公司 一种采用电容复用的软启动电路及方法
US8890501B2 (en) * 2011-02-11 2014-11-18 Intersil Americas, Llc System and method for soft-starting a power converter with a pre-charged output
CN103855134A (zh) 2012-11-30 2014-06-11 英力股份有限公司 包括耦合至解耦合器件的半导体器件的装置
KR101422962B1 (ko) * 2012-12-28 2014-07-28 서울시립대학교 산학협력단 역률 개선 회로
US9285812B2 (en) 2013-02-01 2016-03-15 Allegro Microsystems, Llc Soft start circuits and techniques
US10199950B1 (en) 2013-07-02 2019-02-05 Vlt, Inc. Power distribution architecture with series-connected bus converter
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9536938B1 (en) 2013-11-27 2017-01-03 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same
US9774257B2 (en) * 2014-05-23 2017-09-26 Allegro Microsystems, Llc Control circuit for a switching regulator driving an LED load with controlled PWM dimming
CN104201875B (zh) * 2014-08-07 2017-01-25 矽力杰半导体技术(杭州)有限公司 短路保护软启动电路及方法
US10103627B2 (en) 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
JP7063753B2 (ja) * 2018-07-13 2022-05-09 エイブリック株式会社 ボルテージレギュレータ及びボルテージレギュレータの制御方法
US11050347B2 (en) 2019-07-01 2021-06-29 Nxp Usa, Inc. Dynamic enhancement of loop response upon recovery from fault conditions
US11411497B2 (en) 2020-08-18 2022-08-09 Nxp Usa, Inc. Switching power regulator and method for recovering the switching power regulator from an unregulated state

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226265A (ja) * 1985-07-25 1987-02-04 Mitsui Toatsu Chem Inc ３，３′−ジアミノジフエニルスルホンの製造法
JPH0428788U (ja) * 1990-07-03 1992-03-06

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959714A (en) * 1973-09-24 1976-05-25 Sperry Rand Corporation Transient turn-on protection circuit for power supplies
JPS57132762A (en) * 1981-02-10 1982-08-17 Nec Corp Soft start control circuit for dc/dc converter
DE3310380A1 (de) * 1983-03-22 1984-10-04 Siemens AG, 1000 Berlin und 8000 München Anlaufschaltung fuer ein schaltnetzteil
US4598351A (en) * 1984-02-27 1986-07-01 Sundstrand Corporation Soft-start control for a push-pull converter-regulator with a flux balancing circuit
US4806842A (en) * 1988-05-09 1989-02-21 National Semiconductor Corporation Soft start for five pin switching regulators
DE4015672A1 (de) * 1990-05-16 1991-11-21 Ant Nachrichtentech Verfahren zur beeinflussung des anlaufverhaltens eines schaltreglers sowie schaltregler und anwendung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226265A (ja) * 1985-07-25 1987-02-04 Mitsui Toatsu Chem Inc ３，３′−ジアミノジフエニルスルホンの製造法
JPH0428788U (ja) * 1990-07-03 1992-03-06

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911806B2 (en) 1995-11-28 2005-06-28 Fujitsu Limited DC to DC converter producing output voltage exhibiting rise and fall characteristics independent of load thereon
US7129682B2 (en) 1995-11-28 2006-10-31 Fujitsu Limited DC to DC converter producing output voltage exhibit rise and fall characteristics independent of load thereon

Also Published As

Publication number Publication date
EP0582814A2 (en) 1994-02-16
EP0582814B1 (en) 1997-11-26
US5264782A (en) 1993-11-23
EP0582814A3 (en) 1994-12-14
DE69315391D1 (de) 1998-01-08
JP2500999B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
JP2500999B2 (ja) スイツチモ―ドコンバ―タ
JP2610096B2 (ja) ブースト・コンバータ
US5264780A (en) On time control and gain circuit
USRE39065E1 (en) Switching voltage regulator circuit
US6498466B1 (en) Cancellation of slope compensation effect on current limit
US5600234A (en) Switch mode power converter and method
US7176668B2 (en) Switching regulator with advanced slope compensation
CA1278339C (en) Inductor current control circuit
US7023713B2 (en) Voltage overshoot reduction circuits
US7868603B2 (en) Method and apparatus to compensate for supply voltage variations in a PWM-based voltage regulator
US8368475B2 (en) Oscillator circuit
US5406468A (en) Method for minimizing output transient responses in a power supply
US7723972B1 (en) Reducing soft start delay and providing soft recovery in power system controllers
US4293902A (en) Transformerless fast current limiter with symetry correction for a switched-mode power supply
JPH10225105A (ja) Ｄｃ／ｄｃコンバータ
US4468723A (en) Magnetically regulated power supply
JP2000217341A (ja) プログラム可能スル―レ―トリミッタを有する低ノイズステップダウンスイッチングレギュレ―タ回路、およびその使用方法
JP3493285B2 (ja) 力率改善回路
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
KR100415187B1 (ko) 고역률보상회로
CN117175930B (zh) 用于监控系统的干扰抑制模块
JPH05308733A (ja) 充電回路方式及び充電装置
US10673330B2 (en) Switching regulator with a frequency characteristics separation circuit and a phase compensation circuit
EP3944481A1 (en) Duty cycle control for switching power converters
JPS60219964A (ja) コンバ−タ回路