JPH06178164A - 適応等化処理における安定性および収束速度の適応制御方法 - Google Patents
適応等化処理における安定性および収束速度の適応制御方法Info
- Publication number
- JPH06178164A JPH06178164A JP43A JP33152792A JPH06178164A JP H06178164 A JPH06178164 A JP H06178164A JP 43 A JP43 A JP 43A JP 33152792 A JP33152792 A JP 33152792A JP H06178164 A JPH06178164 A JP H06178164A
- Authority
- JP
- Japan
- Prior art keywords
- adaptive
- adaptive equalization
- algorithm
- control method
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、適応等化処理における制御方法に
関するもので、適応等化アルゴリズムにおける適応定数
を入力信号の相関行列から固有値を計算する事により安
定性と収束性を向上する適応等化制御方法を提供するも
のである。 【構成】 DCTブロック3で入力信号の相関行列の推定値
を計算し、スカラ誤差は除算器17、減算器18、最大整数
出力回路19により求められ、比較器20で、許容レベルよ
り小さければ支配的な固有値が見つかる。一度、支配的
な固有値が見つかればゼロフォーシングアルゴリズムが
RAM29に記憶された重み係数を用いて重み係数を計算す
るのに使用される。加算器22の出力である誤差は、比較
器23を使用し一種の決定アルゴリズムとして使用され
る。誤差レベルが許容レベルに達すればアルゴリズムは
終了し、FIFO25はフィルタ24からの最終出力を読み込み
出力する。
関するもので、適応等化アルゴリズムにおける適応定数
を入力信号の相関行列から固有値を計算する事により安
定性と収束性を向上する適応等化制御方法を提供するも
のである。 【構成】 DCTブロック3で入力信号の相関行列の推定値
を計算し、スカラ誤差は除算器17、減算器18、最大整数
出力回路19により求められ、比較器20で、許容レベルよ
り小さければ支配的な固有値が見つかる。一度、支配的
な固有値が見つかればゼロフォーシングアルゴリズムが
RAM29に記憶された重み係数を用いて重み係数を計算す
るのに使用される。加算器22の出力である誤差は、比較
器23を使用し一種の決定アルゴリズムとして使用され
る。誤差レベルが許容レベルに達すればアルゴリズムは
終了し、FIFO25はフィルタ24からの最終出力を読み込み
出力する。
Description
【０００１】
【産業上の利用分野】本発明は、安定で収束する適応定
数を自動的に選択する事の出来る適応制御方法に関する
ものである。
数を自動的に選択する事の出来る適応制御方法に関する
ものである。
【０００２】
【従来の技術】適応等化は、十分に確立された分野であ
り、長年にわたり研究されてきており教科書や学術論等
に掲載されている。適応等化は、基本的にフィルタや適
応制御アルゴリズムにより入力信号を理想信号に波形整
形する処理である。なぜなら、信号は伝送中にさまざま
な種類の歪やノイズの影響を受けるからである（これが
歪んだ信号となる）。これらの歪やノイズを取り除いて
元の信号を再生する事が重要となってくる。適応フィル
タは時間変化しかつ自己修正を行うプロセッサにより元
の信号を再生する手段を提供する。
り、長年にわたり研究されてきており教科書や学術論等
に掲載されている。適応等化は、基本的にフィルタや適
応制御アルゴリズムにより入力信号を理想信号に波形整
形する処理である。なぜなら、信号は伝送中にさまざま
な種類の歪やノイズの影響を受けるからである（これが
歪んだ信号となる）。これらの歪やノイズを取り除いて
元の信号を再生する事が重要となってくる。適応フィル
タは時間変化しかつ自己修正を行うプロセッサにより元
の信号を再生する手段を提供する。
【０００３】適応フィルタに対する数値解、例えば、自
己修正の重み係数は性能表面と呼ばれるおわん型の放物
誤差関数の中で求められる。適応アルゴリズムは、性能
表面上での最小点を探す事によって誤差関数のゼロかそ
れに近い近似値を見つける。そのポイントで最適な重み
係数が見つかる。適応定数は、普通適応アルゴリズムに
含まれる。これらの適応係数は、数値解を見つけるため
のステップサイズを決定する。
己修正の重み係数は性能表面と呼ばれるおわん型の放物
誤差関数の中で求められる。適応アルゴリズムは、性能
表面上での最小点を探す事によって誤差関数のゼロかそ
れに近い近似値を見つける。そのポイントで最適な重み
係数が見つかる。適応定数は、普通適応アルゴリズムに
含まれる。これらの適応係数は、数値解を見つけるため
のステップサイズを決定する。
【０００４】
【発明が解決しようとする課題】しかしながら、適応等
化処理を実現する時に、安定で収束する適応アルゴリズ
ムの適応定数を選択する処理は、通常試行手法によって
いる。この試行手法は、非常に時間がかかる。なぜなら
設計者は、文字通り浮動小数点の適応係数の有限数で苦
労して実験する。従って、適応等化処理の設計者は、最
適な適応定数を見つけなければならないという重荷を背
負っている。安定な定数が決定されたとしても、設計者
はゼロ誤差レベルに到達するのに必要な繰り返し回数や
少なくとも以前に決定された最小収束レベルは分からな
い。
化処理を実現する時に、安定で収束する適応アルゴリズ
ムの適応定数を選択する処理は、通常試行手法によって
いる。この試行手法は、非常に時間がかかる。なぜなら
設計者は、文字通り浮動小数点の適応係数の有限数で苦
労して実験する。従って、適応等化処理の設計者は、最
適な適応定数を見つけなければならないという重荷を背
負っている。安定な定数が決定されたとしても、設計者
はゼロ誤差レベルに到達するのに必要な繰り返し回数や
少なくとも以前に決定された最小収束レベルは分からな
い。
【０００５】本発明はかかる点に鑑み、適応制御システ
ムの設計者に自動的、安定かつ信頼できる適応等化制御
方法を提供する事である。
ムの設計者に自動的、安定かつ信頼できる適応等化制御
方法を提供する事である。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明は、入力信号の相関行列の推定値を計算する手
段と、前記推定入力信号行列の支配的な固有値を計算す
る手段と、前記支配的な固有値を適応定数として使用す
る適応等化処理する手段と、前記適応等化処理の誤差信
号を計算する手段とを備え、前記適応等化処理の制御に
前記誤差信号を使用する構成となっている。
に本発明は、入力信号の相関行列の推定値を計算する手
段と、前記推定入力信号行列の支配的な固有値を計算す
る手段と、前記支配的な固有値を適応定数として使用す
る適応等化処理する手段と、前記適応等化処理の誤差信
号を計算する手段とを備え、前記適応等化処理の制御に
前記誤差信号を使用する構成となっている。
【０００７】
【作用】本発明は上記した構成により、適応等化処理を
自動、安定かつ収束させる事が可能となる。
自動、安定かつ収束させる事が可能となる。
【０００８】
【実施例】以下本発明の一実施例の適応等化制御方法に
ついて図面及びフローチャートを参照しながら説明す
る。図１は、適応等化制御方法を具現化する適応等化制
御装置のブロック図を示している。図２は、適応等化制
御方法の基本的なフローチャート、図３は、最大整数を
見つける最大整数出力回路を実現するハードウェアのブ
ロック図である。
ついて図面及びフローチャートを参照しながら説明す
る。図１は、適応等化制御方法を具現化する適応等化制
御装置のブロック図を示している。図２は、適応等化制
御方法の基本的なフローチャート、図３は、最大整数を
見つける最大整数出力回路を実現するハードウェアのブ
ロック図である。
【０００９】図１において、１は入力信号、２、２５は
ＦＩＦＯ、３はＤＣＴブロック、４、７、１０、１３、
２９はＲＡＭ、５は乱数発生器、６、１２はＲＡＭ制御
回路とカウンタとからなるＲＡＭカウンタ部、１１は累
積加算器、１６はラッチ、９、１７は除算器、１８は減
算器、２１は乗算器、２２は加算器、８、１４、１９は
図３で示される最大整数出力回路、１５、２０、２３は
比較器、２４はフィルタ、２６は出力信号、２７は理想
信号である。
ＦＩＦＯ、３はＤＣＴブロック、４、７、１０、１３、
２９はＲＡＭ、５は乱数発生器、６、１２はＲＡＭ制御
回路とカウンタとからなるＲＡＭカウンタ部、１１は累
積加算器、１６はラッチ、９、１７は除算器、１８は減
算器、２１は乗算器、２２は加算器、８、１４、１９は
図３で示される最大整数出力回路、１５、２０、２３は
比較器、２４はフィルタ、２６は出力信号、２７は理想
信号である。
【００１０】また、図３において、３０は出力信号、３
１〜３３は３ステートラッチ、３４は比較器、３５は出
力信号である。カウンタは３ステートラッチを制御し、
比較器は比較する現在値を受けるか拒絶するか信号を送
出する。
１〜３３は３ステートラッチ、３４は比較器、３５は出
力信号である。カウンタは３ステートラッチを制御し、
比較器は比較する現在値を受けるか拒絶するか信号を送
出する。
【００１１】以上のように構成された本実施例の動作に
ついて説明すると、まず、理想信号２７は、通常ＲＯＭ
に記憶される。安定で収束する適応定数は、推定入力信
号相関行列の支配的固有値の１／２に選ぶ事によって決
定される。入力信号相関行列は不明であると仮定すると
推定が必要となる。理論的には、最急降下アルゴリズム
の収束性や安定性に対する必要かつ十分な条件は、以下
の条件によって満足される。λmaxは推定入力相関行列
の最大固有値であり、μは適応定数である。 ０＜μ＜２／λmax ＤＣＴブロック３は、この入力信号相関行列を推定し、
結果はＲＡＭ４に出力される。支配的な固有値の計算
は、パワーメソッドによって解決される。このアルゴリ
ズムは、基本的には図３に対する基本部分である。
ついて説明すると、まず、理想信号２７は、通常ＲＯＭ
に記憶される。安定で収束する適応定数は、推定入力信
号相関行列の支配的固有値の１／２に選ぶ事によって決
定される。入力信号相関行列は不明であると仮定すると
推定が必要となる。理論的には、最急降下アルゴリズム
の収束性や安定性に対する必要かつ十分な条件は、以下
の条件によって満足される。λmaxは推定入力相関行列
の最大固有値であり、μは適応定数である。 ０＜μ＜２／λmax ＤＣＴブロック３は、この入力信号相関行列を推定し、
結果はＲＡＭ４に出力される。支配的な固有値の計算
は、パワーメソッドによって解決される。このアルゴリ
ズムは、基本的には図３に対する基本部分である。
【００１２】非ゼロベクトルは、乱数発生器５によって
ランダムに発生される。しかしながら、単一ベクタが最
初に使用されるべきである。このベクタは、ＲＡＭ７に
記憶され、最大整数を見つけるのに最大整数出力回路８
で使用される。これは、除算器９によってＲＡＭ７の内
容をＲＡＭ１０への出力結果で除算するのに使用され
る。この除算器９は、乗算器２１によって置き換える事
も可能である。この際、入力信号を反転する必要があ
る。ＲＡＭ１０の内容は、ＲＡＭ４の内容によって累積
加算器１１に入力される。
ランダムに発生される。しかしながら、単一ベクタが最
初に使用されるべきである。このベクタは、ＲＡＭ７に
記憶され、最大整数を見つけるのに最大整数出力回路８
で使用される。これは、除算器９によってＲＡＭ７の内
容をＲＡＭ１０への出力結果で除算するのに使用され
る。この除算器９は、乗算器２１によって置き換える事
も可能である。この際、入力信号を反転する必要があ
る。ＲＡＭ１０の内容は、ＲＡＭ４の内容によって累積
加算器１１に入力される。
【００１３】累積加算器１１の出力は、ＲＡＭ１３に記
憶される。最大整数は、最大整数出力回路１４によって
ＲＡＭ１３の内容に対して見つけられる。この出力は、
ラッチ１６に記録される。さらにこの出力は、比較器１
５にて比較される。０の固有値が見つかった場合、他の
ランダムベクタが再生される。スカラ誤差は除算器１
７、減算器１８、最大整数出力回路１９によって求めら
れる。比較器２０を使用する事によって、もしスカラ誤
差が以前に決定した許容レベルより小さければ支配的な
固有値が見つかる。もし、そうでない場合には除算器１
７と減算器１８の間の信号がＲＡＭ１０に入力し直され
る。
憶される。最大整数は、最大整数出力回路１４によって
ＲＡＭ１３の内容に対して見つけられる。この出力は、
ラッチ１６に記録される。さらにこの出力は、比較器１
５にて比較される。０の固有値が見つかった場合、他の
ランダムベクタが再生される。スカラ誤差は除算器１
７、減算器１８、最大整数出力回路１９によって求めら
れる。比較器２０を使用する事によって、もしスカラ誤
差が以前に決定した許容レベルより小さければ支配的な
固有値が見つかる。もし、そうでない場合には除算器１
７と減算器１８の間の信号がＲＡＭ１０に入力し直され
る。
【００１４】一度、支配的な固有値が見つかればゼロフ
ォーシングアルゴリズムがＲＡＭ２９に記憶された重み
係数を用いて重み係数を計算するのに使用される。加算
器２２の出力である誤差は、比較器２３を使用する事に
よって一種の決定アルゴリズムとして使用される。この
時点において、以前に決定された繰り返し回数は必要で
はない。もし、二乗誤差レベルがゼロか以前に決定され
た許容レベルに達すれば、アルゴリズムは終了し、ＦＩ
ＦＯ２５はフィルタ２４からの最終出力を読み込む。
ォーシングアルゴリズムがＲＡＭ２９に記憶された重み
係数を用いて重み係数を計算するのに使用される。加算
器２２の出力である誤差は、比較器２３を使用する事に
よって一種の決定アルゴリズムとして使用される。この
時点において、以前に決定された繰り返し回数は必要で
はない。もし、二乗誤差レベルがゼロか以前に決定され
た許容レベルに達すれば、アルゴリズムは終了し、ＦＩ
ＦＯ２５はフィルタ２４からの最終出力を読み込む。
【００１５】もし二乗誤差レベルがゼロか以前に決定さ
れた許容レベルに達しなければ、適応サイクルは許容レ
ベルに到達するまで続けられ、フィルタ２４からの出力
はＦＩＦＯ２に供給される。後のＦＩＦＯ２の出力は、
入力信号として使用される。
れた許容レベルに達しなければ、適応サイクルは許容レ
ベルに到達するまで続けられ、フィルタ２４からの出力
はＦＩＦＯ２に供給される。後のＦＩＦＯ２の出力は、
入力信号として使用される。
【００１６】なお、パワーメソッドは、固有値を解くの
に用いられる数値手法の中で実現するのが最も容易であ
るので選ばれている。他の固有値を求める手法も使用可
能であるが、複雑さのためにマイクロプロセッサが必要
となる。当然マイクロプロセッサを使用しない方が、シ
ステム全体として高速化が期待される。
に用いられる数値手法の中で実現するのが最も容易であ
るので選ばれている。他の固有値を求める手法も使用可
能であるが、複雑さのためにマイクロプロセッサが必要
となる。当然マイクロプロセッサを使用しない方が、シ
ステム全体として高速化が期待される。
【００１７】また、ゼロフォーシングアルゴリズムは、
ハードウェアの容易さのために選択されている。他のア
ルゴリズムも使用出来るが、恐らくマイクロプロセッサ
が必要となるであろう。
ハードウェアの容易さのために選択されている。他のア
ルゴリズムも使用出来るが、恐らくマイクロプロセッサ
が必要となるであろう。
【００１８】以上のように本発明は、制御方法が安定で
収束する適応定数を各適応等化サイクル中に推定するの
で自動となり、安定で収束する適応定数を容易に見つけ
ることができる。
収束する適応定数を各適応等化サイクル中に推定するの
で自動となり、安定で収束する適応定数を容易に見つけ
ることができる。
【００１９】
【発明の効果】以上のように本発明によれば、適応定数
を推定する事により自動、安定かつ収束する適応等化等
処理が可能となる。
を推定する事により自動、安定かつ収束する適応等化等
処理が可能となる。
【図１】本発明の適応等化制御方法のハードウェア実現
の一実施例におけるブロック図
の一実施例におけるブロック図
【図２】適応等化制御方法のフローチャート
【図３】入力信号の最大整数を求める最大整数出力回路
のブロック図
のブロック図
１ 入力信号 ２，２５ ＦＩＦＯ ３ ＤＣＴブロック ４，７，１０，１３，２９ ＲＡＭ ５ 乱数発生回路 ６，１２ ＲＡＭカウンタ部 ８，１４，１９ 最大整数出力回路 ９，１７ 除算器 １１ 累積加算器 １５，２０，２３ 比較器 １６ ラッチ １８ 減算器 ２１ 乗算器 ２２ 加算器 ２４ フィルタ ２６ 出力信号 ２７ 理想信号
Claims (1)
- 【請求項１】入力信号の相関行列の推定値を計算する手
段と、前記推定入力信号行列の支配的な固有値を計算す
る手段と、前記支配的な固有値を適応定数として使用す
る適応等化処理する手段と、前記適応等化処理の誤差信
号を計算する手段とを備え、前記適応等化処理の制御に
前記誤差信号を使用する事を特徴とした適応等化処理に
おける安定性および収束速度の適応制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06178164A (ja) | 1992-12-11 | 1992-12-11 | 適応等化処理における安定性および収束速度の適応制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06178164A (ja) | 1992-12-11 | 1992-12-11 | 適応等化処理における安定性および収束速度の適応制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06178164A true JPH06178164A (ja) | 1994-06-24 |
Family
ID=18244656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06178164A (ja) | 1992-12-11 | 1992-12-11 | 適応等化処理における安定性および収束速度の適応制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06178164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312660C (zh) * | 2002-04-22 | 2007-04-25 | 皇家飞利浦电子股份有限公司 | 信号合成方法和设备 |
-
1992
- 1992-12-11 JP JP43A patent/JPH06178164A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312660C (zh) * | 2002-04-22 | 2007-04-25 | 皇家飞利浦电子股份有限公司 | 信号合成方法和设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770626B2 (ja) | 適応受信機 | |
| JP4143147B2 (ja) | 波形等化器 | |
| US4701936A (en) | Apparatus and method for adjusting the receivers of data transmission channels | |
| JPH05152900A (ja) | 適応等化システム、入力信号等化方法及びｄｃｅ | |
| JPH04354211A (ja) | ディジタル伝送システムのための受信機 | |
| EP1528560A1 (en) | Adaptive equalizer decoding device and error detecting device | |
| WO2000046802A1 (fr) | Circuit d'egalisation adaptatif | |
| JPH0575499A (ja) | 少ないサンプリング周波数を有する制御ループからなるデータ受信器 | |
| US5461644A (en) | Adaptive viterbi detector | |
| JPH088788A (ja) | 判定帰還型等化器 | |
| JP2616152B2 (ja) | 自動等化器 | |
| JPH06178164A (ja) | 適応等化処理における安定性および収束速度の適応制御方法 | |
| JP3625205B2 (ja) | 適応等化器及び受信装置 | |
| US6684233B1 (en) | Adaptive filter, control method of adaptive filter and storage medium storing therein program thereof | |
| Agarossi et al. | Equalization of non-linear optical channels | |
| JP3866049B2 (ja) | 時間空間等化装置及び等化方法 | |
| Okano et al. | Auxiliary noise power scheduling based on gradient of error power for pre-inverse active noise control | |
| Gatherer et al. | A robust adaptive parallel DFE using extended LMS | |
| JPH07235896A (ja) | 適応等化器 | |
| JP3146609B2 (ja) | 自動等化回路 | |
| Chen et al. | Adaptive Bayesian decision feedback equaliser incorporating co-channel interference compensation | |
| JP3168729B2 (ja) | 自動等化回路 | |
| KR100474821B1 (ko) | 비선형특성을갖는재생신호처리장치및방법 | |
| EP0580199B1 (en) | Adaptive Viterbi detector | |
| Mulgrew et al. | An Adaptive IIR Equaliser |