JPH06175748A - クロック供給回路 - Google Patents

Abstract

(57)【要約】 【目的】 源クロック信号とクロック供給回路の出力ク
ロック信号の誤差信号に基づいて出力クロック信号のリ
ンギングを検出し、このリンギングを最小にするような
ダンピング抵抗を自動的に選定するクロック供給回路を
提供する。 【構成】 クロック発振器２とクロック供給回路出力端
子５のクロック信号の差分信号を誤差信号抽出手段６で
抽出し、この誤差信号６ａに基づいてピーク値検出手段
８、９およびピーク値保存手段１０、１１を介して比較
手段１４、１７でしきい値電圧１５、１６と比較して、
その結果からダンピング抵抗選定手段２０を制御してダ
ンピング抵抗群４から最適な抵抗を選定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パーソナルコンピュ
ータや情報通信装置等の電子装置に高速クロックを供給
するクロック供給回路に関する。

【０００２】

【従来の技術】パーソナルコンピュータや情報通信装置
等の電子装置では、性能向上のために３０ＭＨｚ以上の
高速クロックが必要とされるようになってきており、高
速クロックを周辺回路に供給する場合、駆動能力を上げ
るためにクロック供給回路を介してクロックを供給する
ことは知られている。しかし、クロック供給回路の出力
インピーダンスと周辺回路までの印刷配線板のプリント
パターン等のインピーダンスのミスマッチングにより、
クロック波形にリンギングが発生して周辺回路の動作に
好ましくない影響を与える場合がある。 クロック波形
のリンギング対策は、通常オシロスコープ等でクロック
波形を観測しながらダンピング抵抗値を調整して行って
いる。

【０００３】

【発明が解決しようとする課題】従来のクロック供給回
路のダンピング抵抗値の調整は、調整する人の勘に頼る
ところが多く過小ダンピングや過大ダンピングになるこ
とがあった。図６（ａ）はクロックのリンギング波形、
図６（ｂ）は過小ダンピング波形および過大ダンピング
波形である。またダンピング抵抗挿入のためにクロック
供給回路の出力パターンを切断したり、抵抗調整のため
多くの時間を必要とする課題があった。

【０００４】この発明はこのような課題を解決するため
になされたもので、その目的はクロックにリンギングが
発生した場合でも、適正なダンピングを施して短時間で
バラツキのない理想的なクロックを供給するクロック供
給回路を提供することにある。

【０００５】

【課題を解決するための手段】前記課題を解決するため
この発明に係るクロック供給回路は、源クロック信号を
発生するクロック発振器と、クロックを周辺回路に供給
する出力回路と、クロック出力回路に直列に挿入された
ダンピング抵抗列と、源クロック信号とクロック供給回
路の出力信号の差分信号に基づいてクロック供給回路の
出力信号のリンギング成分を抽出する誤差信号抽出手段
と、誤差信号抽出手段の出力信号のピーク値を検出する
ピーク値検出手段と、ピーク値検出手段で検出したピー
ク値を保存するピーク値保存手段と、ピーク値と予め設
定された値とを比較してダンピング量を判定する比較手
段と、比較手段からの出力信号に基づいて、前記ダンピ
ング抵抗列の抵抗値を選定するダンピング抵抗選定手段
とを備え、源クロック信号とクロック供給回路の出力信
号の差を最小となるように調整することを特徴とする。

【０００６】

【作用】この発明に係るクロック供給回路は、クロック
発振器から出力される源クロック信号とクロック供給回
路の出力信号の差分信号に基づいて前記クロック供給回
路の出力信号のリンギング成分を抽出してリンギング成
分のピーク値を検出し、このピーク値に応じてダンピン
グ抵抗を選定してクロック供給回路の出力信号のリンギ
ング成分を抑制することができる。

【０００７】また、源クロック信号とクロック供給回路
の出力信号を常時比較して、リンギングを抑制するよう
自動的にダンピング抵抗を繰り返し選定するので、リン
ギング成分を最小にすることができる。

【０００８】

【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明に係るクロック供給回路の
実施例のブロック構成図である。図１において、クロッ
ク供給回路１はクロック発振器２と、出力回路３と、ダ
ンピング抵抗列４と、誤差信号抽出手段６と、サンプリ
ングスイッチ７と、ピーク値検出手段８、９と、ピーク
値保存手段１０、１１と、比較手段１４、１７と、ダン
ピング量判別器１８と、ダンピング抵抗方向判別器１９
と、ダンピング抵抗選定手段２０から構成する。

【０００９】また、半周期サンプラー２２はクロック発
振器２の源クロックに基づき、サンプリングスイッチ７
を半周期のみオンさせ、分周器２１は源クロックに基づ
き分周したクロックをダンピング抵抗方向判別器１９に
供給する。１５、１６はそれぞれ正、負の基準電源、２
３は制御ゲートでピーク値保存手段１０、１１とおのお
の並列に接続された電荷放電用スイッチ１２、１３を制
御する。５は周辺回路へクロックを供給するクロック供
給回路の出力端子である。

【００１０】クロック発振器２は水晶振動子等を用いた
高精度で安定な源クロック（基準クロック）２ａを発生
し、源クロック信号２ａを出力回路３に提供し、出力回
路３はクロックを周辺回路に供給するための駆動能力を
上げるためのバッファである。出力回路３の出力信号
（クロック信号）３ａは、通常クロック供給回路の出力
端子５を介して周辺回路へ供給されるが、クロック周波
数が３０ＭＨｚ以上では回路を構成する印刷配線板のプ
リントパターンのインピーダンス等の影響による遅れ要
素（分布抵抗、容量、インダクタンス）があり、リンギ
ングを発生する。ダンピング抵抗列４は、リンギングの
ある出力回路３の出力信号（クロック信号）３ａにダン
ピングを施してリンギングを抑制し、周辺回路の動作に
影響を及ぼさないクロック信号４ａをクロック供給回路
の出力端子５から供給する。

【００１１】リンギングの検出方法とともに、ダンピン
グ抵抗４の構成と抵抗選定手段がこの発明の重要なポイ
ントである。

【００１２】誤差信号抽出手段６は差動増幅器で構成
し、クロック発振器２の源クロック信号２ａとクロック
供給回路の出力端子５のクロック信号４ａの差分を抽出
して誤差信号６ａを出力する。サンプリングスイッチ７
は、半周期サンプラ２２から制御されて誤差信号６ａを
半周期のみサンプリングして正の出力信号７ａおよび負
の出力信号７ｂをそれぞれピーク値検出手段８、９に提
供する。

【００１３】ピーク値検出手段８、９はおのおのダイオ
ード８および９で構成し、サンプリングスイッチ７から
の正の出力信号７ａはダイオード８を介して正のピーク
信号８ａとなり、一方サンプリングスイッチ７からの負
の出力信号７ａはダイオード９を介して負のピーク信号
９ａとなる。

【００１４】ピーク値保存手段１０、１１はおのおのコ
ンデンサＣ１、Ｃ２で構成し、正のピーク信号８ａはコ
ンデンサＣ１に、負のピーク信号９ａはコンデンサＣ２
に積分（充電）されて直流電圧値１０ａおよび１１ａと
して保存する。

【００１５】比較手段１４、１７はおのおの２段の差動
増幅器で構成し、前段はバファ構成、後段は比較器構成
とする。比較手段１４は、ピーク値保存手段１０のコン
デンサＣ１に保存された直流電圧値（正のピーク値信
号）１０ａと正の基準電圧値（＋Ｖｒｅｆ）を比較し、
直流電圧値１０ａと正の基準電圧値（＋Ｖｒｅｆ）の差
分信号１４ａを出力する。同様に、比較手段１５もピー
ク値保存手段１１のコンデンサＣ２に保存された直流電
圧値（負のピーク値信号）１１ａと負の基準電圧値（−
Ｖｒｅｆ）を比較し、負の基準電圧値（−Ｖｒｅｆ）と
直流電圧値１１ａの差分信号１６ａを出力する。

【００１６】正の基準電圧値（＋Ｖｒｅｆ）１５または
負の基準電圧値（−Ｖｒｅｆ）１６は、比較手段１４、
１７のスレシュホールドを設定しており、これらの値を
調整することにより出力端子のクロック信号４ａのリン
ギング抑制レベルを設定することができる。

【００１７】ダンピング量判別器１８は複数のゲートで
論理回路を構成し、比較手段１４からの出力である差分
信号１４ａおよび比較手段１７からの出力である差分信
号１７ａに基づいて、ダンピング抵抗方向判別器１９へ
ダンピング抵抗アップ信号１８ａ、またはダンピング抵
抗ダウン信号１８ｂを提供する。ダンピング抵抗アップ
信号１８ａがＬレベルの場合はダンピング抵抗方向判別
器１９が駆動信号１９ａを出力してダンピング抵抗を増
加するようにダンピング抵抗選定手段２０を制御し、一
方ダンピング抵抗ダウン信号１８ｂがＬレベルの場合は
ダンピング抵抗方向判別器１９が駆動信号１９ｂを出力
してダンピング抵抗を減少するようにダンピング抵抗選
定手段２０を制御する。この実施例では、ダンピング抵
抗方向判別器１９を負論理駆動で構成しているが、正論
理で構成することもできる。

【００１８】また、ダンピング抵抗アップ信号１８ａお
よびダンピング抵抗ダウン信号１８ｂが共にＨレベルの
場合にはダンピング抵抗方向判別器１９は不動作とな
り、駆動信号１９ａならびに１９ｂは出力されない。こ
の状態は比較手段１４、１７のスレシュホールド電圧値
である正の基準電圧値（＋Ｖｒｅｆ）１５または負の基
準電圧値（−Ｖｒｅｆ）１６に基づいて設定したダンピ
ング抵抗の選定を完了してリンギング対策が終了したこ
とを意味しており、制御ゲート２３から出力される制御
信号２３ａにより、電荷放電用スイッチ１２、１３を接
続状態にして、ピーク値保存手段１０、１１のコンデン
サＣ１およびＣ２に保存された直流電圧（正負のピーク
値信号１０ａ、１１ａ）を放電する。

【００１９】ダンピング抵抗選定手段２０はアップダウ
ンバイナリカウンタで構成し、ダンピング抵抗方向判別
器１９の駆動信号１９ａまたは１９ｂに対応して、ダん
ピング抵抗列４の抵抗選定のためのダンピング抵抗ビッ
ト列データ２０ａを出力する。ビット列データ２０ａ
は、ピング抵抗方向判別器１９の駆動信号１９ａまたは
１９ｂで指定されたダビング抵抗増加または減少に応じ
たパルス数に対応したビット列でバイナリ出力する。

【００２０】続いて、この発明に係るクロック供給回路
の動作を図２に基づいて説明する。図２はこの発明に係
るクロック供給回路の各部の波形である。図２におい
て、Ｇ１はクロック発振器２が発生する源クロック２ａ
の波形であり、源クロック波形Ｇ１は出力回路３を介し
てリンギングを含む出力信号（クロック信号）３ａをダ
ンピング抵抗列４に供給する。

【００２１】Ｇ２はリンギングを含む出力信号（クロッ
ク信号）３ａをダンピング抵抗列４を介してリンギング
対策を施したクロック信号４ａの波形であり、リンギン
グ対策に必要なダンピング抵抗値が低いためにダンピン
グ不足となっている状態を示し、一方Ｇ３はダンピング
抵抗値が高いためにダンピング過多なっている状態を示
している。

【００２２】Ｇ４は源クロック信号波形Ｇ１とダンピン
グ不足の場合のクロック信号波形Ｇ２を誤差信号抽出手
段６を介して得られる差分信号（Ｇ２−Ｇ１）である誤
差信号６ａの波形であり、一方Ｇ５は源クロック信号波
形Ｇ１とダンピング過多の場合のクロック信号波形Ｇ３
を誤差信号抽出手段６を介して得られる差分信号（Ｇ３
−Ｇ１）である誤差信号６ａの波形である。

【００２３】Ｇ６はダンピング不足の場合の誤差信号６
ａの波形Ｇ４がサンプリングスイッチ７を介して得られ
るパルスの拡大の出力波形であり、一方Ｇ７はダンピン
グ過多の場合の誤差信号６ａの波形Ｇ５がサンプリング
スイッチ７を介して得られるパルスの拡大の出力波形で
ある。

【００２４】ダンピング不足の場合のＧ６波形は０レベ
ルを中心として正および負の成分を有し、ピーク値検出
手段のダイオード８、９を介して正、負のピーク値が検
出され、ピーク値保存手段１０、１１のコンデンサＣ
１、Ｃ２を介して直流電圧値１０ａ、１１ａとして保存
された後、比較手段１４、１７でスレシュホールド電圧
値である正の基準電圧値（＋Ｖｒｅｆ）１５または負の
基準電圧値（−Ｖｒｅｆ）１６と比較され、差分信号１
４ａおよび１７ａを出力する。

【００２５】差分信号１４ａおよび１７ａはダンピング
量判別器１８に同時に入力され、かつ差分信号１４ａお
よび１７ａはＨレベルであるため、論理回路によりダン
ピング量判別器１８のダンピング抵抗アップ信号１８ａ
はＬレベルとなりダンピング抵抗方向判別器１９は駆動
信号１９ａを出力してダンピング抵抗を増加するように
ダンピング抵抗選定手段２０を制御する。

【００２６】一方、ダンピング過多の場合のＧ７波形は
０レベルを中心として負の成分のみのため、ピーク値検
出手段のダイオード９を介して負のピーク値が検出さ
れ、ピーク値保存手段１１のコンデンサＣ２を介して直
流電圧値１１ａとして保存された後、比較手段１７でス
レシュホールド電圧値である負の基準電圧値（−Ｖｒｅ
ｆ）１６と比較され、１７ａを出力する。

【００２７】差分信号１７ａはダンピング量判別器１８
に入力され、差分信号１７ａはＨレベル（差分信号１４
ａはＬレベル）であるため、論理回路によりダンピング
量判別器１８のダンピング抵抗ダウン信号１８ｂはＬレ
ベルとなりダンピング抵抗方向判別器１９は駆動信号１
９ｂを出力してダンピング抵抗を減少するようにダンピ
ング抵抗選定手段２０を制御する。

【００２８】図３はこの発明に係るダンピング抵抗列の
一実施例である。図３において、ｒ１〜ｒ７はダンピン
グ抵抗列であり、ダンピング抵抗値は通常１００Ω以下
であることが確認されているため１Ω〜６４Ωまでの等
比級数関係にある値を用いて１Ωきざみで０Ω〜１２７
Ωまで実現することができる。また、各抵抗には並列に
スイッチｓ１〜ｓ７が接続しており、ダンピング抵抗選
定手段２０のビット発生器からのダンピング抵抗ビット
列データに応じて該当するビットのスイッチ（スイッチ
ｓ１〜ｓ７）を選定する。

【００２９】本実施例はスイッチ（スイッチｓ１〜ｓ
７）はノーマルクローズタイプを用いており、該当する
ビットデータでスイッチはオープンとなり、所望のダン
ピング抵抗値を実現できる構成とする。また、スイッチ
（スイッチｓ１〜ｓ７）はノーマルオープンタイプを用
いて構成することもできる。図３ではｂ５、ｂ４および
ｂ１のビットデータ（０１１００１０）があり、ダンピ
ング抵抗値は５０Ωを構成する。

【００３０】以上説明したようなダンピング抵抗選定の
一連の動作は、誤差信号６ａに基づくピーク値検出手段
１０、１１の直流電圧値１０ａ，１１ａが比較手段１
４、１７のスレシュホールド電圧値である正の基準電圧
値（＋Ｖｒｅｆ）１５、または負の基準電圧値（−Ｖｒ
ｅｆ）１６で設定された値以下になるまで自動的に行
う。

【００３１】図４はこの発明に係るクロック供給回路の
別の実施例のブロック構成図である。クロック供給回路
３０は、ダンピング抵抗選定手段３１をビット列設定器
で構成し、ダンピング抵抗方向判別器１９を削除し、ス
キャンデコーダ３２を用いていること以外は、図１と同
じ構成である。

【００３２】ダンピング抵抗選定手段３１は、３１ａ〜
３１ｇのフリップフロップ回路から構成され、ダンピン
グ量判別器１８からの状態によりセットまたはリセット
される。スキャンデコーダ３２は、ダンピング抵抗選定
手段３１のＭＳＢ（フリップフロップ回路３１ａ）から
スキャンを開始し、１ビットずつ比較を行い該当するビ
ットをセットまたはリセットのいずれかに設定する。ス
キャンは順次ＬＳＢまで実行し、比較が終了した時点で
スキャン終了信号３２ａを出力して電荷放電用スイッチ
１２、１３を接続状態にし、ピーク値保存手段１０、１
１のコンデンサＣ１、Ｃ２に保存された直流電圧を放電
する。

【００３３】図５はビット毎のダンピング抵抗列とダン
ピング抵抗収束過程の説明図である。図５（ａ）はダン
ピング抵抗列であり、ビットｂ０からビットｂ６に対応
して重み付けをして、ダンピング抵抗値１Ω〜６４Ωを
設定する。図５（ｂ）はダンピング抵抗収束過程であ
り、ダンピング抵抗５０Ωを選定する過程を示す。つま
り、ＭＳＢ（ビット：ｂ６）を立てると６４Ωが選定さ
れ、この状態で源クロック信号２ａとダンピング抵抗群
４を介したクロック信号４ａとの比較を行うが、この結
果はダンピング過多であるのでこのビットは無効として
ビットをクリアする。次にビット５（ｂ５）を立てると
３２Ωが選定され、この状態で源クロック信号２ａとダ
ンピング抵抗群４を介したクロック信号４ａとの比較を
行うが、この結果はダンピング不足であるのでこのビッ
トは有効としてビットを固定する。

【００３４】以下、ビット４（ｂ４）、ビット３（ｂ
３）、ビット２（ｂ２）、ビット１（ｂ１）、ビット０
（ｂ０）について同様の操作を行い、ダンピング過多な
らば該ビットをクリアし、ダンピング不足ならば該ビッ
トを固定して、最終的にｂ５、ｂ４およびｂ１を選定し
て最適な抵抗値５０Ωを決定する。

【００３５】

【発明の効果】以上説明したようにこの発明に係るクロ
ック供給回路は、クロック発振器から出力される源クロ
ック信号とクロック供給回路の出力信号の差分信号に基
づいて前記クロック供給回路の出力信号のリンギング成
分を抽出してリンギング成分のピーク値を検出し、この
ピーク値に応じてダンピング抵抗を選定してクロック供
給回路の出力信号のリンギング成分最小に抑制すること
ができるため、源クロックに近い理想的なクロックを供
給することができる。

【００３６】また、源クロック信号とクロック供給回路
の出力信号を常時比較して、自動的にダンピング抵抗を
選定するので、ダンピング抵抗選定に要する時間と煩わ
しさを解消し、バラツキの少ないリンギング対策をする
ことができる。

【図面の簡単な説明】

【図１】この発明に係るクロック供給回路の実施例のブ
ロック構成図

【図２】この発明に係るクロック供給回路の各部の波形

【図３】この発明に係るダンピング抵抗列の一実施例

【図４】この発明に係るクロック供給回路の別の実施例
のブロック構成図

【図５】ビット毎のダンピング抵抗列とダンピング抵抗
収束過程の説明図

【符号の説明】

１，３０ クロック供給回路 ２ クロック発振器 ３ 出力回路 ４ ダンピング抵抗列 ５ クロック供給回路の出力端子 ６ 誤差信号抽出手段 ７ サンプリングスイッチ ８，９ ピーク値検出手段 １０，１１ ピーク値保存手段 １２，１３ 電荷放電用のスイッチ １４，１７ 比較手段 １５，１６ 正、負の基準電源 １８ ダンピング量判別器 １９ ダンピング抵抗方向判別器 ２０，３１ ダンピング抵抗選定手段 ２１ 分周器 ２２ 半周期サンプラ ２３ 制御ゲート ３３ スキャンデコーダ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月１４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】この発明に係るクロック供給回路の実施例のブ
ロック図

【図２】この発明に係るクロック供給回路の各部の波形

【図３】この発明に係るダンピング抵抗列の一実施例

【図４】この発明に係るクッロク供給回路の別の実施例
のブロック構成図

【図５】ビット毎のダンピング抵抗列とダンピング抵抗
収束過程の説明図

【図６】従来のクロック供給回路によるクロックのリン
キング波形

【符号の説明】 １，３０ クッロク供給回路 ２ クロック発振器 ３ 出力回路 ４ ダンピング抵抗列 ５ クロック供給回路の出力端子 ６ 誤差信号抽出手段 ７ サンプリングスイッチ ８，９ ピーク値検出手段 １０，１１ ピーク値保存手段 １２，１３ 電荷放電用のスイッチ １４，１７ 比較手段 １５，１６ 正、負の基準電源 １８ ダンピング量判別器 １９ ダンピング抵抗方向判別器 ２０，３１ ダンピング抵抗選定手段 ２１ 分周器 ２２ 半周期サンプラ ２３ 制御ゲート ３３ スキャンデコーダ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 パーソナルコンピュータや情報通信装置
   等に高速クロックを提供するクロック供給回路におい
   て、源クロック信号を発生するクロック発振器と、クロ
   ックを周辺回路に供給する出力回路と、前記クロック出
   力回路に直列に挿入されたダンピング抵抗列と、前記源
   クロック信号と前記クロック供給回路の出力信号の差分
   信号に基づいて前記クロック供給回路の出力信号のリン
   ギング成分を抽出する誤差信号抽出手段と、前記誤差信
   号抽出手段の出力信号のピーク値を検出するピーク値検
   出手段と、前記ピーク値検出手段で検出したピーク値を
   保存するピーク値保存手段と、前記ピーク値と予め設定
   された値とを比較してダンピング量を判定する比較手段
   と、前記比較手段からの出力信号に基づいて、前記ダン
   ピング抵抗列の抵抗値を選定するダンピング抵抗選定手
   段とを備え、前記源クロック信号と前記クロック供給回
   路の出力信号の差を最小となるように調整することを特
   徴とするクロック供給回路。