JP4309676B2 - 信号波形自動補正回路 - Google Patents
信号波形自動補正回路 Download PDFInfo
- Publication number
- JP4309676B2 JP4309676B2 JP2003046510A JP2003046510A JP4309676B2 JP 4309676 B2 JP4309676 B2 JP 4309676B2 JP 2003046510 A JP2003046510 A JP 2003046510A JP 2003046510 A JP2003046510 A JP 2003046510A JP 4309676 B2 JP4309676 B2 JP 4309676B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- waveform
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、大規模集積回路（ＬＳＩ）等の論理回路に入力される信号波形を整形し正常なデジタル信号波形に復元する技術に関し、特に、高速で動作可能な論理回路間において信号伝送を行う際に用いられる信号伝送路の伝送特性により発生する符号間干渉量に応じてそれを自動的に補正し、正常な信号伝送を実現する技術に関する。
【０００２】
【従来の技術】
電子計算機や電子交換機などに用いられる論理回路装置においては、複数の論理回路を信号伝送路により相互に接続し、デジタルデータ信号の送受信を行う。この際、例えば、上記信号伝送路に用いられる信号導体の表皮効果や絶縁体の誘電体損失等により、信号伝送路は低周波数成分の減衰量よりも高周波成分の減衰量の方が大きい伝送特性を有する。従って、符号間干渉が発生しデジタルデータ信号中の、特に論理値ローレベル（Ｌ）からハイレベル（Ｈ）への遷移波形及びハイレベル（Ｈ）からローレベル（Ｌ）への遷移波形が歪み、正常な信号伝送が困難になるという問題がある。
【０００３】
そこで、上記伝送路の伝送特性に自動的に適応するフィルタ回路を用い、その特性を補償して波形歪みを補正する方法が用いられている。このような先行技術としては、データ識別装置を用いた方法が開示されている。
【０００４】
図１３は、従来から用いられている信号波形自動補正回路の一構成例を示した図である。図１３に示す信号波形自動補正回路は、入力信号Ｓｉｎの波形を変化させるフィルタ回路を含む波形等化部１３０１と、波形等化部１３０１の出力信号の零交差点のタイミングからその位相を計算する位相計算部１３０２と、位相計算部１３０２の出力から再生クロック信号と位相誤差信号とを生成する位相同期部１３０３と、波形等化部１３０１の出力と再生クロック信号とから再生信号を生成するレベル判定部１３０４と、位相誤差信号を評価し波形等化部１３０１のタップ係数を決定するタップ係数決定部１３０５と、決定したタップ係数を保持するタップ係数記憶部１３０６と、を有している。
【０００５】
図１３に示す回路構成例では、波形等化部１３０１の等化特性を評価し最適に設定するために、上記位相誤差信号の絶対値和又は自乗和を評価値として用い、それが最小となるよう波形等化部１３０１のタップ係数を決定し、タップ係数記憶部１３０６に記憶する（例えば特許文献１参照）。
【特許文献１】
特開昭６１−２６４９２５号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の回路においては、位相計算部１３０２において、波形等化部１３０１の出力信号の零交差点のタイミングからその位相を計算しているため、外部からの擾乱によりその出力信号にパルス性のノイズが重畳した場合などにおいては、計算されるクロック位相信号に変動が生じてしまうという問題がある。すなわち、波形信号の差分として捉えられる電荷量に相当する差信号に相当する差信号で次の周波数を制御しているため、ノイズの影響を直接受けてしまう。
【０００７】
図１４は、図１３に示す回路の動作タイミングを説明するためのタイミングチャート図である。図１４を参照して、図１３に示す回路の問題点について、回路が正常動作を行う場合（図１４（Ａ））と、ノイズが重畳して誤った動作を行う場合（図１４（Ｂ））との例を示すことにより説明する。この際、図１３も適宜参照して説明する。
【０００８】
図１４（Ａ）において、グラフＳｏ１は波形等化部１３０１の正常な出力信号であり、グラフＳｐ１は位相計算部１３０２において計算された正常な位相信号であり、グラフＳｃ１は位相同期部１３０３において生成された再生クロック信号であり、グラフＳｄ１は同じく位相同期部１３０３において生成された正常な位相誤差信号である。図１４（Ａ）に示すように、位相信号Ｓｐ１及び位相誤差信号Ｓｄ１が正常に生成される場合は、例えば。この例では出力信号Ｓｏ１の周波数の変動がないため、位相信号Ｓｐ１はある一定の電圧レベルＶ１、位相誤差信号もある一定の電圧レベルＶ２となる。
【０００９】
次に、入力信号にパルス性のノイズが重畳し、位相誤差信号に誤った信号が生じる場合について図１４（Ｂ）を参照して説明する。図１４（Ｂ）に示すように、グラフＳｏ２は、ノイズＮｐ１が重畳した場合の波形等化部１３０１の出力信号であり、グラフＳｐ２はその結果、位相計算部１３０２で計算された誤りを含む位相信号であり、グラフＳｃ２は位相同期部１３０３において生成された再生クロック信号であり、グラフＳｄ２は、その結果として位相同期部１３０３において生成された誤り位相誤差信号である。波形等化部１３０１の出力信号にパルス状のノイズが重畳した場合に、その影響により位相信号Ｓｐ２に誤った電圧レベルＶ３が生じ、位相誤差信号Ｓｄ２にも誤った電圧レベルＶ４が生じる。その結果、タップ係数決定部１３０５での評価値に誤りが生じ、波形等化部１３０１のタップ係数として誤った値を選択してしまう可能性がある。
【００１０】
本発明の目的は、外部からの擾乱等により波形等化部１３０１の出力信号にノイズが重畳した場合においても、正しく波形等化部の特性を検出しその特性を最適に設定することができる技術を提供することである。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、入力信号の波形を自動的に補正して信号を出力する信号波形自動補正回路であって、前記入力信号の周波数成分毎にその増幅率を変化させることにより前記入力信号の波形を変化させて出力するとともに、フィルタ特性を外部から制御するための特性制御信号を受ける特性制御信号入力端子を有するフィルタ回路と、該フィルタ回路の出力信号を入力し、その波形情報を検出する波形検出回路であって、検出された複数の位相時点での信号レベルをサンプリングする信号サンプリング回路と、サンプリングの結果から前記出力信号の切り替わるタイミングを検出する信号エッジ位相出力検出回路とを有する波形検出回路と、前記信号エッジ位相検出回路による検出結果に基づいて前記フィルタ回路の特性を変化させる信号を前記特性制御信号入力端子に出力する特性制御回路とを有する信号波形自動補正回路が提供される。
【００１２】
上記信号波形自動補正回路によれば、複数の位相時点での信号レベルをサンプリングし、そのサンプリングの結果から前記出力信号の切り替わるタイミングを検出するため、信号波形を正常なデジタル信号波形に整形し復元する際の精度が良くなる。
【００１３】
さらに、前記信号エッジ位相検出出力回路による信号エッジ位相検出結果を複数回にわたって記憶するエッジ位相記憶回路を設けると良い。
上記エッジ位相記憶回路を設けると、該エッジ位相記憶回路に記憶されている前記信号エッジ位相検出結果に基づいて、前記特性制御回路が前記フィルタ回路の特性を変化させ、前記出力信号の波形を自動的に補正する際に、複数の検出結果に基づいて補正するため、補正の精度が向上するという利点がある。
【００１４】
【発明の実施の形態】
本発明に係る信号波形自動補正回路は、複数の位相時点で出力信号レベルをサンプリングし、そのサンプリング結果から出力信号の切り替わるタイミングを検出する点に特徴を有している。
【００１５】
以下、本発明の実施の形態による信号波形自動補正回路について、図面を参照して詳細に説明する。図１は、本発明の第１の実施の形態による信号波形自動補正回路の基本構成例を示すブロック図である。図１において、符号１０１は入力信号Ｓｉｎの波形を変化させるフィルタ回路であり、符号１０２はフィルタ回路１０１の出力信号Soutを入力しその波形情報を検出する波形検出回路であり、符号１０３は波形検出回路１０２からの波形検出結果信号Vtn(1≦n≦N、Ｎは2以上の自然数)を入力しフィルタ回路１０１の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する特性制御回路である。
【００１６】
図１に示す信号波形自動波形回路の特徴的な構成である波形検出回路１０２は、信号サンプリング回路１０４と、エッジ位相検出回路１０５と、を有している。信号サンプリング回路１０４は、フィルタ回路１０１の出力信号Soutを入力しＮ個(Ｎは２以上の自然数)の異なる位相時点においてその信号レベルを判定し（求め）、そのサンプリング結果信号Vsn(1≦n≦N)を出力する。エッジ位相検出回路１０５は、上記サンプリング結果信号Vsnに基づいて出力信号Soutが例えばＨからＬ又はＬからＨに切り替わるタイミング（エッジ位相）Teを検出し、検出結果信号Vtn(1≦n≦N)を出力する。特性制御回路１０３は、この検出結果信号Vtnから最適な特性制御信号Vcm(1≦m≦M、Mは１以上の自然数)を生成し出力する。詳細な動作については後述する。
【００１７】
次に、本実施の形態による波形検出回路１０２の具体的な回路構成例について図２を参照しつつ説明する。適宜、図１も参照する。尚、図２に示す回路では、出力信号Soutをサンプリングする位相の数N=8、特性制御信号の数M=1の場合を例にして説明するが他の場合でも同様である。図２に示すように、信号サンプリング回路１０４は、８個のフリップフロップ回路２０１〜２０８と、フリップフロップ回路２０１〜２０８にそれぞれ与えられる８相のクロック信号ＣＫ１〜ＣＫ８を基準クロック信号CKSから生成するクロック位相生成回路（多相クロック信号発生器）２０９とを有している。
【００１８】
尚、クロック位相生成回路２０９は、例えば公知のＰＬＬ回路などを用いることにより構成することができる。また、エッジ位相検出回路１０５は、８個の排他的論理和回路２１０〜２１７と、８個のフリップフロップ回路２１８〜２２５とを有している。それぞれのフリップフロップ回路２１８〜２２５には、８相のクロック信号ＣＫ２〜ＣＫ８、ＣＫ１（次のクロック信号）がそれぞれ与えられる。
【００１９】
本実施の形態による波形検出回路１０２が、信号Soutの波形情報を検出する際の動作について、上記回路における動作のタイミングチャート図である図３を参照して説明する。適宜図１及び図２も参照する。図３に示すように、出力信号Soutの周波数に対し基準クロック信号CKSの周波数が２倍である場合を例にして説明するが、信号Soutの周波数に対し基準クロック信号CKSの周波数がそれ以上、又はそれ以下であっても構成可能である。
【００２０】
信号サンプリング回路１０４は、クロック位相生成回路２０９により基準クロック信号CKSから８相のクロック信号CK1〜CK8を生成する。この8相のクロック信号CK1〜CK8のそれぞれに同期して（立ち上がり又は立ち下がりにおいて、図３中の矢印参照）、フリップフロップ回路２０１〜２０８により信号Soutの信号レベル（Ｌ，Ｈ）をサンプリングし、そのサンプリング結果信号Vs1〜Vs8を出力する。
【００２１】
また、エッジ位相検出回路１０５では、排他的論理和回路２１０、２１１、２１２、２１３、２１４、２１５、２１６、２１７のそれぞれにより、サンプリング結果信号Vs8-Vs1間、Vs1-Vs2間、Vs2-Vs3間、Vs3-Vs4間、Vs4-Vs5間、Vs5-Vs6間、Vs6-Vs7間、Vs7-Vs8間の比較を行う。それぞれの比較の結果、両者が等しい場合には論理ローレベル(L)を出力し、比較の結果として両者が異なる場合には論理ハイレベル(H)を、それぞれ検出結果信号Vt1、Vt2、Vt3、Vt4、Vt5、Vt6、Vt7、Vt8として出力する。
【００２２】
上記の動作により、信号Soutの切り替わるタイミング（エッジ位相）Te１に対応する信号Vt5のみがH、他の信号がLとなる検出結果信号が得られる。以上の動作により、本実施の形態による回路を用いることにより精度良くかつ簡単にSoutの切り替わる（立ち上がる）タイミング（エッジ位相）Te1を検出することができるという利点がある。立ち下がりにおけるタイミング（Te2）の検出動作についても同様である。
【００２３】
尚、上記波形検出回路１０２の説明においては、N=8個のフリップフロップを用いて8個のサンプリング結果を同時に取得する場合を例に説明したが、フリップフロップ回路を時分割で用いることによって（すなわち、フリップフロップに与えるクロック信号の位相を順次８通りに変化させることによって）、より回路規模の少ない方法で本回路を実現することも可能である。このような変形例について、以下に、図１５を参照して波形検出回路について説明する。
【００２４】
図１５に示す波形検出回路（図２に示す波形検出出回路に対応させるために、同様の構成要素については同じ符号を付す。）は、信号サンプリング回路１０４と、エッジ位相検出回路１０５と、を含んでおり、信号サンプリング回路１０４は、３個のフリップフロップ回路１５０１〜１５０３と、８相のクロック信号CK1〜CK8を基準クロック信号CKSから生成するクロック位相生成回路１５０９と、セレクト信号SELXによりそれら８相のクロック信号CK1〜CK8から１相の信号を選択する４個のセレクタ回路１５１０〜１５１３と、を含んで構成される。エッジ位相検出回路１０５は、排他的論理和回路１５０４、１５０５と、フリップフロップ回路１５０６、１５０７と、を含んで構成される。
【００２５】
図１５に示す構成を有する回路を用いることにより、４個のセレクタ回路１５１０〜１５１３のいずれを選択するかを指示するセレクト信号SELXにより、フリップフロップ１５０１、１５０２、１５０３、及び１５０６、１５０７に与えるクロック信号の位相をX=1からX=8へ順次8通りに変化させ、8個のサンプリング結果を得ることが容易に可能である。尚、上記例においては、X=0とX=8とは同義である。
【００２６】
上記の本実施の形態による信号波形自動補正回路を用いることにより、外部からの擾乱により出力信号Soutにパルス性のノイズが重畳した場合にも、正常に出力信号Soutの切り替わるタイミング（エッジ位相）Teを検出する動作について図４を参照して説明する。図４は、出力信号Soutにノイズが重畳した場合に、本実施の形態による信号波形自動補正回路が波形情報を検出する動作について説明した図である。適宜図１及び図２も参照する。
【００２７】
図３と同様に、信号サンプリング回路１０４では、８相のクロック信号CK1〜CK8の立ち上がり（又は立ち下がり）のエッジ位相に同期して、フリップフロップ回路により出力信号Soutの信号レベルをサンプリングする。従って、図１３で説明した従来の回路構成例の動作（図１４）とは異なり、図４に示すように、出力信号Soutの切り替わるタイミング（エッジ位相）Te1時点においてノイズ成分Np1が重畳する場合においても、サンプリング結果信号Vs1〜Vs8はその影響を受けずに、ノイズ成分が重畳しない図３に示す動作の場合と同様に、正常なサンプリング結果を出力することができる。従って、エッジ位相検出回路１０５では、図３と同様に正常な検出結果信号Vt1〜Vt8を出力することができる。
【００２８】
すなわち、本実施の形態による信号波形自動補正回路においては、信号Soutにパルス性のノイズが重畳した場合にも、信号Soutの切り替わるタイミング（エッジ位相）Teに対応する信号Vt5のみがH、他の信号がLとなる検出結果信号を得ることができ、正常にSoutの切り替わるタイミング（エッジ位相）Teを検出することができる。すなわち、図１に示す回路では、波形検出回路１０２により出力信号Soutの波形情報を検出し、波形検出結果信号Vtnとして直接特性制御回路１０３に入力する構成を採っているため、出力信号Soutの波形変化を直接反映させて特性制御信号Vcmを生成し、これに基づいてフィルタ回路１０１の特性を制御することができ、回路をより高速で動作させることもできる。
【００２９】
次に、図１に示す特性制御回路１０３の動作について図１〜図４までを参照して説明する。特性制御回路１０３には、出力信号Soutの切り替わるタイミング（エッジ位相）Teを反映した検出結果信号Vtn((1≦n≦N)が、基準クロック信号CKSの１サイクル毎に入力される。このため、現在の検出結果信号Vtnの値と、次のサイクルの検出結果信号Vtnの値とを比較することにより、出力信号Soutの切り替わるタイミング（エッジ位相）Teの変化量を求めることができる。例えばN=8の場合、現在の検出結果信号が、Vt1=0、Vt2=0、Vt3=0、Vt4=1、Vt5=0、Vt6=0、Vt7=0、Vt8=0であり、基準クロック信号CKSの次のサイクルの検出結果信号がVt1=0、Vt2=0、Vt3=0、Vt4=0、Vt5=0、Vt6=1、Vt7=0、Vt8=0である例では、その8bitの差分の絶対値を下記の式（１）に示すように求めることで、Teの変化量を求めることができる。
【００３０】
|00010000 ・ 00000100| = 00001100 (1)
（１）式により求められた値を、現在の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)に対応するTeの変化量検出結果として記憶する。一般に、信号Soutの符号間干渉量が多くなり信号波形の歪みが大きくなると、この切り替わるタイミング（エッジ位相）Teの変化量は大きくなる。このため、Teの値が小さくなる方向に、より好ましくは最小となる方向にフィルタ回路１０１の特性を制御する特性制御信号Vcmの値を切り替えることにより、符号間干渉の補正特性を改善し、自動的に信号波形の歪みを補正することが可能となる。
【００３１】
例えば、特性制御信号Vcmを切り替えて再度Teの変化量検出を行い、その新たな検出結果を記憶している元の検出結果と比較し、値が小さい方の特性制御信号Vcmを採用することにより、より適当な補正特性を選択することができる。これを繰り返すことによって、最適な補正特性を維持することが可能となる。
【００３２】
尚、図１に示す本発明の実施の形態による信号波形自動補正回路の基本構成の説明及び図５に示す本発明の第２の実施の形態による信号波形自動補正回路の構成例の説明（後述する）において、フィルタ回路に入力されるデータパターンについて特に限定していない。すなわち、信号波形の自動補正の動作に際して特定のデータパターンを用いる必要はなく、任意のデータを伝送している任意の時点において波形情報の取得を行い、フィルタ回路の特性制御信号の切り替えを行えばよい。
【００３３】
次に、本実施の形態によるフィルタ回路の具体的な構成例について説明する。図９は、特性制御信号Vcm(1≦m≦M、Mは自然数)を１本だけ持つ(M=1)、インピーダンス可変型フィルタ回路の回路構成例である。図９に示す回路において、符号Tr1〜Tr3はMOSトランジスタ素子であり、R1、R2は抵抗素子であり、C1、C2は容量素子であり、I1は定電流回路である。またIn1、In2は相補信号入力端子であり、Out1、Out2は相補信号出力端子であり、Vc1は特性制御信号入力端子である。さらに、VDD、VSSは電源端子である。図９に示す回路において、Vc1が論理ローレベル(L)の場合はTr3が非導通状態となるため、この回路の増幅率G1は以下の（４）式で示されるようになる。
【００３４】
Ｇ１≒Ｒｃ／Ｒｅ≒Ｒ１｛ｊｗ（２×Ｃ１）Ｒ２＋１｝／Ｒ２ （４）
また、Vc1が論理ハイレベル(H)の場合は、Tr3が導通状態となるため、この回路の増幅率G2は以下の（５）式のようになる。
【００３５】
Ｇ１≒Ｒｃ／Ｒｅ
≒Ｒ１｛ｊｗ（２×Ｃ１＋２×Ｃ２）Ｒ２＋１｝／Ｒ２ （５）
図１０は、横軸に周波数をとり、縦軸に増幅率をとり、図９に示すフィルタ回路の増幅率G1(Vc1=L)、G2(Vc1=H)の変化を示したグラフである。このように、本構成を取ることにより、Vc1を切り替えることでフィルタ特性を変化させることが容易に可能である。尚、ここでは、特性制御信号Vcmが１本(M=1)の場合を例にとして示したが、本フィルタ回路のTR3、C2の個数を増やすことにより、容易にM≧2以上の構成を取ることが可能である。上記インピーダンス可変型フィルタ回路を用いると、回路の小型化が可能であるという利点がある。
【００３６】
図１１は、特性制御信号Vcm(1≦m≦M、Mは自然数)を１本だけ持つ(M=1)トランスバーサル型フィルタ回路の構成例である。図１１において、In1は信号入力端子、Out1は信号出力端子であり、D1は遅延量T1の遅延素子、D2は遅延量T2の遅延素子である。Sは２入力(Is1、Is2)、遅延時間Tsのセレクタ回路である。また、Aは信号増幅率aの増幅回路であり、Bは信号増幅率Bの増幅回路であり、Xは信号減算回路である。
【００３７】
図１１に示す回路において、特性制御信号Vc1が論理ロー・レベル(L)の場合は、セレクタ回路Sは入力Is1を選択するため、入力信号Sinは遅延素子D1を通過しD2をバイパスする。この場合の、このトランスバーサル型フィルタ回路の増幅率G3は、(6)式のようになる。
【００３８】
Ｇ３＝ａ＋ｂｅｘｐ｛―ｊω（Ｔ１＋Ｔｓ）｝ （６）
また、Vc1が論理ハイレベル(H)の場合は、セレクタ回路Sは入力Is2を選択するため、入力信号Sinは遅延素子D1、D2の両方を通過する。この回路の、このトランスバーサル型フィルタ回路の増幅率G4は(7)式のようになる。
【００３９】
Ｇ４＝ａ＋ｂｅｘｐ｛―ｊω（Ｔ１＋＋Ｔ２＋Ｔｓ）｝ （７）
図１２は、横軸に周波数、縦軸に増幅率を取って、図１１のフィルタ回路の増幅率G3(Vc1=L)、G4(Vc1=H)の変化を示したグラフである。図１１に示すように、Ｖｃ１が“Ｌ”の際の増幅率Ｇ１とＶｃ１が“Ｈ”の際の増幅率Ｇ２との周波数特性が異なっており、例えば増幅率Ｇ１は周波数１／２（Ｔ１＋Ｔｓ）において最大増幅率ａ＋ｂをとり、例えば増幅率Ｇ２は周波数１／２（Ｔ１＋Ｔ２＋Ｔｓ）において最大増幅率ａ＋ｂをとる。図１０に示す回路構成を用い、Vc1を切り替えることにより、フィルタ特性を変化させることができる。
【００４０】
尚、本実施の形態においては、特性制御信号Vcmが１本(M=1)の場合を例にして説明したが、上記トランスバーサルフィルタ回路は、遅延回路の個数を増やすことによって、或いは、増幅回路の増幅率a、bの値の種類を増やすことによって、容易にM≧2以上の構成を取ることが可能である。
【００４１】
トランスバーサル型フィルタ回路を用いると、回路は大きくなりがちであるがより高周波数での動作が可能という利点がある。
尚、上記の各回路は、後述する第２の実施の形態による信号波形自動補正回路にも適用可能である。
【００４２】
次に、本発明の第２の実施の形態による信号波形自動補正回路について図面を参照しつつ説明する。本実施の形態による信号波形自動補正回路は、信号Soutの波形情報を複数回に渡って記憶し、記憶された波形情報に基づいてフィルタ回路１０１の特性を制御する。この回路を用いると、動作に関しては本発明の第１の実施の形態による信号波形自動補正回路の場合よりも遅くなる方向になるが、波形情報をより精度よく検出することが可能となり、信号伝送エラー率をより低減し、安定な信号伝送が可能となるという利点がある。
【００４３】
図５は、本発明の第２の実施の形態による信号波形自動補正回路の構成例を示す機能ブロック図である。図５に示すように、本実施の形態による信号波形自動補正回路は、信号Soutの波形情報を複数回に渡って記憶する機能を設けている。図５において、符号５０１はフィルタ回路、符号５０２は波形検出回路である。波形検出回路５０２は、信号サンプリング回路５０４と、エッジ位相検出回路５０５と、を有する。Vsn(1≦n≦N、Ｎは2以上の自然数)はサンプリング結果信号、Vtn(1≦n≦N)は検出結果信号である。この構成例では、波形検出回路５０２にエッジ位相記憶回路５０６を設けているが、波形検出回路５０２とは独立に設けても良い。
【００４４】
エッジ位相記憶回路５０６は、エッジ位相検出回路５０５からの波形検出結果信号Vtn(1≦n≦N)を入力し、波形記録信号Vrn(1≦n≦N)として出力する。波形記録信号Vrnは特性制御回路５０３の入力信号に用いる。特性制御回路５０３はフィルタ回路５０１の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する。
【００４５】
図６に、図５に示されるエッジ位相記憶回路５０６の具体的な回路構成例を示す。ここでは、信号Soutをサンプリングする位相の数N=8の場合を例にして説明する。入力される検出結果信号Vt1は、Lビット(Lは1以上の自然数)のカウンタ回路６０１の入力Dに入力される。カウンタ回路６０１には基準クロック信号CKSが与えられている。同様にカウンタ回路６０１に入力するリセット信号RSTは、カウント開始時にカウンタを０にリセットするための信号である。
【００４６】
図７に、図６に示すカウンタ回路６０１の真理値表を示す。基準クロック信号CKSの立ち上がりエッジ時点において入力Dが論理ハイレベル(H)の場合、カウンタ回路６０１のカウント値Qが１加算される（Ｑ＋１）。基準クロック信号CKSの立ち上がりエッジ時点において入力Dがローレベル(L)の場合、カウンタ回路６０１のカウント値Qは変化しない。従って、所定の時間の間に検出結果信号Vtnがハイレベルとなった回数をカウントする。カウント結果は、Lbitの波形記録信号Vr1として出力する。他の検出結果信号Vt2、Vt3、Vt4、Vt5、Vt6、Vt7、Vt8についても同様の構成を有しており、カウンタ回路６０２、６０３、６０４、６０５、６０６、６０７、６０８によりハイレベルとなった回数をカウントし、このカウント値をLbitの波形記録信号として出力する。このN個×L bitの情報(本実施の形態ではN=8)は、出力信号Soutの切り替わるタイミング（エッジ位相）Teの分布を表す情報である。尚、各カウンタのビット数Lは、上記所望の情報を得るためのカウント値がオーバーフローしないよう設計すれば良い。
【００４７】
次に、図５の本発明の第２の構成例における特性制御回路５０３の動作について説明する。この特性制御回路５０３では、信号Soutの切り替わるタイミング（エッジ位相）Teを複数回記録した波形記録信号Vrn(1≦n≦N)が入力される。この波形記録信号Vrn(1≦n≦N)は、信号Soutの切り替わるタイミング（エッジ位相）Teの分布を表しているため、その統計的諸量を求めることにより、Teの変動幅を求めることが容易に可能である。例えばN=8、L=5、Vt1=0、Vt2=1、Vt3=4、Vt4=10、Vt5=4、Vt6=1、Vt7=0、Vt8=0の場合には、その分布の平均値と分散はそれぞれ式(2)(3)のように求められる。
【００４８】
平均値 μ＝（２×１＋３×４＋４×１０＋５×４＋６×１）／（１＋４＋１０＋４＋１） （２）
【００４９】
分散 σ２＝（２−４）２×１＋（３−４）２×４＋（５−４）２×４＋（６―４）２×１＝１６ （３）
【００５０】
これらの値を、現在の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)に対応するTeの変動幅検出結果として記憶する。
一般に、信号Soutの符号間干渉量が多くなり信号波形の歪みが大きくなると、この切り替わるタイミング（エッジ位相）Teの変動幅は大きくなる。このため、エッジ位相の検出結果の分散の値が小さくなる方向、好ましくは最小となる方向にフィルタ回路５０１の特性を制御する特性制御信号Vcmの値を切り替えることにより、符号間干渉の補正特性を改善し自動的に信号波形の歪みを補正することが可能となる。例えば、特性制御信号Vcmを切り替えて再度Teの変動幅検出を行い、その新たな検出結果と、記憶している元の検出結果と、を比較し、変動幅の値が小さい方の特性制御信号Vcmを採用することにより、より適切な補正特性を選択することができる。これらの動作を繰り返すことにより、最適な補正特性を維持することが可能となる。
【００５１】
次に本発明の第３の実施の形態による信号波形自動補正回路について図面を参照して説明する。本実施の形態による信号波形自動補正回路では、フィルタ回路の出力信号のデータパターンを検出するパターン検出回路が設けられている。このパターン検出回路を設けることにより、伝送するデータが特定のパターンである時にのみ、波形検出回路または特性制御回路を動作させる構成を採ることが容易になる。パターン検出回路は、複数の位相時点において出力信号のサンプリングを行う期間として適しているか否かを検出するための回路であり、このパターン検出回路の検出結果に基づいて、サンプリングを行う期間として適していれば、サンプリングを行ってフィルタ調整を行う。
【００５２】
図８は、本実施の形態による信号波形自動補正回路の構成例を示すブロック図でありパターン検出回路を有する回路例である。図８に示すように、符号８０１は入力信号Sinの波形を変化させるフィルタ回路であり、符号８０２はフィルタ回路８０１の出力信号Soutを入力しその波形情報を検出する波形検出回路であり、符号８０３は波形検出回路８０２からの波形検出結果信号Vtn(1≦n≦N、Ｎは2以上の自然数)又は波形記録信号Vrn(1≦n≦N)を入力しフィルタ回路８０１の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する特性制御回路である。パターン検出回路８０７は、出力信号Soutを入力し、出力信号Soutと、予め記憶してあるアイドルパターンやテストパターン等のビット列と、を比較し、両者が不一致の場合には補正動作信号Adoptをディスエーブル状態にし、両者が一致した場合にのみAdoptをイネーブル状態にする。
【００５３】
図８に示す例では、波形検出回路８０２と特性制御回路８０３との両方に補正動作信号Adoptが入力される構成を有しているが、補正動作信号Adoptがいずれか一方にのみ入力する構成にすることも可能である。波形検出回路８０２及び特性制御回路８０３は、補正動作信号Adoptがイネーブル状態の時のみ動作し、ディスエーブル状態の時は直前の状態を保持し続ける。これにより、信号波形の自動補正動作、すなわちフィルタ回路特性の切替動作は、通常のデータ伝送時に行われることがなくなり、アイドルパターンやテストパターン等の誤りが生じても問題とならない信号を伝送している間に、自動的に信号波形の自動補正動作を行うことが可能となるとともに、正常な信号伝送を行うことができる。
【００５４】
以上説明したように、本発明の各実施の形態による信号波形自動補正回路によれば、LSI等の論理回路に入力される信号波形を整形し正常なデジタル信号波形を復元すること、特に論理回路間で信号伝送を行う際に、用いる信号伝送路の伝送特性により発生する符号間干渉量に応じてそれを自動的に補正し、正常な信号伝送を実現することが可能である。また、外部からの擾乱等により、波形等化部の出力信号にノイズが重畳する可能性がある場合においても、正しく波形等化部の特性を検出し、その特性を最適に設定することの可能になる。
【００５５】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００５６】
【発明の効果】
以上述べたように本発明の信号波形自動補正回路によれば、信号波形を整形して正常なデジタル信号波形を復元することができる。また、外部からの擾乱等により、波形等化部の出力信号にノイズが重畳する可能性がある場合においても、正しく波形等化部の特性を検出し、その特性を最適に設定することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による信号波形自動補正回路の基本構成例を示すブロック図である。
【図２】図１の信号波形自動補正回路に含まれる波形検出回路の具体的な回路構成例を示す図である。
【図３】図２に示す波形検出回路の動作を示すタイミングチャート図である。
【図４】図２に示す波形検出回路の入力信号にパルス状ノイズが重畳した場合の動作を示すタイミングチャート図である。
【図５】本発明の第２の実施の形態による信号波形自動補正回路の構成例を示す図である。
【図６】本発明の第２の実施の形態による信号波形自動補正回路におけるエッジ位相記憶回路の回路構成例を示す図である。
【図７】図６に示すエッジ位相記憶回路に設けられたカウンタ回路の真理値表である。
【図８】本発明の第３の実施の形態による信号波形自動補正回路であり、出力信号のデータパターンを検出する回路を設けた回路の構成例を示すブロック図である。
【図９】本発明の各実施の形態による信号波形自動補正回路におけるフィルタ回路としてインピーダンス可変型フィルタ回路を用いた場合のフィルタ回路の構成例を示す図である。
【図１０】図９のインピーダンス可変型フィルタ回路の増幅率の周波数依存性のＶｃ１による変化例を示すグラフである。
【図１１】本発明の各実施の形態による信号波形自動補正回路におけるフィルタ回路としてトランスバーサル型フィルタ回路を用いた場合のフィルタ回路の構成例を示す図である。
【図１２】図１１に示すトランスバーサル型フィルタ回路の増幅率の周波数依存性のＶｃ１による変化例を示すグラフである。
【図１３】従来の信号波形自動補正回路の一構成例である。
【図１４】図１３の信号波形自動補正回路の動作タイミングを説明する図であり、図１４（Ｂ）は図１４（Ａ）に示す動作において波形等化部の出力信号にノイズが乗った場合の誤動作の様子を示す図である。
【図１５】本発明の信号波形自動補正回路に含まれる波形検出回路の変形例による回路構成例を示す図である。
【符号の説明】
101, 501, 801 フィルタ回路
102, 502, 802 波形検出回路
103, 503, 803 特性制御回路
104, 504 信号サンプリング回路
105, 505 エッジ位相検出回路
506 エッジ位相記憶回路
807 パターン検出回路
Sin 入力信号
Sout 出力信号
Vsn サンプリング結果信号
Vtn 検出結果信号
Vrn 波形記録信号
Vcm 特性制御信号
Adopt 補正動作信号
201, 202, 203, 204, 205, 206, 207, 208 フリップフロップ回路
209 クロック位相生成回路
210, 211, 212, 213, 214, 215, 216, 217 排他的論理和回路
218, 219, 220, 221, 222, 223, 224, 225 フリップフロップ回路
CK1, CK2, CK3, CK4, CK5, CK6, CK7, CK8, CKS クロック信号
Vs1, Vs2, Vs3, Vs4, Vs5, Vs6, Vs7, Vs8 サンプリング結果信号
Vt1, Vt2, Vt3, Vt4, Vt5, Vt6, Vt7, Vt8 検出結果信号
Vr1, Vr2, Vr3, Vr4, Vr5, Vr6, Vr7, Vr8 波形記録信号
H 論理ハイレベル
L 論理ローレベル
Te 信号Soutが切り替わるタイミング（エッジ位相）
Np1 パルス性のノイズ
601, 602, 603, 604, 605, 606, 607, 608 カウンタ回路
D カウンタ回路の入力信号
RST カウンタ回路のリセット信号
Q カウンタ回路の出力信号
Tr1, Tr2, Tr3 MOSトランジスタ素子
R1, R2 抵抗素子
C1, C2 容量素子
I1 定電流回路
In1, In2 信号入力端子
Out1, Out2 信号出力端子
VDD, VSS 電源端子
G1, G2, a, b 増幅率
D1, D2 遅延素子
S セレクタ回路
Is1, Is2 セレクタ回路の入力
T1, T2, Ts 遅延量
A, B 増幅回路
X 信号減算回路
【発明の属する技術分野】
本発明は、大規模集積回路（ＬＳＩ）等の論理回路に入力される信号波形を整形し正常なデジタル信号波形に復元する技術に関し、特に、高速で動作可能な論理回路間において信号伝送を行う際に用いられる信号伝送路の伝送特性により発生する符号間干渉量に応じてそれを自動的に補正し、正常な信号伝送を実現する技術に関する。
【０００２】
【従来の技術】
電子計算機や電子交換機などに用いられる論理回路装置においては、複数の論理回路を信号伝送路により相互に接続し、デジタルデータ信号の送受信を行う。この際、例えば、上記信号伝送路に用いられる信号導体の表皮効果や絶縁体の誘電体損失等により、信号伝送路は低周波数成分の減衰量よりも高周波成分の減衰量の方が大きい伝送特性を有する。従って、符号間干渉が発生しデジタルデータ信号中の、特に論理値ローレベル（Ｌ）からハイレベル（Ｈ）への遷移波形及びハイレベル（Ｈ）からローレベル（Ｌ）への遷移波形が歪み、正常な信号伝送が困難になるという問題がある。
【０００３】
そこで、上記伝送路の伝送特性に自動的に適応するフィルタ回路を用い、その特性を補償して波形歪みを補正する方法が用いられている。このような先行技術としては、データ識別装置を用いた方法が開示されている。
【０００４】
図１３は、従来から用いられている信号波形自動補正回路の一構成例を示した図である。図１３に示す信号波形自動補正回路は、入力信号Ｓｉｎの波形を変化させるフィルタ回路を含む波形等化部１３０１と、波形等化部１３０１の出力信号の零交差点のタイミングからその位相を計算する位相計算部１３０２と、位相計算部１３０２の出力から再生クロック信号と位相誤差信号とを生成する位相同期部１３０３と、波形等化部１３０１の出力と再生クロック信号とから再生信号を生成するレベル判定部１３０４と、位相誤差信号を評価し波形等化部１３０１のタップ係数を決定するタップ係数決定部１３０５と、決定したタップ係数を保持するタップ係数記憶部１３０６と、を有している。
【０００５】
図１３に示す回路構成例では、波形等化部１３０１の等化特性を評価し最適に設定するために、上記位相誤差信号の絶対値和又は自乗和を評価値として用い、それが最小となるよう波形等化部１３０１のタップ係数を決定し、タップ係数記憶部１３０６に記憶する（例えば特許文献１参照）。
【特許文献１】
特開昭６１−２６４９２５号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の回路においては、位相計算部１３０２において、波形等化部１３０１の出力信号の零交差点のタイミングからその位相を計算しているため、外部からの擾乱によりその出力信号にパルス性のノイズが重畳した場合などにおいては、計算されるクロック位相信号に変動が生じてしまうという問題がある。すなわち、波形信号の差分として捉えられる電荷量に相当する差信号に相当する差信号で次の周波数を制御しているため、ノイズの影響を直接受けてしまう。
【０００７】
図１４は、図１３に示す回路の動作タイミングを説明するためのタイミングチャート図である。図１４を参照して、図１３に示す回路の問題点について、回路が正常動作を行う場合（図１４（Ａ））と、ノイズが重畳して誤った動作を行う場合（図１４（Ｂ））との例を示すことにより説明する。この際、図１３も適宜参照して説明する。
【０００８】
図１４（Ａ）において、グラフＳｏ１は波形等化部１３０１の正常な出力信号であり、グラフＳｐ１は位相計算部１３０２において計算された正常な位相信号であり、グラフＳｃ１は位相同期部１３０３において生成された再生クロック信号であり、グラフＳｄ１は同じく位相同期部１３０３において生成された正常な位相誤差信号である。図１４（Ａ）に示すように、位相信号Ｓｐ１及び位相誤差信号Ｓｄ１が正常に生成される場合は、例えば。この例では出力信号Ｓｏ１の周波数の変動がないため、位相信号Ｓｐ１はある一定の電圧レベルＶ１、位相誤差信号もある一定の電圧レベルＶ２となる。
【０００９】
次に、入力信号にパルス性のノイズが重畳し、位相誤差信号に誤った信号が生じる場合について図１４（Ｂ）を参照して説明する。図１４（Ｂ）に示すように、グラフＳｏ２は、ノイズＮｐ１が重畳した場合の波形等化部１３０１の出力信号であり、グラフＳｐ２はその結果、位相計算部１３０２で計算された誤りを含む位相信号であり、グラフＳｃ２は位相同期部１３０３において生成された再生クロック信号であり、グラフＳｄ２は、その結果として位相同期部１３０３において生成された誤り位相誤差信号である。波形等化部１３０１の出力信号にパルス状のノイズが重畳した場合に、その影響により位相信号Ｓｐ２に誤った電圧レベルＶ３が生じ、位相誤差信号Ｓｄ２にも誤った電圧レベルＶ４が生じる。その結果、タップ係数決定部１３０５での評価値に誤りが生じ、波形等化部１３０１のタップ係数として誤った値を選択してしまう可能性がある。
【００１０】
本発明の目的は、外部からの擾乱等により波形等化部１３０１の出力信号にノイズが重畳した場合においても、正しく波形等化部の特性を検出しその特性を最適に設定することができる技術を提供することである。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、入力信号の波形を自動的に補正して信号を出力する信号波形自動補正回路であって、前記入力信号の周波数成分毎にその増幅率を変化させることにより前記入力信号の波形を変化させて出力するとともに、フィルタ特性を外部から制御するための特性制御信号を受ける特性制御信号入力端子を有するフィルタ回路と、該フィルタ回路の出力信号を入力し、その波形情報を検出する波形検出回路であって、検出された複数の位相時点での信号レベルをサンプリングする信号サンプリング回路と、サンプリングの結果から前記出力信号の切り替わるタイミングを検出する信号エッジ位相出力検出回路とを有する波形検出回路と、前記信号エッジ位相検出回路による検出結果に基づいて前記フィルタ回路の特性を変化させる信号を前記特性制御信号入力端子に出力する特性制御回路とを有する信号波形自動補正回路が提供される。
【００１２】
上記信号波形自動補正回路によれば、複数の位相時点での信号レベルをサンプリングし、そのサンプリングの結果から前記出力信号の切り替わるタイミングを検出するため、信号波形を正常なデジタル信号波形に整形し復元する際の精度が良くなる。
【００１３】
さらに、前記信号エッジ位相検出出力回路による信号エッジ位相検出結果を複数回にわたって記憶するエッジ位相記憶回路を設けると良い。
上記エッジ位相記憶回路を設けると、該エッジ位相記憶回路に記憶されている前記信号エッジ位相検出結果に基づいて、前記特性制御回路が前記フィルタ回路の特性を変化させ、前記出力信号の波形を自動的に補正する際に、複数の検出結果に基づいて補正するため、補正の精度が向上するという利点がある。
【００１４】
【発明の実施の形態】
本発明に係る信号波形自動補正回路は、複数の位相時点で出力信号レベルをサンプリングし、そのサンプリング結果から出力信号の切り替わるタイミングを検出する点に特徴を有している。
【００１５】
以下、本発明の実施の形態による信号波形自動補正回路について、図面を参照して詳細に説明する。図１は、本発明の第１の実施の形態による信号波形自動補正回路の基本構成例を示すブロック図である。図１において、符号１０１は入力信号Ｓｉｎの波形を変化させるフィルタ回路であり、符号１０２はフィルタ回路１０１の出力信号Soutを入力しその波形情報を検出する波形検出回路であり、符号１０３は波形検出回路１０２からの波形検出結果信号Vtn(1≦n≦N、Ｎは2以上の自然数)を入力しフィルタ回路１０１の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する特性制御回路である。
【００１６】
図１に示す信号波形自動波形回路の特徴的な構成である波形検出回路１０２は、信号サンプリング回路１０４と、エッジ位相検出回路１０５と、を有している。信号サンプリング回路１０４は、フィルタ回路１０１の出力信号Soutを入力しＮ個(Ｎは２以上の自然数)の異なる位相時点においてその信号レベルを判定し（求め）、そのサンプリング結果信号Vsn(1≦n≦N)を出力する。エッジ位相検出回路１０５は、上記サンプリング結果信号Vsnに基づいて出力信号Soutが例えばＨからＬ又はＬからＨに切り替わるタイミング（エッジ位相）Teを検出し、検出結果信号Vtn(1≦n≦N)を出力する。特性制御回路１０３は、この検出結果信号Vtnから最適な特性制御信号Vcm(1≦m≦M、Mは１以上の自然数)を生成し出力する。詳細な動作については後述する。
【００１７】
次に、本実施の形態による波形検出回路１０２の具体的な回路構成例について図２を参照しつつ説明する。適宜、図１も参照する。尚、図２に示す回路では、出力信号Soutをサンプリングする位相の数N=8、特性制御信号の数M=1の場合を例にして説明するが他の場合でも同様である。図２に示すように、信号サンプリング回路１０４は、８個のフリップフロップ回路２０１〜２０８と、フリップフロップ回路２０１〜２０８にそれぞれ与えられる８相のクロック信号ＣＫ１〜ＣＫ８を基準クロック信号CKSから生成するクロック位相生成回路（多相クロック信号発生器）２０９とを有している。
【００１８】
尚、クロック位相生成回路２０９は、例えば公知のＰＬＬ回路などを用いることにより構成することができる。また、エッジ位相検出回路１０５は、８個の排他的論理和回路２１０〜２１７と、８個のフリップフロップ回路２１８〜２２５とを有している。それぞれのフリップフロップ回路２１８〜２２５には、８相のクロック信号ＣＫ２〜ＣＫ８、ＣＫ１（次のクロック信号）がそれぞれ与えられる。
【００１９】
本実施の形態による波形検出回路１０２が、信号Soutの波形情報を検出する際の動作について、上記回路における動作のタイミングチャート図である図３を参照して説明する。適宜図１及び図２も参照する。図３に示すように、出力信号Soutの周波数に対し基準クロック信号CKSの周波数が２倍である場合を例にして説明するが、信号Soutの周波数に対し基準クロック信号CKSの周波数がそれ以上、又はそれ以下であっても構成可能である。
【００２０】
信号サンプリング回路１０４は、クロック位相生成回路２０９により基準クロック信号CKSから８相のクロック信号CK1〜CK8を生成する。この8相のクロック信号CK1〜CK8のそれぞれに同期して（立ち上がり又は立ち下がりにおいて、図３中の矢印参照）、フリップフロップ回路２０１〜２０８により信号Soutの信号レベル（Ｌ，Ｈ）をサンプリングし、そのサンプリング結果信号Vs1〜Vs8を出力する。
【００２１】
また、エッジ位相検出回路１０５では、排他的論理和回路２１０、２１１、２１２、２１３、２１４、２１５、２１６、２１７のそれぞれにより、サンプリング結果信号Vs8-Vs1間、Vs1-Vs2間、Vs2-Vs3間、Vs3-Vs4間、Vs4-Vs5間、Vs5-Vs6間、Vs6-Vs7間、Vs7-Vs8間の比較を行う。それぞれの比較の結果、両者が等しい場合には論理ローレベル(L)を出力し、比較の結果として両者が異なる場合には論理ハイレベル(H)を、それぞれ検出結果信号Vt1、Vt2、Vt3、Vt4、Vt5、Vt6、Vt7、Vt8として出力する。
【００２２】
上記の動作により、信号Soutの切り替わるタイミング（エッジ位相）Te１に対応する信号Vt5のみがH、他の信号がLとなる検出結果信号が得られる。以上の動作により、本実施の形態による回路を用いることにより精度良くかつ簡単にSoutの切り替わる（立ち上がる）タイミング（エッジ位相）Te1を検出することができるという利点がある。立ち下がりにおけるタイミング（Te2）の検出動作についても同様である。
【００２３】
尚、上記波形検出回路１０２の説明においては、N=8個のフリップフロップを用いて8個のサンプリング結果を同時に取得する場合を例に説明したが、フリップフロップ回路を時分割で用いることによって（すなわち、フリップフロップに与えるクロック信号の位相を順次８通りに変化させることによって）、より回路規模の少ない方法で本回路を実現することも可能である。このような変形例について、以下に、図１５を参照して波形検出回路について説明する。
【００２４】
図１５に示す波形検出回路（図２に示す波形検出出回路に対応させるために、同様の構成要素については同じ符号を付す。）は、信号サンプリング回路１０４と、エッジ位相検出回路１０５と、を含んでおり、信号サンプリング回路１０４は、３個のフリップフロップ回路１５０１〜１５０３と、８相のクロック信号CK1〜CK8を基準クロック信号CKSから生成するクロック位相生成回路１５０９と、セレクト信号SELXによりそれら８相のクロック信号CK1〜CK8から１相の信号を選択する４個のセレクタ回路１５１０〜１５１３と、を含んで構成される。エッジ位相検出回路１０５は、排他的論理和回路１５０４、１５０５と、フリップフロップ回路１５０６、１５０７と、を含んで構成される。
【００２５】
図１５に示す構成を有する回路を用いることにより、４個のセレクタ回路１５１０〜１５１３のいずれを選択するかを指示するセレクト信号SELXにより、フリップフロップ１５０１、１５０２、１５０３、及び１５０６、１５０７に与えるクロック信号の位相をX=1からX=8へ順次8通りに変化させ、8個のサンプリング結果を得ることが容易に可能である。尚、上記例においては、X=0とX=8とは同義である。
【００２６】
上記の本実施の形態による信号波形自動補正回路を用いることにより、外部からの擾乱により出力信号Soutにパルス性のノイズが重畳した場合にも、正常に出力信号Soutの切り替わるタイミング（エッジ位相）Teを検出する動作について図４を参照して説明する。図４は、出力信号Soutにノイズが重畳した場合に、本実施の形態による信号波形自動補正回路が波形情報を検出する動作について説明した図である。適宜図１及び図２も参照する。
【００２７】
図３と同様に、信号サンプリング回路１０４では、８相のクロック信号CK1〜CK8の立ち上がり（又は立ち下がり）のエッジ位相に同期して、フリップフロップ回路により出力信号Soutの信号レベルをサンプリングする。従って、図１３で説明した従来の回路構成例の動作（図１４）とは異なり、図４に示すように、出力信号Soutの切り替わるタイミング（エッジ位相）Te1時点においてノイズ成分Np1が重畳する場合においても、サンプリング結果信号Vs1〜Vs8はその影響を受けずに、ノイズ成分が重畳しない図３に示す動作の場合と同様に、正常なサンプリング結果を出力することができる。従って、エッジ位相検出回路１０５では、図３と同様に正常な検出結果信号Vt1〜Vt8を出力することができる。
【００２８】
すなわち、本実施の形態による信号波形自動補正回路においては、信号Soutにパルス性のノイズが重畳した場合にも、信号Soutの切り替わるタイミング（エッジ位相）Teに対応する信号Vt5のみがH、他の信号がLとなる検出結果信号を得ることができ、正常にSoutの切り替わるタイミング（エッジ位相）Teを検出することができる。すなわち、図１に示す回路では、波形検出回路１０２により出力信号Soutの波形情報を検出し、波形検出結果信号Vtnとして直接特性制御回路１０３に入力する構成を採っているため、出力信号Soutの波形変化を直接反映させて特性制御信号Vcmを生成し、これに基づいてフィルタ回路１０１の特性を制御することができ、回路をより高速で動作させることもできる。
【００２９】
次に、図１に示す特性制御回路１０３の動作について図１〜図４までを参照して説明する。特性制御回路１０３には、出力信号Soutの切り替わるタイミング（エッジ位相）Teを反映した検出結果信号Vtn((1≦n≦N)が、基準クロック信号CKSの１サイクル毎に入力される。このため、現在の検出結果信号Vtnの値と、次のサイクルの検出結果信号Vtnの値とを比較することにより、出力信号Soutの切り替わるタイミング（エッジ位相）Teの変化量を求めることができる。例えばN=8の場合、現在の検出結果信号が、Vt1=0、Vt2=0、Vt3=0、Vt4=1、Vt5=0、Vt6=0、Vt7=0、Vt8=0であり、基準クロック信号CKSの次のサイクルの検出結果信号がVt1=0、Vt2=0、Vt3=0、Vt4=0、Vt5=0、Vt6=1、Vt7=0、Vt8=0である例では、その8bitの差分の絶対値を下記の式（１）に示すように求めることで、Teの変化量を求めることができる。
【００３０】
|00010000 ・ 00000100| = 00001100 (1)
（１）式により求められた値を、現在の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)に対応するTeの変化量検出結果として記憶する。一般に、信号Soutの符号間干渉量が多くなり信号波形の歪みが大きくなると、この切り替わるタイミング（エッジ位相）Teの変化量は大きくなる。このため、Teの値が小さくなる方向に、より好ましくは最小となる方向にフィルタ回路１０１の特性を制御する特性制御信号Vcmの値を切り替えることにより、符号間干渉の補正特性を改善し、自動的に信号波形の歪みを補正することが可能となる。
【００３１】
例えば、特性制御信号Vcmを切り替えて再度Teの変化量検出を行い、その新たな検出結果を記憶している元の検出結果と比較し、値が小さい方の特性制御信号Vcmを採用することにより、より適当な補正特性を選択することができる。これを繰り返すことによって、最適な補正特性を維持することが可能となる。
【００３２】
尚、図１に示す本発明の実施の形態による信号波形自動補正回路の基本構成の説明及び図５に示す本発明の第２の実施の形態による信号波形自動補正回路の構成例の説明（後述する）において、フィルタ回路に入力されるデータパターンについて特に限定していない。すなわち、信号波形の自動補正の動作に際して特定のデータパターンを用いる必要はなく、任意のデータを伝送している任意の時点において波形情報の取得を行い、フィルタ回路の特性制御信号の切り替えを行えばよい。
【００３３】
次に、本実施の形態によるフィルタ回路の具体的な構成例について説明する。図９は、特性制御信号Vcm(1≦m≦M、Mは自然数)を１本だけ持つ(M=1)、インピーダンス可変型フィルタ回路の回路構成例である。図９に示す回路において、符号Tr1〜Tr3はMOSトランジスタ素子であり、R1、R2は抵抗素子であり、C1、C2は容量素子であり、I1は定電流回路である。またIn1、In2は相補信号入力端子であり、Out1、Out2は相補信号出力端子であり、Vc1は特性制御信号入力端子である。さらに、VDD、VSSは電源端子である。図９に示す回路において、Vc1が論理ローレベル(L)の場合はTr3が非導通状態となるため、この回路の増幅率G1は以下の（４）式で示されるようになる。
【００３４】
Ｇ１≒Ｒｃ／Ｒｅ≒Ｒ１｛ｊｗ（２×Ｃ１）Ｒ２＋１｝／Ｒ２ （４）
また、Vc1が論理ハイレベル(H)の場合は、Tr3が導通状態となるため、この回路の増幅率G2は以下の（５）式のようになる。
【００３５】
Ｇ１≒Ｒｃ／Ｒｅ
≒Ｒ１｛ｊｗ（２×Ｃ１＋２×Ｃ２）Ｒ２＋１｝／Ｒ２ （５）
図１０は、横軸に周波数をとり、縦軸に増幅率をとり、図９に示すフィルタ回路の増幅率G1(Vc1=L)、G2(Vc1=H)の変化を示したグラフである。このように、本構成を取ることにより、Vc1を切り替えることでフィルタ特性を変化させることが容易に可能である。尚、ここでは、特性制御信号Vcmが１本(M=1)の場合を例にとして示したが、本フィルタ回路のTR3、C2の個数を増やすことにより、容易にM≧2以上の構成を取ることが可能である。上記インピーダンス可変型フィルタ回路を用いると、回路の小型化が可能であるという利点がある。
【００３６】
図１１は、特性制御信号Vcm(1≦m≦M、Mは自然数)を１本だけ持つ(M=1)トランスバーサル型フィルタ回路の構成例である。図１１において、In1は信号入力端子、Out1は信号出力端子であり、D1は遅延量T1の遅延素子、D2は遅延量T2の遅延素子である。Sは２入力(Is1、Is2)、遅延時間Tsのセレクタ回路である。また、Aは信号増幅率aの増幅回路であり、Bは信号増幅率Bの増幅回路であり、Xは信号減算回路である。
【００３７】
図１１に示す回路において、特性制御信号Vc1が論理ロー・レベル(L)の場合は、セレクタ回路Sは入力Is1を選択するため、入力信号Sinは遅延素子D1を通過しD2をバイパスする。この場合の、このトランスバーサル型フィルタ回路の増幅率G3は、(6)式のようになる。
【００３８】
Ｇ３＝ａ＋ｂｅｘｐ｛―ｊω（Ｔ１＋Ｔｓ）｝ （６）
また、Vc1が論理ハイレベル(H)の場合は、セレクタ回路Sは入力Is2を選択するため、入力信号Sinは遅延素子D1、D2の両方を通過する。この回路の、このトランスバーサル型フィルタ回路の増幅率G4は(7)式のようになる。
【００３９】
Ｇ４＝ａ＋ｂｅｘｐ｛―ｊω（Ｔ１＋＋Ｔ２＋Ｔｓ）｝ （７）
図１２は、横軸に周波数、縦軸に増幅率を取って、図１１のフィルタ回路の増幅率G3(Vc1=L)、G4(Vc1=H)の変化を示したグラフである。図１１に示すように、Ｖｃ１が“Ｌ”の際の増幅率Ｇ１とＶｃ１が“Ｈ”の際の増幅率Ｇ２との周波数特性が異なっており、例えば増幅率Ｇ１は周波数１／２（Ｔ１＋Ｔｓ）において最大増幅率ａ＋ｂをとり、例えば増幅率Ｇ２は周波数１／２（Ｔ１＋Ｔ２＋Ｔｓ）において最大増幅率ａ＋ｂをとる。図１０に示す回路構成を用い、Vc1を切り替えることにより、フィルタ特性を変化させることができる。
【００４０】
尚、本実施の形態においては、特性制御信号Vcmが１本(M=1)の場合を例にして説明したが、上記トランスバーサルフィルタ回路は、遅延回路の個数を増やすことによって、或いは、増幅回路の増幅率a、bの値の種類を増やすことによって、容易にM≧2以上の構成を取ることが可能である。
【００４１】
トランスバーサル型フィルタ回路を用いると、回路は大きくなりがちであるがより高周波数での動作が可能という利点がある。
尚、上記の各回路は、後述する第２の実施の形態による信号波形自動補正回路にも適用可能である。
【００４２】
次に、本発明の第２の実施の形態による信号波形自動補正回路について図面を参照しつつ説明する。本実施の形態による信号波形自動補正回路は、信号Soutの波形情報を複数回に渡って記憶し、記憶された波形情報に基づいてフィルタ回路１０１の特性を制御する。この回路を用いると、動作に関しては本発明の第１の実施の形態による信号波形自動補正回路の場合よりも遅くなる方向になるが、波形情報をより精度よく検出することが可能となり、信号伝送エラー率をより低減し、安定な信号伝送が可能となるという利点がある。
【００４３】
図５は、本発明の第２の実施の形態による信号波形自動補正回路の構成例を示す機能ブロック図である。図５に示すように、本実施の形態による信号波形自動補正回路は、信号Soutの波形情報を複数回に渡って記憶する機能を設けている。図５において、符号５０１はフィルタ回路、符号５０２は波形検出回路である。波形検出回路５０２は、信号サンプリング回路５０４と、エッジ位相検出回路５０５と、を有する。Vsn(1≦n≦N、Ｎは2以上の自然数)はサンプリング結果信号、Vtn(1≦n≦N)は検出結果信号である。この構成例では、波形検出回路５０２にエッジ位相記憶回路５０６を設けているが、波形検出回路５０２とは独立に設けても良い。
【００４４】
エッジ位相記憶回路５０６は、エッジ位相検出回路５０５からの波形検出結果信号Vtn(1≦n≦N)を入力し、波形記録信号Vrn(1≦n≦N)として出力する。波形記録信号Vrnは特性制御回路５０３の入力信号に用いる。特性制御回路５０３はフィルタ回路５０１の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する。
【００４５】
図６に、図５に示されるエッジ位相記憶回路５０６の具体的な回路構成例を示す。ここでは、信号Soutをサンプリングする位相の数N=8の場合を例にして説明する。入力される検出結果信号Vt1は、Lビット(Lは1以上の自然数)のカウンタ回路６０１の入力Dに入力される。カウンタ回路６０１には基準クロック信号CKSが与えられている。同様にカウンタ回路６０１に入力するリセット信号RSTは、カウント開始時にカウンタを０にリセットするための信号である。
【００４６】
図７に、図６に示すカウンタ回路６０１の真理値表を示す。基準クロック信号CKSの立ち上がりエッジ時点において入力Dが論理ハイレベル(H)の場合、カウンタ回路６０１のカウント値Qが１加算される（Ｑ＋１）。基準クロック信号CKSの立ち上がりエッジ時点において入力Dがローレベル(L)の場合、カウンタ回路６０１のカウント値Qは変化しない。従って、所定の時間の間に検出結果信号Vtnがハイレベルとなった回数をカウントする。カウント結果は、Lbitの波形記録信号Vr1として出力する。他の検出結果信号Vt2、Vt3、Vt4、Vt5、Vt6、Vt7、Vt8についても同様の構成を有しており、カウンタ回路６０２、６０３、６０４、６０５、６０６、６０７、６０８によりハイレベルとなった回数をカウントし、このカウント値をLbitの波形記録信号として出力する。このN個×L bitの情報(本実施の形態ではN=8)は、出力信号Soutの切り替わるタイミング（エッジ位相）Teの分布を表す情報である。尚、各カウンタのビット数Lは、上記所望の情報を得るためのカウント値がオーバーフローしないよう設計すれば良い。
【００４７】
次に、図５の本発明の第２の構成例における特性制御回路５０３の動作について説明する。この特性制御回路５０３では、信号Soutの切り替わるタイミング（エッジ位相）Teを複数回記録した波形記録信号Vrn(1≦n≦N)が入力される。この波形記録信号Vrn(1≦n≦N)は、信号Soutの切り替わるタイミング（エッジ位相）Teの分布を表しているため、その統計的諸量を求めることにより、Teの変動幅を求めることが容易に可能である。例えばN=8、L=5、Vt1=0、Vt2=1、Vt3=4、Vt4=10、Vt5=4、Vt6=1、Vt7=0、Vt8=0の場合には、その分布の平均値と分散はそれぞれ式(2)(3)のように求められる。
【００４８】
平均値 μ＝（２×１＋３×４＋４×１０＋５×４＋６×１）／（１＋４＋１０＋４＋１） （２）
【００４９】
分散 σ２＝（２−４）２×１＋（３−４）２×４＋（５−４）２×４＋（６―４）２×１＝１６ （３）
【００５０】
これらの値を、現在の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)に対応するTeの変動幅検出結果として記憶する。
一般に、信号Soutの符号間干渉量が多くなり信号波形の歪みが大きくなると、この切り替わるタイミング（エッジ位相）Teの変動幅は大きくなる。このため、エッジ位相の検出結果の分散の値が小さくなる方向、好ましくは最小となる方向にフィルタ回路５０１の特性を制御する特性制御信号Vcmの値を切り替えることにより、符号間干渉の補正特性を改善し自動的に信号波形の歪みを補正することが可能となる。例えば、特性制御信号Vcmを切り替えて再度Teの変動幅検出を行い、その新たな検出結果と、記憶している元の検出結果と、を比較し、変動幅の値が小さい方の特性制御信号Vcmを採用することにより、より適切な補正特性を選択することができる。これらの動作を繰り返すことにより、最適な補正特性を維持することが可能となる。
【００５１】
次に本発明の第３の実施の形態による信号波形自動補正回路について図面を参照して説明する。本実施の形態による信号波形自動補正回路では、フィルタ回路の出力信号のデータパターンを検出するパターン検出回路が設けられている。このパターン検出回路を設けることにより、伝送するデータが特定のパターンである時にのみ、波形検出回路または特性制御回路を動作させる構成を採ることが容易になる。パターン検出回路は、複数の位相時点において出力信号のサンプリングを行う期間として適しているか否かを検出するための回路であり、このパターン検出回路の検出結果に基づいて、サンプリングを行う期間として適していれば、サンプリングを行ってフィルタ調整を行う。
【００５２】
図８は、本実施の形態による信号波形自動補正回路の構成例を示すブロック図でありパターン検出回路を有する回路例である。図８に示すように、符号８０１は入力信号Sinの波形を変化させるフィルタ回路であり、符号８０２はフィルタ回路８０１の出力信号Soutを入力しその波形情報を検出する波形検出回路であり、符号８０３は波形検出回路８０２からの波形検出結果信号Vtn(1≦n≦N、Ｎは2以上の自然数)又は波形記録信号Vrn(1≦n≦N)を入力しフィルタ回路８０１の特性制御信号Vcm(1≦m≦M、Mは1以上の自然数)を出力する特性制御回路である。パターン検出回路８０７は、出力信号Soutを入力し、出力信号Soutと、予め記憶してあるアイドルパターンやテストパターン等のビット列と、を比較し、両者が不一致の場合には補正動作信号Adoptをディスエーブル状態にし、両者が一致した場合にのみAdoptをイネーブル状態にする。
【００５３】
図８に示す例では、波形検出回路８０２と特性制御回路８０３との両方に補正動作信号Adoptが入力される構成を有しているが、補正動作信号Adoptがいずれか一方にのみ入力する構成にすることも可能である。波形検出回路８０２及び特性制御回路８０３は、補正動作信号Adoptがイネーブル状態の時のみ動作し、ディスエーブル状態の時は直前の状態を保持し続ける。これにより、信号波形の自動補正動作、すなわちフィルタ回路特性の切替動作は、通常のデータ伝送時に行われることがなくなり、アイドルパターンやテストパターン等の誤りが生じても問題とならない信号を伝送している間に、自動的に信号波形の自動補正動作を行うことが可能となるとともに、正常な信号伝送を行うことができる。
【００５４】
以上説明したように、本発明の各実施の形態による信号波形自動補正回路によれば、LSI等の論理回路に入力される信号波形を整形し正常なデジタル信号波形を復元すること、特に論理回路間で信号伝送を行う際に、用いる信号伝送路の伝送特性により発生する符号間干渉量に応じてそれを自動的に補正し、正常な信号伝送を実現することが可能である。また、外部からの擾乱等により、波形等化部の出力信号にノイズが重畳する可能性がある場合においても、正しく波形等化部の特性を検出し、その特性を最適に設定することの可能になる。
【００５５】
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００５６】
【発明の効果】
以上述べたように本発明の信号波形自動補正回路によれば、信号波形を整形して正常なデジタル信号波形を復元することができる。また、外部からの擾乱等により、波形等化部の出力信号にノイズが重畳する可能性がある場合においても、正しく波形等化部の特性を検出し、その特性を最適に設定することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による信号波形自動補正回路の基本構成例を示すブロック図である。
【図２】図１の信号波形自動補正回路に含まれる波形検出回路の具体的な回路構成例を示す図である。
【図３】図２に示す波形検出回路の動作を示すタイミングチャート図である。
【図４】図２に示す波形検出回路の入力信号にパルス状ノイズが重畳した場合の動作を示すタイミングチャート図である。
【図５】本発明の第２の実施の形態による信号波形自動補正回路の構成例を示す図である。
【図６】本発明の第２の実施の形態による信号波形自動補正回路におけるエッジ位相記憶回路の回路構成例を示す図である。
【図７】図６に示すエッジ位相記憶回路に設けられたカウンタ回路の真理値表である。
【図８】本発明の第３の実施の形態による信号波形自動補正回路であり、出力信号のデータパターンを検出する回路を設けた回路の構成例を示すブロック図である。
【図９】本発明の各実施の形態による信号波形自動補正回路におけるフィルタ回路としてインピーダンス可変型フィルタ回路を用いた場合のフィルタ回路の構成例を示す図である。
【図１０】図９のインピーダンス可変型フィルタ回路の増幅率の周波数依存性のＶｃ１による変化例を示すグラフである。
【図１１】本発明の各実施の形態による信号波形自動補正回路におけるフィルタ回路としてトランスバーサル型フィルタ回路を用いた場合のフィルタ回路の構成例を示す図である。
【図１２】図１１に示すトランスバーサル型フィルタ回路の増幅率の周波数依存性のＶｃ１による変化例を示すグラフである。
【図１３】従来の信号波形自動補正回路の一構成例である。
【図１４】図１３の信号波形自動補正回路の動作タイミングを説明する図であり、図１４（Ｂ）は図１４（Ａ）に示す動作において波形等化部の出力信号にノイズが乗った場合の誤動作の様子を示す図である。
【図１５】本発明の信号波形自動補正回路に含まれる波形検出回路の変形例による回路構成例を示す図である。
【符号の説明】
101, 501, 801 フィルタ回路
102, 502, 802 波形検出回路
103, 503, 803 特性制御回路
104, 504 信号サンプリング回路
105, 505 エッジ位相検出回路
506 エッジ位相記憶回路
807 パターン検出回路
Sin 入力信号
Sout 出力信号
Vsn サンプリング結果信号
Vtn 検出結果信号
Vrn 波形記録信号
Vcm 特性制御信号
Adopt 補正動作信号
201, 202, 203, 204, 205, 206, 207, 208 フリップフロップ回路
209 クロック位相生成回路
210, 211, 212, 213, 214, 215, 216, 217 排他的論理和回路
218, 219, 220, 221, 222, 223, 224, 225 フリップフロップ回路
CK1, CK2, CK3, CK4, CK5, CK6, CK7, CK8, CKS クロック信号
Vs1, Vs2, Vs3, Vs4, Vs5, Vs6, Vs7, Vs8 サンプリング結果信号
Vt1, Vt2, Vt3, Vt4, Vt5, Vt6, Vt7, Vt8 検出結果信号
Vr1, Vr2, Vr3, Vr4, Vr5, Vr6, Vr7, Vr8 波形記録信号
H 論理ハイレベル
L 論理ローレベル
Te 信号Soutが切り替わるタイミング（エッジ位相）
Np1 パルス性のノイズ
601, 602, 603, 604, 605, 606, 607, 608 カウンタ回路
D カウンタ回路の入力信号
RST カウンタ回路のリセット信号
Q カウンタ回路の出力信号
Tr1, Tr2, Tr3 MOSトランジスタ素子
R1, R2 抵抗素子
C1, C2 容量素子
I1 定電流回路
In1, In2 信号入力端子
Out1, Out2 信号出力端子
VDD, VSS 電源端子
G1, G2, a, b 増幅率
D1, D2 遅延素子
S セレクタ回路
Is1, Is2 セレクタ回路の入力
T1, T2, Ts 遅延量
A, B 増幅回路
X 信号減算回路
Claims (7)
- 入力信号の波形を自動的に補正して信号を出力する信号波形自動補正回路であって、
前記入力信号の周波数成分毎にその増幅率を変化させることにより前記入力信号の波形を変化させて出力するとともに、フィルタ特性を外部から制御するための特性制御信号を受ける特性制御信号入力端子を有するフィルタ回路と、
該フィルタ回路の出力信号を入力し、その波形情報を検出する波形検出回路であって、検出された複数の位相時点での信号レベルをサンプリングする信号サンプリング回路と、サンプリングの結果から前記出力信号がＨからＬ又はＬからＨに切り替わるタイミングを検出する信号エッジ位相出力検出回路とを有する波形検出回路と、
前記信号エッジ位相検出回路による検出結果に基づいて前記フィルタ回路の特性を変化させる信号を前記特性制御信号入力端子に出力する特性制御回路と
を有する信号波形自動補正回路において、
前記特性制御回路が、前記信号エッジ位相検出回路により検出されたエッジ位相の変化量を算出し該変化量が小さくなる方向に前記フィルタ回路の特性を変化させることにより、前記出力信号の波形を自動的に補正することを特徴とする信号波形自動補正回路。 - 入力信号の波形を自動的に補正して信号を出力する信号波形自動補正回路であって、
前記入力信号の周波数成分毎にその増幅率を変化させることにより前記入力信号の波形を変化させて出力するとともに、フィルタ特性を外部から制御するための特性制御信号を受ける特性制御信号入力端子を有するフィルタ回路と、
該フィルタ回路の出力信号を入力し、その波形情報を検出する波形検出回路であって、検出された複数の位相時点での信号レベルをサンプリングする信号サンプリング回路と、サンプリングの結果から前記出力信号がＨからＬ又はＬからＨに切り替わるタイミングを検出する信号エッジ位相出力検出回路とを有する波形検出回路と、
前記信号エッジ位相検出回路による検出結果に基づいて前記フィルタ回路の特性を変化させる信号を前記特性制御信号入力端子に出力する特性制御回路と
を有する信号波形自動補正回路において、
さらに、前記信号エッジ位相検出出力回路による信号エッジ位相検出結果を複数回にわたって記憶するエッジ位相記憶回路を有しており、
前記特性制御回路が、記憶したエッジ位相の変動幅を算出し、該変動幅が小さくなる方向に前記フィルタ回路の特性を変化させることにより前記出力信号の波形を自動的に補正することを特徴とする信号波形自動補正回路。 - 前記信号サンプリング回路は、基準クロック信号に基づいてＮ相の多相クロック信号を生成する多相クロック信号生成回路と、該多相クロック信号生成回路から出力されるそれぞれのクロック信号を受けて、該クロック信号の第１のタイミングで前記出力信号をサンプリングするＮ個の第１のフリップフロップ回路と、を有しており、
前記エッジ位相検出回路は、前記サンプリングされた結果信号間の比較を行い、この比較結果が等しいか否かに基づいて異なる信号を出力するＮ個の比較回路により前記出力信号の切り替わりタイミングに関する信号を、対応する前記第１のフリップフロップ回路とは異なる第２のタイミングでラッチして出力するＮ個の第２のフリップフロップ回路と、を有していることを特徴とする請求項１又は２に記載の信号波形自動補正回路。 - 前記波形検出回路は、基準クロック信号に基づいてＮ相の多相クロック信号を生成する多相クロック信号生成回路と、入力するセレクト信号により該多相クロック信号生成回路からのクロック信号のうちから１相のクロック信号を選択するＭ（Ｍ＜Ｎ）個のセレクタ回路と、前記セレクト信号により時分割されたクロック信号を受けて、前記出力信号をサンプリングするＭ個のフリップフロップ回路と、を有していることを特徴とする請求項１又は２に記載の信号波形自動補正回路。
- さらに、前記出力信号のデータパターンを検出するパターン検出回路を有しており、
該パターン検出回路が特定のデータパターンを検出することにより前記波形検出回路と前記特性制御回路とを制御し、前期出力信号の波形を自動的に補正することを特徴とする請求項１又は２に記載の信号波形自動補正回路。 - 前記フィルタ回路が１又は２以上の特性制御信号を有しており、前記特性制御回路により前記それぞれの制御信号を所望の値に設定した状態で、前記波形検出回路により前記出力信号の波形検出を行い、その動作を所望の回数だけ繰り返すことにより最適な制御信号を決定する回路を有していることを特徴とする請求項１又は２に記載の信号波形自動補正回路。
- 前記フィルタ回路としてインピーダンス可変型のフィルタ回路又はトランスバーサル型フィルタ回路を用いることを特徴とする請求項１又は２に記載の信号波形自動補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046510A JP4309676B2 (ja) | 2003-02-24 | 2003-02-24 | 信号波形自動補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003046510A JP4309676B2 (ja) | 2003-02-24 | 2003-02-24 | 信号波形自動補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004260352A JP2004260352A (ja) | 2004-09-16 |
| JP4309676B2 true JP4309676B2 (ja) | 2009-08-05 |
Family
ID=33113031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003046510A Expired - Fee Related JP4309676B2 (ja) | 2003-02-24 | 2003-02-24 | 信号波形自動補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4309676B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102322168B (zh) * | 2011-07-22 | 2014-07-23 | 余姚市精诚高新技术有限公司 | 半自动车位锁 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4652961B2 (ja) * | 2005-11-30 | 2011-03-16 | 富士通株式会社 | シリアル転送用インターフェース |
| KR100735431B1 (ko) | 2006-02-28 | 2007-07-04 | 삼성전기주식회사 | 필터 특성 자동 보정 장치 |
| JP5540472B2 (ja) * | 2008-06-06 | 2014-07-02 | ソニー株式会社 | シリアルデータ受信機、利得制御回路および利得制御方法 |
-
2003
- 2003-02-24 JP JP2003046510A patent/JP4309676B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102322168B (zh) * | 2011-07-22 | 2014-07-23 | 余姚市精诚高新技术有限公司 | 半自动车位锁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004260352A (ja) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10367636B2 (en) | Phase calibration of clock signals | |
| JP6892592B2 (ja) | 受信回路及びアイモニタシステム | |
| TW202133557A (zh) | 用以接收串列資料的電路 | |
| US6424175B1 (en) | Biased control loop circuit for setting impedance of output driver | |
| US20040130469A1 (en) | Decision feedback equalization employing a lookup table | |
| EP1039463B1 (en) | Signal processing apparatus | |
| US6614296B2 (en) | Equalization of a transmission line signal using a variable offset comparator | |
| US8923462B2 (en) | Device and method for correcting duty cycle, and receiver including the same | |
| JP2004274166A (ja) | Ａ／ｄ変換回路、温度センサ回路、集積回路、及び温度センサ回路の調整方法 | |
| EP2242180A1 (en) | Resistance compensation method, circuit having a resistance compensation function, and circuit resistance test method | |
| US8005134B2 (en) | Waveform shaping device and error measurement device | |
| US6617918B2 (en) | Multi-level receiver circuit with digital output using a variable offset comparator | |
| JP3433426B2 (ja) | マンチェスタ符号化データをデコーディングするための方法および装置 | |
| US8005180B2 (en) | Data decision apparatus and error measurement apparatus | |
| JP3885773B2 (ja) | インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置 | |
| JP4309676B2 (ja) | 信号波形自動補正回路 | |
| US7583124B2 (en) | Delaying stage selecting circuit and method thereof | |
| US20070147490A1 (en) | Filter coefficient adjusting circuit | |
| US8014482B2 (en) | Signal receiving circuit utilizing timing recovery parameter generating circuit | |
| US20200014501A1 (en) | Eye diagram measurement device and eye diagram measurement method | |
| US8363770B1 (en) | Oversampling with programmable pointer adjustment | |
| JPWO2008114318A1 (ja) | 受信回路 | |
| JP2003140769A (ja) | クロック発生回路及びその内部クロック発生方法 | |
| JPS5940727A (ja) | 自動等化方式 | |
| JPH09153261A (ja) | データ再生検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |