JPH0617313Y2 - 液冷形半導体パッケージ - Google Patents

液冷形半導体パッケージ

Info

Publication number
JPH0617313Y2
JPH0617313Y2 JP1988015591U JP1559188U JPH0617313Y2 JP H0617313 Y2 JPH0617313 Y2 JP H0617313Y2 JP 1988015591 U JP1988015591 U JP 1988015591U JP 1559188 U JP1559188 U JP 1559188U JP H0617313 Y2 JPH0617313 Y2 JP H0617313Y2
Authority
JP
Japan
Prior art keywords
semiconductor chip
main body
semiconductor package
refrigerant
zigzag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988015591U
Other languages
English (en)
Other versions
JPH01120350U (ja
Inventor
貴志男 横内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1988015591U priority Critical patent/JPH0617313Y2/ja
Publication of JPH01120350U publication Critical patent/JPH01120350U/ja
Application granted granted Critical
Publication of JPH0617313Y2 publication Critical patent/JPH0617313Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Description

【考案の詳細な説明】 〔概要〕 電力消費量の大きい半導体チップを搭載するパッケージ
に関し、 冷却効率の良い半導体パッケージを実用化することを目
的とし、 セラミックよりなる筐体の中央凹部に半導体チップを装
着した後、リード端子と回路接続してある配線パターン
のパッド位置にワイヤボンディングを行う半導体チップ
搭載面の裏側に仕切り壁により形成されたジグザグ状の
冷媒通路を備える本体部と、セラミックよりなり、仕切
り壁により形成されたジクザグ状の冷媒通路が設けられ
ている蓋部とから構成されており、 半導体チップを装着した本体部と蓋部とを対向位置決め
して半田封着した後、前記本体部の外側に設けてある冷
媒入口と冷媒出口とをパッキングを介して装置本体側の
ノズルに嵌入して装着し液冷形半導体パッケージを構成
する。
〔産業上の利用分野〕
本考案は液冷構造をとる半導体パッケージに関する。
大量の情報を迅速に処理する情報処理装置の処理能力を
増大するため、半導体集積回路は単位素子の小形化と大
容量化とが行われてLSIやVLSIが実現している。
然し、このような集積度の向上に比例して発熱量も増加
しており、従来のようにパッケージにフィンを備え、こ
れを強制空冷する方式ではLSIやVLSIが形成されている
半導体チップの温度を最高使用温度内に保持することは
困難になった。
そこで、液冷構造が検討されている。
〔従来の技術〕
半導体パッケージの液冷法として各種の方法が考えられ
ている。
その一つは半導体チップが装着されているアルミナなど
の配線基板の背後にサーマルシートなどの弾性伝熱体を
介して金属製のベローズを設け、このベローズの中に冷
却水を循環させて冷却する方法である。
もう一つの方法は冷却水によって冷却されている冷却構
造体の底部に半導体パッケージが嵌入する穴を設けて、
パッケージを嵌入するもので、この冷却構造体によって
半導体パッケージを冷却する構造である。
然し、前者の構造では弾性伝熱体にかなりの熱抵抗があ
り、また後者の構造では空気層の介在が避けられないな
どのことから高い熱伝導は望めない。
以上のように、色々な構造が提案されてはいるものゝ、
決定的なものは未だ存在しない。
〔考案が解決しようとする課題〕
集積度の大きな半導体パッケージを冷却し、最高使用温
度以下で半導体素子を動作させる方法として、熱抵抗が
少なく直接に半導体チップを冷却できる構造を開発する
ことが課題である。
〔問題を解決するための手段〕
上記の課題はセラミックよりなる筐体の中央凹部に半導
体チップを装着した後、リード端子と回路接続してある
配線パターンのパッド位置にワイヤボンディングを行う
半導体チップ搭載面の裏側に仕切り壁により形成された
ジグザグ状の冷媒通路を備える本体部と、セラミックよ
りなり、仕切り壁により形成されたジグザグ状の冷媒通
路が設けられている蓋部とから構成されており、 半導体チップを装着した本体部と蓋部とを位置決めして
半田封着した後、前記本体部の外側に設けてある冷媒の
入口と出口とをパッキングを介して装置本体側のノズル
に嵌入して装着する液冷形半導体パッケージにより解決
することができる。
〔作用〕 本考案は現在の半導体チップはパッシベーション技術が
進んでおり、ハーメチックシールパッケージを介して冷
却しなくても直接に液冷できることに着目してなされた
ものである。
こゝで、現在の半導体チップの電力消費量は1チップ当
たり最大で10W程度であるが、将来は40W程度にまで達
することを考慮して水の代わりにC6H14(沸点56℃),C
7H16O(沸点100℃)など低沸点の弗化炭素(商品名フロ
リナート)を用い、パッケージの中にジグザグ状の通路
を設け、この中を加圧して流すようにした。
このような強制冷却法をとると半導体チップの動作温度
を確実に最高使用温度である85℃以下に保つことができ
る。
〔実施例〕
第1図は本考案に係る半導体パッケージの断面図、また
第2図はこのX−X′位置における平面図である。
第1図において、アルミナ(α−Al2O3)などのセラミ
ックスを用いて形成されている本体部1には段階的に窪
んで設けられている中央の凹部に半導体チップ2が装着
されており、セラミックス基板に埋込み形成されている
リード端子3に回路接続されている配線パターン4の先
端に設けてあるパッドにワイヤボンディング5されてい
る。
また、装着された半導体チップ2の背後にはセラミック
スよりなる仕切り壁6により蛇行状の冷媒通路7が設け
られている。
また、本体部1には冷媒通路7に通じる冷媒入口8と冷
媒出口9とが設けられている。
次に、蓋部10には本体部1と同様に仕切り壁11が設けら
れていて冷媒通路12がジグジグ状に形成されている。
そして、パッケージングの作業工程としては、半導体チ
ップ2の周辺部を本体部1の中央凹部の周辺部に接着剤
あるいは共晶ボンディングなどの方法により装着した
後、半導体チップ2のパッドと配線パターン4のパッド
とをワイヤボンディング5を行って回路接続が終わる。
次に、本体部1と蓋部10とを対向させて位置合わせし、
予めメタライズ処理してある接合部を半田融着などの方
法を用いて接合する。
このようにしてパッケージングは終わるが、このパッケ
ージにおいて、冷媒は第2図に示す冷媒入口8から第1
図に示す半導体パッケージの蓋部10に下がり、半導体チ
ップ2の下のジグザグ状の冷媒通路12に沿って流れた
後、第1図の右端より本体部1の右端に上がり、ジグザ
グ状の冷媒通路7を通って冷媒出口9から排出される。
こゝで、本体部1と蓋部10の両者について、仕切り壁
6,11と半導体チップ2との間には僅かの間隙が存在す
るが、一向に差支えない。
次に、かゝる半導体パッケージの装置本体への装填はシ
リコーン樹脂などからなるパッキング14を介して装置本
体側のノズル15に接続し固定する構造をとる。
このような構造をとり、装置本体側より30℃に保った沸
点56℃のC6H14を1〜5cm3/sの流量で流すことによりLS
Iよりなり、10mm角の半導体チップ2について30W以上
の冷却が可能となった。
〔考案の効果〕
パッケージ内にジグザグ状の冷媒通路を設け、低沸点の
冷媒を循環させて直接に半導体チップを冷却する方法を
とることにより、高出力の半導体素子に対しても最高使
用温度以下での動作が可能となる。
【図面の簡単な説明】
第1図は本考案に係る半導体パッケージの断面図、 第2図は第1図のX−X′位置における半導体パッケー
ジの平面図、 である。 図において、 1は本体部、2は半導体チップ、 3はリード端子、6,11は仕切り壁、 7,12は冷媒通路、8は冷媒入り口、 9は冷媒出口、10は蓋部、 13は接合部、15はノズル、 である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】セラミックよりなる筐体の中央凹部に半導
    体チップ(2)を装着した後、リード端子(3)と回路
    接続してある配線パターン(4)のパッド位置にワイヤ
    ボンディング(5)を行う半導体チップ搭載面の裏側に
    仕切り壁(6)により形成されたジグザグ状の冷媒通路
    (7)を備える本体部(1)と、 セラミックよりなり、仕切り壁(11)により形成されたジ
    グザグ状の冷媒通路(12)が設けられている蓋部(10)とか
    ら構成されており、 半導体チップ(2)を装着した本体部(1)と蓋部(10)
    とを対向位置決めして半田封着した後、前記本体部
    (1)の外側に設けてある冷媒入口(8)と冷媒出口
    (9)とをパッキング(14)を介して装置本体側のノズル
    (15)に嵌入して装着することを特徴とする液冷形半導体
    パッケージ。
JP1988015591U 1988-02-08 1988-02-08 液冷形半導体パッケージ Expired - Lifetime JPH0617313Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988015591U JPH0617313Y2 (ja) 1988-02-08 1988-02-08 液冷形半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988015591U JPH0617313Y2 (ja) 1988-02-08 1988-02-08 液冷形半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH01120350U JPH01120350U (ja) 1989-08-15
JPH0617313Y2 true JPH0617313Y2 (ja) 1994-05-02

Family

ID=31227769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988015591U Expired - Lifetime JPH0617313Y2 (ja) 1988-02-08 1988-02-08 液冷形半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH0617313Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187251A (ja) * 2012-03-06 2013-09-19 Sohki:Kk 電子装置の冷却システムおよび方法

Also Published As

Publication number Publication date
JPH01120350U (ja) 1989-08-15

Similar Documents

Publication Publication Date Title
JP5801996B2 (ja) 両面冷却式電力用被覆層付き電力モジュール
KR100970031B1 (ko) 마이크로채널 및 마이크로채널의 박막 열전 냉각 장치 내의냉각제 흐름을 이용한 집적회로 다이 냉각
US7511957B2 (en) Methods for fabricating a cooled electronic module employing a thermally conductive return manifold structure sealed to the periphery of a surface to be cooled
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US5940271A (en) Stiffener with integrated heat sink attachment
US7372148B2 (en) Semiconductor chip having coolant path, semiconductor package and package cooling system using the same
JP2901835B2 (ja) 半導体装置
JP2000150735A (ja) 回路組立体および集積回路デバイスに放熱器を接続する方法
JPH05335454A (ja) 電子機器の冷却装置
US7842553B2 (en) Cooling micro-channels
JP4034173B2 (ja) 半導体集積回路装置及びその半導体集積回路チップ
JPH10284654A (ja) 半導体装置の冷却構造
JPH0617313Y2 (ja) 液冷形半導体パッケージ
JPH02276264A (ja) ヒートシンク付セラミックパッケージ
JP3424717B2 (ja) 発熱素子実装半導体装置
JPH04326557A (ja) 半導体チツプの冷却構造
JPH06224338A (ja) 電子装置
JPH0342512B2 (ja)
TW200416983A (en) Package structure with a cooling system
JPS58218148A (ja) 電子部品冷却装置
JPH06310626A (ja) 半導体チップ及び半導体集積回路装置
JPS63289847A (ja) Lsiパッケ−ジの放熱構造
JP2718136B2 (ja) 樹脂封止型半導体装置
JPH0448740A (ja) Tab半導体装置
JPS62206867A (ja) 液体冷却装置付半導体装置