JPH06168763A - 活線挿抜方式 - Google Patents
活線挿抜方式Info
- Publication number
- JPH06168763A JPH06168763A JP4321783A JP32178392A JPH06168763A JP H06168763 A JPH06168763 A JP H06168763A JP 4321783 A JP4321783 A JP 4321783A JP 32178392 A JP32178392 A JP 32178392A JP H06168763 A JPH06168763 A JP H06168763A
- Authority
- JP
- Japan
- Prior art keywords
- hot
- circuit
- external interface
- package
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 回路基板の活線挿抜時の信号母線への変動を
減少させ、他の回路基板に悪影響を無くする。 【構成】 挿抜時の過渡状態において、電子回路を外部
インタフェースと切離し挿抜完了時に再度接続し、挿抜
時の突入電流発生を制限する分圧調整を行い、電圧を制
御する。例えば、回路基板のコネクタ間に抵抗で構成し
た前記電源供給手段で動作する分圧調整回路、抵抗及び
ツェナ・ダイオードで構成した前記電源供給手段で動作
する分圧調整回路、抵抗及びインバータ素子で構成した
前記電源供給手段で動作する分圧調整回路、又はスター
接続した前記要素で構成した電源供給手段で動作する分
圧調整回路を設ける。
減少させ、他の回路基板に悪影響を無くする。 【構成】 挿抜時の過渡状態において、電子回路を外部
インタフェースと切離し挿抜完了時に再度接続し、挿抜
時の突入電流発生を制限する分圧調整を行い、電圧を制
御する。例えば、回路基板のコネクタ間に抵抗で構成し
た前記電源供給手段で動作する分圧調整回路、抵抗及び
ツェナ・ダイオードで構成した前記電源供給手段で動作
する分圧調整回路、抵抗及びインバータ素子で構成した
前記電源供給手段で動作する分圧調整回路、又はスター
接続した前記要素で構成した電源供給手段で動作する分
圧調整回路を設ける。
Description
【０００１】
【産業上の利用分野】この発明は、コンピュータシステ
ムにおける活線挿抜方式で、稼働中に装置内の回路基板
を挿抜する保守方式をとる装置において、挿抜時に信号
母線の電圧変動を少なくし、挿抜によって装置内の他の
回路基板への悪影響を最小にする活線挿抜方式に関する
ものである。
ムにおける活線挿抜方式で、稼働中に装置内の回路基板
を挿抜する保守方式をとる装置において、挿抜時に信号
母線の電圧変動を少なくし、挿抜によって装置内の他の
回路基板への悪影響を最小にする活線挿抜方式に関する
ものである。
【０００２】
【従来の技術】一般に、バックボード（母線）に接続す
る複数の回路基板から構成される装置において、該回路
基板を活線挿入、活線抜去する際には、電源母線、信号
母線の変動により、他の回路基板への影響を防止する対
策が必要であるが、一般にはバスドライバ、及びレシー
バ用ＴＴＬ素子を用いて活線挿抜を実施している。図６
は、例えば７４Ｓ２４０などのバスドライバ及び、レシ
ーバを用いた従来の活線挿抜の実施例であり、図７は、
この時信号母線が受ける電圧変動値を図示したものであ
る。図６において１は回路基板、２ａはレシーバ、２ｂ
はドライバ、２ｃはレシーバ２ａの等価入力浮遊容量、
２ｄはドライバ２ｂの等価出力浮遊容量である。３は機
能回路、４は２ｂのドライバの出力イネーブル制御など
を行なう活線挿抜制御回路、５ａは信号線５ｂが活線挿
抜制御回路４の内部でプルアップされた信号で“Ｈ”の
ときにドライバ２ｂの出力をディスイネーブル（禁止状
態）にする制御線で、５ｂはＧＮＤＳピン６ｄからの信
号線、６はバックボードの電源母線、６ａ、６ｂは長さ
の異なるＶＣＣ電源入力ピンで６ａ＞６ｂなる関係があ
り、６ａが電源ＶＣＣＬピン、６ｂが電源ＶＣＣＳピン
で、バックボード側の電源コネクタ内（図示せず）に配
置されているものである。６ｃ，６ｄは長さの異なるＧ
ＮＤ電源入力ピンで、６ｃはＶＣＣＬピン６ａと同一の
長さをもつＧＮＤＬピン、６ｄは、電源ピン６ａ＝６ｃ
＞６ｂ＞６ｄとなる長さ関係をもつＧＮＤＳピンであ
る。７はバックボードの信号母線、７ａはＶＣＣＳピン
６ｂと同一の長さの信号ピンである。８は回路基板側の
コネクタとバックボード側のコネクタが接触する接点で
ある。また図７は活線挿抜時のレシーバ２ａ、ドライバ
２ｂの等価入出力浮遊容量２ｃ、及び２ｄと信号母線７
との充放電電流、即ち電圧変動値を表したものであり、
図７（ａ）は信号母線７が“Ｈ”レベルのときのグリッ
チを、図７（ｂ）は信号母線が“Ｌ”のときのグリッチ
の様子を示したものである。
る複数の回路基板から構成される装置において、該回路
基板を活線挿入、活線抜去する際には、電源母線、信号
母線の変動により、他の回路基板への影響を防止する対
策が必要であるが、一般にはバスドライバ、及びレシー
バ用ＴＴＬ素子を用いて活線挿抜を実施している。図６
は、例えば７４Ｓ２４０などのバスドライバ及び、レシ
ーバを用いた従来の活線挿抜の実施例であり、図７は、
この時信号母線が受ける電圧変動値を図示したものであ
る。図６において１は回路基板、２ａはレシーバ、２ｂ
はドライバ、２ｃはレシーバ２ａの等価入力浮遊容量、
２ｄはドライバ２ｂの等価出力浮遊容量である。３は機
能回路、４は２ｂのドライバの出力イネーブル制御など
を行なう活線挿抜制御回路、５ａは信号線５ｂが活線挿
抜制御回路４の内部でプルアップされた信号で“Ｈ”の
ときにドライバ２ｂの出力をディスイネーブル（禁止状
態）にする制御線で、５ｂはＧＮＤＳピン６ｄからの信
号線、６はバックボードの電源母線、６ａ、６ｂは長さ
の異なるＶＣＣ電源入力ピンで６ａ＞６ｂなる関係があ
り、６ａが電源ＶＣＣＬピン、６ｂが電源ＶＣＣＳピン
で、バックボード側の電源コネクタ内（図示せず）に配
置されているものである。６ｃ，６ｄは長さの異なるＧ
ＮＤ電源入力ピンで、６ｃはＶＣＣＬピン６ａと同一の
長さをもつＧＮＤＬピン、６ｄは、電源ピン６ａ＝６ｃ
＞６ｂ＞６ｄとなる長さ関係をもつＧＮＤＳピンであ
る。７はバックボードの信号母線、７ａはＶＣＣＳピン
６ｂと同一の長さの信号ピンである。８は回路基板側の
コネクタとバックボード側のコネクタが接触する接点で
ある。また図７は活線挿抜時のレシーバ２ａ、ドライバ
２ｂの等価入出力浮遊容量２ｃ、及び２ｄと信号母線７
との充放電電流、即ち電圧変動値を表したものであり、
図７（ａ）は信号母線７が“Ｈ”レベルのときのグリッ
チを、図７（ｂ）は信号母線が“Ｌ”のときのグリッチ
の様子を示したものである。
【０００３】次に動作について説明する。該回路基板１
を活線挿入するとき、先ず、電源母線６からのＶＣＣＬ
ピン６ａ、ＧＮＤＬピン６ｃがコネクタ接点８で接触し
て、電源ＶＣＣＬが該回路基板１のレシーバ２ａ、ドラ
イバ２ｂと活線挿抜制御回路４に供給され、プリチャー
ジすると同時に信号線５ｂが内部でプルアップされ
“Ｈ”レベルとなるため、ドライバ２ｂの出力を制御線
５ａを通じてディスイネーブル（禁止状態）にする。そ
の後、電源ＶＣＣＳピン６ｂがコネクタ接点８に接触す
ると、電源ＶＣＣＳが該回路基板１の機能回路３に供給
され、その動作を開始する。
を活線挿入するとき、先ず、電源母線６からのＶＣＣＬ
ピン６ａ、ＧＮＤＬピン６ｃがコネクタ接点８で接触し
て、電源ＶＣＣＬが該回路基板１のレシーバ２ａ、ドラ
イバ２ｂと活線挿抜制御回路４に供給され、プリチャー
ジすると同時に信号線５ｂが内部でプルアップされ
“Ｈ”レベルとなるため、ドライバ２ｂの出力を制御線
５ａを通じてディスイネーブル（禁止状態）にする。そ
の後、電源ＶＣＣＳピン６ｂがコネクタ接点８に接触す
ると、電源ＶＣＣＳが該回路基板１の機能回路３に供給
され、その動作を開始する。
【０００４】一方、信号母線７からの信号線７ａもＶＣ
ＣＳピン６ｂと同じタイミングで該回路基板１に接続さ
れる。しかしながら前記制御線５ａによってドライバ２
ｂはディスイネーブルとなっているため、レシーバ２ａ
とドライバ２ｂの信号線が信号母線７に接続されても、
該回路基板１からの信号出力が禁止されたままとなって
いるので、活線挿入時の部品破壊が防止されると共に、
他の回路基板への信号母線の悪影響を減少させることが
できる。最後に、ＧＮＤＳピン６ｄがコネクタ接点８に
接触すると、信号線５ｂがＧＮＤになることから、活線
挿抜制御回路４の出力である制御線５ａが“Ｌ”レベル
となりドライバ２ｂの出力をイネーブル（許可状態）に
して、一連の活線挿入動作を完了する。
ＣＳピン６ｂと同じタイミングで該回路基板１に接続さ
れる。しかしながら前記制御線５ａによってドライバ２
ｂはディスイネーブルとなっているため、レシーバ２ａ
とドライバ２ｂの信号線が信号母線７に接続されても、
該回路基板１からの信号出力が禁止されたままとなって
いるので、活線挿入時の部品破壊が防止されると共に、
他の回路基板への信号母線の悪影響を減少させることが
できる。最後に、ＧＮＤＳピン６ｄがコネクタ接点８に
接触すると、信号線５ｂがＧＮＤになることから、活線
挿抜制御回路４の出力である制御線５ａが“Ｌ”レベル
となりドライバ２ｂの出力をイネーブル（許可状態）に
して、一連の活線挿入動作を完了する。
【０００５】次に該回路基板１を活線引き抜きする場合
は、前記活線挿入と反対の手順となり、ＧＮＤＳピン６
ｄが電源母線６から最初に切り離され、信号線５ｂが
“Ｈ”レベルとなり、活線挿抜制御回路４により５ａが
“Ｈ”となるためドライバ２ｂの出力がディスイネーブ
ル（出力禁止状態）になる。その後レシーバ２ａとドラ
イバ２ｂの信号線が信号母線７から切り離される。ここ
でドライバ２ｂの信号線が信号母線７から切り離されて
も、該回路基板１から信号出力が禁止されているため、
活線引き抜き時の部品破壊が防止されると共に、他の回
路基板への信号母線の悪影響を減少させることができ
る。一方電源ＶＣＣＳも該回路基板１から信号線７ａと
同時に切り離され、これにより機能回路３が停止し、そ
の後さらに電源ＶＣＣＬ、ＧＮＤＬも切り離されて、一
連の活線引き抜き動作を完了する。
は、前記活線挿入と反対の手順となり、ＧＮＤＳピン６
ｄが電源母線６から最初に切り離され、信号線５ｂが
“Ｈ”レベルとなり、活線挿抜制御回路４により５ａが
“Ｈ”となるためドライバ２ｂの出力がディスイネーブ
ル（出力禁止状態）になる。その後レシーバ２ａとドラ
イバ２ｂの信号線が信号母線７から切り離される。ここ
でドライバ２ｂの信号線が信号母線７から切り離されて
も、該回路基板１から信号出力が禁止されているため、
活線引き抜き時の部品破壊が防止されると共に、他の回
路基板への信号母線の悪影響を減少させることができ
る。一方電源ＶＣＣＳも該回路基板１から信号線７ａと
同時に切り離され、これにより機能回路３が停止し、そ
の後さらに電源ＶＣＣＬ、ＧＮＤＬも切り離されて、一
連の活線引き抜き動作を完了する。
【０００６】ここで一般にレシーバやドライバなどのＴ
ＴＬ素子の等価入出力浮遊容量は、その駆動能力が大き
くなる程増加し、さらには回路基板上のバス長が長く、
バス幅も大きく低インピーダンスバックプレーンになる
程増大する傾向を有する。このような場合、前記のよう
なレシーバ２ａ、ドライバ２ｂが活線挿入時に前記信号
線７ａと接触する際には、その入出力浮遊容量２ｃ、２
ｄによる充放電電流が信号母線７を変動させる要因とな
り、他の回路基板に悪影響を与えることがあった。ここ
でレシーバ２ａとドライバ２ｂの入出力浮遊容量２ｃ、
２ｄによる充放電電流は（１）式で表され、最大充放電
電流値は、Δｔを一定と仮定すると、信号母線７の
“Ｈ”レベルからの充電電流と“Ｌ”レベルへの放電電
流と考えられ、これが信号母線７を変動させる要因とな
っている。これら充放電電流の信号母線７への影響は図
７に示すようなグリッチとして表われ、信号母線７が
“Ｈ”レベルのときは図７（ａ）に示すように、“Ｈ”
レベルから“Ｌ”レベルのグリッチが表れ、その後にバ
スのインピーダンスとその入出力浮遊容量との時定数で
“Ｈ”レベルに復帰する。また信号母線７が“Ｌ”レベ
ルのときは７（ｂ）に示すように、“Ｌ”レベルから
“Ｈ”レベルへグリッチが表れ、その後にバスのインピ
ーダンスとその入出力浮遊容量との時定数で“Ｌ”レベ
ルに復帰する。 Ｉ＝Ｃ（ΔＶ／Δｔ） （１）
ＴＬ素子の等価入出力浮遊容量は、その駆動能力が大き
くなる程増加し、さらには回路基板上のバス長が長く、
バス幅も大きく低インピーダンスバックプレーンになる
程増大する傾向を有する。このような場合、前記のよう
なレシーバ２ａ、ドライバ２ｂが活線挿入時に前記信号
線７ａと接触する際には、その入出力浮遊容量２ｃ、２
ｄによる充放電電流が信号母線７を変動させる要因とな
り、他の回路基板に悪影響を与えることがあった。ここ
でレシーバ２ａとドライバ２ｂの入出力浮遊容量２ｃ、
２ｄによる充放電電流は（１）式で表され、最大充放電
電流値は、Δｔを一定と仮定すると、信号母線７の
“Ｈ”レベルからの充電電流と“Ｌ”レベルへの放電電
流と考えられ、これが信号母線７を変動させる要因とな
っている。これら充放電電流の信号母線７への影響は図
７に示すようなグリッチとして表われ、信号母線７が
“Ｈ”レベルのときは図７（ａ）に示すように、“Ｈ”
レベルから“Ｌ”レベルのグリッチが表れ、その後にバ
スのインピーダンスとその入出力浮遊容量との時定数で
“Ｈ”レベルに復帰する。また信号母線７が“Ｌ”レベ
ルのときは７（ｂ）に示すように、“Ｌ”レベルから
“Ｈ”レベルへグリッチが表れ、その後にバスのインピ
ーダンスとその入出力浮遊容量との時定数で“Ｌ”レベ
ルに復帰する。 Ｉ＝Ｃ（ΔＶ／Δｔ） （１）
【０００７】
【発明が解決しようとする課題】従来の活線挿抜方式は
以上のように、ＴＴＬ素子などの駆動能力の高いレシー
バやドライバで該回路基板の活線挿抜をしようとする
と、その入出力浮遊容量からの充放電電流によるグリッ
チが信号母線を変動させ、他の回路基板に悪影響を与え
る問題点があった。
以上のように、ＴＴＬ素子などの駆動能力の高いレシー
バやドライバで該回路基板の活線挿抜をしようとする
と、その入出力浮遊容量からの充放電電流によるグリッ
チが信号母線を変動させ、他の回路基板に悪影響を与え
る問題点があった。
【０００８】この発明はかかる問題点を解決するために
なされたもので、信号母線への影響を減少させ、その信
号母線に接続されるその回路基板に悪影響を与えること
なく、活線挿抜できることを特長とした活線挿抜方法を
提供することを目的としている。
なされたもので、信号母線への影響を減少させ、その信
号母線に接続されるその回路基板に悪影響を与えること
なく、活線挿抜できることを特長とした活線挿抜方法を
提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明に係わる活線挿抜
方式は、前記電源ＶＣＣＬピンからレシーバ２ａ、ドラ
イバ２ｂ及び、活線挿抜制御回路４をプリチャージする
とともに、前記電源ＶＣＣＬから該回路基板の前記レシ
ーバ入力と、ドライバ出力のおのおのの信号線に充放電
電流（１）式の電圧変動幅ΔＶを小さくする分圧調整回
路を構成するものであり、前記分圧調整回路は抵抗から
構成され、前記レシーバ、及びドライバのスレッショル
ドレベルに分圧調整するものである。
方式は、前記電源ＶＣＣＬピンからレシーバ２ａ、ドラ
イバ２ｂ及び、活線挿抜制御回路４をプリチャージする
とともに、前記電源ＶＣＣＬから該回路基板の前記レシ
ーバ入力と、ドライバ出力のおのおのの信号線に充放電
電流（１）式の電圧変動幅ΔＶを小さくする分圧調整回
路を構成するものであり、前記分圧調整回路は抵抗から
構成され、前記レシーバ、及びドライバのスレッショル
ドレベルに分圧調整するものである。
【００１０】また、本発明に係わる活線挿抜方式は、前
記電源ＶＣＣＬピンからレシーバ２ａ、ドライバ２ｂ及
び、活線挿抜制御回路４をプリチャージするとともに、
前記電源ＶＣＣＬから該回路基板の前記レシーバ入力と
ドライバ出力のおのおのの信号線に充放電電流（１）式
の電圧変動幅ΔＶを小さくする分圧調整回路を構成する
ものであり、前記分圧調整回路はツェナ・ダイオードと
抵抗との組み合せで構成され、前記レシーバ、及びドラ
イバのスレッショルドレベルに分圧調整するものであ
る。
記電源ＶＣＣＬピンからレシーバ２ａ、ドライバ２ｂ及
び、活線挿抜制御回路４をプリチャージするとともに、
前記電源ＶＣＣＬから該回路基板の前記レシーバ入力と
ドライバ出力のおのおのの信号線に充放電電流（１）式
の電圧変動幅ΔＶを小さくする分圧調整回路を構成する
ものであり、前記分圧調整回路はツェナ・ダイオードと
抵抗との組み合せで構成され、前記レシーバ、及びドラ
イバのスレッショルドレベルに分圧調整するものであ
る。
【００１１】また、本発明に係わる活線挿抜方式は、前
記電源ＶＣＣＬピンからレシーバ２ａ、ドライバ２ｂ及
び、活線挿抜制御回路４をプリチャージするとともに、
前記電源ＶＣＣＬから該回路基板の前記レシーバ入力と
ドライバ出力のおのおのの信号線に充放電電流（１）式
の電圧変動幅ΔＶを小さくする分圧調整回路を構成する
ものであり、前記分圧調整回路は例えば７４Ｓ０４など
のＴＴＬインバータ素子と抵抗との組み合せで構成さ
れ、前記レシーバ、及びドライバのスレッショルドレベ
ルに分圧調整するものである。
記電源ＶＣＣＬピンからレシーバ２ａ、ドライバ２ｂ及
び、活線挿抜制御回路４をプリチャージするとともに、
前記電源ＶＣＣＬから該回路基板の前記レシーバ入力と
ドライバ出力のおのおのの信号線に充放電電流（１）式
の電圧変動幅ΔＶを小さくする分圧調整回路を構成する
ものであり、前記分圧調整回路は例えば７４Ｓ０４など
のＴＴＬインバータ素子と抵抗との組み合せで構成さ
れ、前記レシーバ、及びドライバのスレッショルドレベ
ルに分圧調整するものである。
【００１２】また、本発明に係わる活線挿抜方式は、前
記電源ＶＣＣＬピンからレシーバ２ａ、ドライバ２ｂ及
び、活線挿抜制御回路４をプリチャージするとともに、
前記電源ＶＣＣＬから該回路基板の前記レシーバ入力と
ドライバ出力のおのおのの信号線に充放電電流（１）式
の電圧変動幅ΔＶを小さくする分圧調整回路を構成する
ものであり、前記分圧調整回路はツェナ・ダイオードと
抵抗との組み合せで構成され、１つの分圧調整回路で該
回路基板の全てのレシーバ入力とドライバ出力にスター
接続して、前記レシーバ、及びドライバのスレッショル
ドレベルに分圧調整するものである。
記電源ＶＣＣＬピンからレシーバ２ａ、ドライバ２ｂ及
び、活線挿抜制御回路４をプリチャージするとともに、
前記電源ＶＣＣＬから該回路基板の前記レシーバ入力と
ドライバ出力のおのおのの信号線に充放電電流（１）式
の電圧変動幅ΔＶを小さくする分圧調整回路を構成する
ものであり、前記分圧調整回路はツェナ・ダイオードと
抵抗との組み合せで構成され、１つの分圧調整回路で該
回路基板の全てのレシーバ入力とドライバ出力にスター
接続して、前記レシーバ、及びドライバのスレッショル
ドレベルに分圧調整するものである。
【００１３】
【作用】この発明における活線挿抜方式は、活線挿入時
において、前記レシーバ入力、及びドライバ出力電圧が
スレッショルドレベル、もしくはスレッショルドの近い
レベルに安定して維持されているため、レシーバ及び、
ドライバの入出力浮遊容量による充放電電流を最小化で
きる。
において、前記レシーバ入力、及びドライバ出力電圧が
スレッショルドレベル、もしくはスレッショルドの近い
レベルに安定して維持されているため、レシーバ及び、
ドライバの入出力浮遊容量による充放電電流を最小化で
きる。
【００１４】
実施例１．以下、この発明の実施例１を図について説明
する。図１において、１〜８までは図６と同一のもので
ある。抵抗９及び、抵抗１０は分圧調整回路で、それぞ
れは電圧をＴＴＬのスレッショルドレベルに分圧するた
めのもので、該回路基板１上のレシーバ入力とドライバ
出力にそれぞれ高インピーダンス接続されている。また
図５は活線挿入したときの信号母線７のグリッチを示し
たもので、図５（ａ）は信号母線７が“Ｈ”レベルのと
きのグリッチ、図５（ｂ）は信号母線が“Ｌ”のときの
グリッチの様子を、また、１４はスレッショルド電圧Ｖ
ｔを示したものである。なお、活線引き抜きの動作につ
いては従来例と同じである。
する。図１において、１〜８までは図６と同一のもので
ある。抵抗９及び、抵抗１０は分圧調整回路で、それぞ
れは電圧をＴＴＬのスレッショルドレベルに分圧するた
めのもので、該回路基板１上のレシーバ入力とドライバ
出力にそれぞれ高インピーダンス接続されている。また
図５は活線挿入したときの信号母線７のグリッチを示し
たもので、図５（ａ）は信号母線７が“Ｈ”レベルのと
きのグリッチ、図５（ｂ）は信号母線が“Ｌ”のときの
グリッチの様子を、また、１４はスレッショルド電圧Ｖ
ｔを示したものである。なお、活線引き抜きの動作につ
いては従来例と同じである。
【００１５】次に動作について説明する。該回路基板１
を活線挿入するとき、先ず、電線母線６からのＶＣＣＬ
ピン６ａ、ＧＮＤＬピン６ｃがコネクタ接点８で接触し
て、電源ＶＣＣＬが該回路基板１のレシーバ２ａ、ドラ
イバ２ｂと活線挿抜制御回路４に供給され、プリチャー
ジすると同時に、信号線５ｂが内部でプルアップされ
“Ｈ”レベルとなるため、ドライバ２ｂの出力を制御線
５ａを通じてディスイネーブル（禁止状態）にする。ま
た、電源ＶＣＣＬは抵抗９と抵抗１０にも供給され、Ｔ
ＴＬのスレッショルド電圧Ｖｔ１４が、レシーバ２ａ入
力と、ドライバ２ｂ出力に表れる。その後、電源ＶＣＣ
Ｓピン６ｂがコネクタ接点８に接触すると、電源ＶＣＣ
Ｓが該回路基板１の機能回路３に供給され、その動作を
開始する。
を活線挿入するとき、先ず、電線母線６からのＶＣＣＬ
ピン６ａ、ＧＮＤＬピン６ｃがコネクタ接点８で接触し
て、電源ＶＣＣＬが該回路基板１のレシーバ２ａ、ドラ
イバ２ｂと活線挿抜制御回路４に供給され、プリチャー
ジすると同時に、信号線５ｂが内部でプルアップされ
“Ｈ”レベルとなるため、ドライバ２ｂの出力を制御線
５ａを通じてディスイネーブル（禁止状態）にする。ま
た、電源ＶＣＣＬは抵抗９と抵抗１０にも供給され、Ｔ
ＴＬのスレッショルド電圧Ｖｔ１４が、レシーバ２ａ入
力と、ドライバ２ｂ出力に表れる。その後、電源ＶＣＣ
Ｓピン６ｂがコネクタ接点８に接触すると、電源ＶＣＣ
Ｓが該回路基板１の機能回路３に供給され、その動作を
開始する。
【００１６】一方、信号母線７からの信号線７ａもＶＣ
ＣＳピン６ｂと同じタイミングで該回路基板１に接続さ
れる。しかしながら前記制御線５ａによってドライバ２
ｂはディスイネーブルとなっているため、レシーバ２ａ
とドライバ２ｂの信号線が信号母線７に接続されても、
該回路基板１からの信号出力が禁止され、しかも分圧調
整回路により、レシーバ２ａとドライバ２ｂの入出力浮
遊容量２ｃ、２ｄによる充放電電流（１）は、前記抵抗
９及び１０によって信号がＴＴＬスレッショルド電圧Ｖ
ｔ１４に安定しているため、活線挿入した時点の信号母
線７の電圧が“Ｈ”又は“Ｌ”レベルのいずれであって
も、その電圧からせいぜいスレッショルド電圧Ｖｔまで
の変動しか起こらず、このため充放電電流（１）の発生
が減少され、活線挿入時の部品破壊が防止されると共
に、他の回路基板への信号母線の悪影響を防止すること
ができる。図５はそのグリッチの様子を示したものであ
り、図５（ａ）は信号母線７が“Ｈ”レベルの状態のと
きに活線挿入した時に受ける電圧変動値を図示したもの
で、そのグリッチがスレッショルドレベルまでの変動に
とどまっており、また同様に信号母線７が“Ｌ”の状態
で活線挿入したときの電圧変動も、グリッチがスレッシ
ョルドレベルまでの範囲内に押えられていることがわか
る。
ＣＳピン６ｂと同じタイミングで該回路基板１に接続さ
れる。しかしながら前記制御線５ａによってドライバ２
ｂはディスイネーブルとなっているため、レシーバ２ａ
とドライバ２ｂの信号線が信号母線７に接続されても、
該回路基板１からの信号出力が禁止され、しかも分圧調
整回路により、レシーバ２ａとドライバ２ｂの入出力浮
遊容量２ｃ、２ｄによる充放電電流（１）は、前記抵抗
９及び１０によって信号がＴＴＬスレッショルド電圧Ｖ
ｔ１４に安定しているため、活線挿入した時点の信号母
線７の電圧が“Ｈ”又は“Ｌ”レベルのいずれであって
も、その電圧からせいぜいスレッショルド電圧Ｖｔまで
の変動しか起こらず、このため充放電電流（１）の発生
が減少され、活線挿入時の部品破壊が防止されると共
に、他の回路基板への信号母線の悪影響を防止すること
ができる。図５はそのグリッチの様子を示したものであ
り、図５（ａ）は信号母線７が“Ｈ”レベルの状態のと
きに活線挿入した時に受ける電圧変動値を図示したもの
で、そのグリッチがスレッショルドレベルまでの変動に
とどまっており、また同様に信号母線７が“Ｌ”の状態
で活線挿入したときの電圧変動も、グリッチがスレッシ
ョルドレベルまでの範囲内に押えられていることがわか
る。
【００１７】実施例２．またこの発明の第２の実施例に
関し、図について説明する。図２において、１〜８まで
は図６のそれと同一のものである。１１、１２及び１３
が、分圧調整回路を構成しており、ＴＴＬのスレッショ
ルドレベルＶｔに分圧するために抵抗１１と、ツェナ・
ダイオード１２が、抵抗１３により該回路基板１上のレ
シーバ入力とドライバ出力に、それぞれ高インピーダン
ス接続されている。また図５は活線挿入したときの信号
母線７のグリッチを示したもので、前記実施例１と同じ
である。
関し、図について説明する。図２において、１〜８まで
は図６のそれと同一のものである。１１、１２及び１３
が、分圧調整回路を構成しており、ＴＴＬのスレッショ
ルドレベルＶｔに分圧するために抵抗１１と、ツェナ・
ダイオード１２が、抵抗１３により該回路基板１上のレ
シーバ入力とドライバ出力に、それぞれ高インピーダン
ス接続されている。また図５は活線挿入したときの信号
母線７のグリッチを示したもので、前記実施例１と同じ
である。
【００１８】上記のようにすることで、レシーバ２ａと
ドライバ２ｂの入出力浮遊容量２ｃ、２ｄによる充放電
電流（１）は前記抵抗１１、及びツェナダイオード１２
によって、信号がＴＴＬスレッショルド電圧Ｖｔ近くに
安定しているため、活線挿抜した時点の信号母線７の電
圧が“Ｈ”又は“Ｌ”レベルのいずれであっても、その
電圧からせいぜいスレッショルド電圧Ｖｔ近くまでの変
動しか起こらず、従って、図５の如く充放電電流の発生
が減少され、活線挿入時の部品破壊が防止されると共
に、他の回路基板への信号母線の悪影響を防止すること
ができる。
ドライバ２ｂの入出力浮遊容量２ｃ、２ｄによる充放電
電流（１）は前記抵抗１１、及びツェナダイオード１２
によって、信号がＴＴＬスレッショルド電圧Ｖｔ近くに
安定しているため、活線挿抜した時点の信号母線７の電
圧が“Ｈ”又は“Ｌ”レベルのいずれであっても、その
電圧からせいぜいスレッショルド電圧Ｖｔ近くまでの変
動しか起こらず、従って、図５の如く充放電電流の発生
が減少され、活線挿入時の部品破壊が防止されると共
に、他の回路基板への信号母線の悪影響を防止すること
ができる。
【００１９】実施例３．またこの発明の第３の実施例に
ついて図について説明する。図３において、１〜８まで
は図６のそれと同一のものである。１４及び１５が、分
圧調整回路を構成しており、ＴＴＬのスレッショルドレ
ベルに近い電圧Ｖｔに安定させるためにＴＴＬ素子のイ
ンバータ回路１４が、抵抗１５により該回路基板１上の
レシーバ入力とドライバ出力にそれぞれ高インピーダン
ス接続されている。また図５は活線挿入したときの信号
母線７のグリッチを示したもので、前記実施例１と同じ
である。
ついて図について説明する。図３において、１〜８まで
は図６のそれと同一のものである。１４及び１５が、分
圧調整回路を構成しており、ＴＴＬのスレッショルドレ
ベルに近い電圧Ｖｔに安定させるためにＴＴＬ素子のイ
ンバータ回路１４が、抵抗１５により該回路基板１上の
レシーバ入力とドライバ出力にそれぞれ高インピーダン
ス接続されている。また図５は活線挿入したときの信号
母線７のグリッチを示したもので、前記実施例１と同じ
である。
【００２０】上記のようにすることで、レシーバ２ａと
ドライバ２ｂの入出力浮遊容量２ｃ、２ｄによる充放電
電流（１）は、前記インバータ回路１４によって信号が
ＴＴＬスレッショルド電圧Ｖｔ近くに安定しているた
め、活線挿抜した時点の信号母線７の電圧が“Ｈ”又は
“Ｌ”レベルのいずれであっても、その電圧からせいぜ
いスレッショルド電圧Ｖｔ近くまでの変動しか起こら
ず、従って、図５の如く充放電電流の発生が減少され、
活線挿入時の部品破壊が防止されると共に、他の回路基
板への信号母線の悪影響を防止することができる。
ドライバ２ｂの入出力浮遊容量２ｃ、２ｄによる充放電
電流（１）は、前記インバータ回路１４によって信号が
ＴＴＬスレッショルド電圧Ｖｔ近くに安定しているた
め、活線挿抜した時点の信号母線７の電圧が“Ｈ”又は
“Ｌ”レベルのいずれであっても、その電圧からせいぜ
いスレッショルド電圧Ｖｔ近くまでの変動しか起こら
ず、従って、図５の如く充放電電流の発生が減少され、
活線挿入時の部品破壊が防止されると共に、他の回路基
板への信号母線の悪影響を防止することができる。
【００２１】実施例４．またこの発明の第４の実施例に
ついて、図について説明する。図４において、１〜８、
及び１１、１２、１３は図２のそれと同一のものであ
る。ＴＴＬスレッショルド電圧Ｖｔを発生させる回路が
抵抗１１、及びツェナダイオード１２より成る１組だけ
あり、１３は該回路基板１上複数のレシーバ入力とドラ
イバ出力にそれぞれ高インピーダンス接続するための抵
抗である。また図５は、活線挿入したときの信号母線７
のグリッチを示したもので、前記実施例１と同じであ
る。
ついて、図について説明する。図４において、１〜８、
及び１１、１２、１３は図２のそれと同一のものであ
る。ＴＴＬスレッショルド電圧Ｖｔを発生させる回路が
抵抗１１、及びツェナダイオード１２より成る１組だけ
あり、１３は該回路基板１上複数のレシーバ入力とドラ
イバ出力にそれぞれ高インピーダンス接続するための抵
抗である。また図５は、活線挿入したときの信号母線７
のグリッチを示したもので、前記実施例１と同じであ
る。
【００２２】上記のようにすることで、１組の分圧調整
回路だけで、レシーバ２ａとドライバ２ｂの入出力浮遊
容量２ｃ、２ｄによる充放電電流（１）は前記高インピ
ーダンス接続抵抗１３によって信号がＴＴＬスレッショ
ルド電圧Ｖｔに安定しているため、活線挿抜した時点の
信号母線７の電圧が“Ｈ”又は“Ｌ”レベルのいずれで
あっても、その電圧からせいぜいスレッショルド電圧近
くまでの変動しか起こらず、図５の如く充放電電流
（１）の発生が減少され、活線挿入時の部品破壊が防止
されると共に、他の回路基板への信号母線の悪影響を防
止することができる。なお、この他にも分圧調整回路と
しては、前記実施例１、及び実施例３で示した回路でも
良い。
回路だけで、レシーバ２ａとドライバ２ｂの入出力浮遊
容量２ｃ、２ｄによる充放電電流（１）は前記高インピ
ーダンス接続抵抗１３によって信号がＴＴＬスレッショ
ルド電圧Ｖｔに安定しているため、活線挿抜した時点の
信号母線７の電圧が“Ｈ”又は“Ｌ”レベルのいずれで
あっても、その電圧からせいぜいスレッショルド電圧近
くまでの変動しか起こらず、図５の如く充放電電流
（１）の発生が減少され、活線挿入時の部品破壊が防止
されると共に、他の回路基板への信号母線の悪影響を防
止することができる。なお、この他にも分圧調整回路と
しては、前記実施例１、及び実施例３で示した回路でも
良い。
【００２３】
【発明の効果】以上のようにこの発明によれば、回路基
板上にバスドライバなどである程度入出力浮遊容量が大
きい素子が使用されている場合においても、活線挿入時
に発生する充放電電流を安価な手段で抑制させることが
でき、他の回路基板に悪影響を与えることなく、活線挿
抜を行なうことができる。
板上にバスドライバなどである程度入出力浮遊容量が大
きい素子が使用されている場合においても、活線挿入時
に発生する充放電電流を安価な手段で抑制させることが
でき、他の回路基板に悪影響を与えることなく、活線挿
抜を行なうことができる。
【図１】この発明の実施例１で、活線挿抜用回路基板の
ブロックと抵抗による分圧調整回路図、及びバックボー
ドの電源母線、信号母線を表した図である。
ブロックと抵抗による分圧調整回路図、及びバックボー
ドの電源母線、信号母線を表した図である。
【図２】この発明の実施例２で、活線挿抜用回路基板の
ブロックとツェナ・ダイオードによる分圧調整回路図、
及びバックボードの電源母線、信号母線を表した図であ
る。
ブロックとツェナ・ダイオードによる分圧調整回路図、
及びバックボードの電源母線、信号母線を表した図であ
る。
【図３】この発明の実施例３で、活線挿抜用回路基板の
ブロックと抵抗とインバータ素子による分圧調整回路
図、及びバックボードの電源母線、信号母線を表した図
である。
ブロックと抵抗とインバータ素子による分圧調整回路
図、及びバックボードの電源母線、信号母線を表した図
である。
【図４】この発明の実施例４で、活線挿抜用回路基板の
ブロックとスター接続による前記分圧調整回路図、及び
バックボードの電源母線、信号母線を表した図である。
ブロックとスター接続による前記分圧調整回路図、及び
バックボードの電源母線、信号母線を表した図である。
【図５】この発明の実施例における、“Ｈ”レベルの信
号母線における、活線挿入時のグリッチの様子（図５−
ａ）及び、“Ｌ”レベルの信号母線における、活線挿入
時のグリッチの様子（図５−ｂ）を表した図である。
号母線における、活線挿入時のグリッチの様子（図５−
ａ）及び、“Ｌ”レベルの信号母線における、活線挿入
時のグリッチの様子（図５−ｂ）を表した図である。
【図６】従来の実施例で、活線挿抜用回路基板のブロッ
クとバックボードの電源母線、信号母線を表した図であ
る。
クとバックボードの電源母線、信号母線を表した図であ
る。
【図７】従来の実施例における、“Ｈ”レベルの信号母
線における、活線挿入時のグリッチの様子（図７−ａ）
及び、“Ｌ”レベルの信号母線における、活線挿入時の
グリッチの様子（図７−ｂ）を表した図である。
線における、活線挿入時のグリッチの様子（図７−ａ）
及び、“Ｌ”レベルの信号母線における、活線挿入時の
グリッチの様子（図７−ｂ）を表した図である。
１ 回路基板 ２ａ レシーバ素子 ２ｂ ドライバ素子 ２ｃ 等価浮遊容量 ２ｄ 等価浮遊容量 ３ 機能回路 ４ 活線挿抜制御回路 ５ａ ドライバ出力制御信号線 ５ｂ 活線挿抜回路入力信号線 ６ａ 電源入力ピン ６ｂ 電源入力ピン ６ｃ ＧＮＤ入力ピン ６ｄ ＧＮＤ入力ピン ７ 信号母線 ７ａ 信号ピン ８ コネクタ接点 ９ 分圧調整回路を構成する第１の抵抗 １０ 分圧調整回路を構成する第２の抵抗 １１ 分圧調整回路を構成する抵抗 １２ 分圧調整回路を構成するツェナーダイオード １３ 分圧調整回路におけるプルアップ用高インピーダ
ンス抵抗 １４ 分圧調整回路を構成するインバータ回路 １５ 分圧調整回路を構成する抵抗
ンス抵抗 １４ 分圧調整回路を構成するインバータ回路 １５ 分圧調整回路を構成する抵抗
Claims (5)
- 【請求項１】 パッケージに実装された電子回路を、活
線状態で挿抜する活線挿抜方式であって、前記電子回路
が搭載されたパッケージの外部インタフェースとの接続
及び切り離しを制御する第１のモジュール、及び分圧調
整を制御する第２のモジュールを具備し、前記第１のモ
ジュールは該パッケージの挿抜時の過渡状態において、
前記電子回路を、前記外部インタフェースと切り離し、
挿抜動作が完了した時点で、再度接続する機能を有する
ものであり、また、前記第２のモジュールは、前記電子
回路の正常動作保証範囲内での中間電圧値を制御し、該
パッケージ挿抜時における突入電流発生を制限し、外部
インタフェースへの影響を調整するものであることを特
徴とする活線挿抜方式。 - 【請求項２】 外部インタフェースを通して電源、信号
が供給され、過渡状態で、前記電子回路と、前記外部イ
ンタフェース間が切り離され、定常状態にて、再度接続
が可能なパッケージであって、分圧調整制御回路を有
し、該分圧調整制御回路は、抵抗によって構成され、該
パッケージ挿抜時の突入電流発生による外部インタフェ
ースへの影響を調整するものであることを特徴とする活
線挿抜方式。 - 【請求項３】 外部インタフェースを通して電源、信号
が供給され、過渡状態で、前記電子回路と、前記外部イ
ンタフェース間が切り離され、定常状態にて、再度接続
が可能なパッケージであって、分圧調整制御回路を有
し、該分圧調整制御回路は、抵抗とツェナーダイオード
によって構成され、該パッケージ挿抜時の突入電流発生
による外部インタフェースへの影響を調整するものであ
ることを特徴とする活線挿抜方式。 - 【請求項４】 外部インタフェースを通して電源、信号
が供給され、過渡状態で、前記電子回路と、前記外部イ
ンタフェース間が切り離され、定常状態にて、再度接続
が可能なパッケージであって、分圧調整制御回路を有
し、該分圧調整制御回路は、抵抗とインバータ素子によ
って構成され、該パッケージ挿抜時の突入電流発生によ
る外部インタフェースへの影響を調整するものであるこ
とを特徴とする活線挿抜方式。 - 【請求項５】 外部インタフェースを通して電源、信号
が供給され、過渡状態で、前記電子回路と、前記外部イ
ンタフェース間が切り離され、定常状態にて、再度接続
が可能なパッケージであって、分圧調整制御回路を有
し、該分圧調整制御回路は、請求項２〜４記載の分圧回
路素子のスター接続で構成され、該、パッケージ挿抜時
の突入電流発生による外部インタフェースへの影響を調
整するものであることを特徴とする活線挿抜方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4321783A JPH06168763A (ja) | 1992-12-01 | 1992-12-01 | 活線挿抜方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4321783A JPH06168763A (ja) | 1992-12-01 | 1992-12-01 | 活線挿抜方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06168763A true JPH06168763A (ja) | 1994-06-14 |
Family
ID=18136380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4321783A Pending JPH06168763A (ja) | 1992-12-01 | 1992-12-01 | 活線挿抜方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06168763A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012312A1 (fr) * | 1995-09-27 | 1997-04-03 | Hitachi, Ltd. | Dispositif entree/sortie pour la connexion et la deconnexion de lignes actives |
| JP2008244607A (ja) * | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | 光データリンク |
| CN105161930A (zh) * | 2015-09-30 | 2015-12-16 | 成都飞机工业（集团）有限责任公司 | 一种高压直流热插拔装置 |
| CN113363955A (zh) * | 2021-05-30 | 2021-09-07 | 西北工业大学 | 一种can总线测控模块的热插拔接口电路 |
-
1992
- 1992-12-01 JP JP4321783A patent/JPH06168763A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012312A1 (fr) * | 1995-09-27 | 1997-04-03 | Hitachi, Ltd. | Dispositif entree/sortie pour la connexion et la deconnexion de lignes actives |
| JP2008244607A (ja) * | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | 光データリンク |
| US8036535B2 (en) | 2007-03-26 | 2011-10-11 | Sumitomo Electric Industries, Ltd. | Pluggable optical transceiver with command line pulled up to external power supply |
| CN105161930A (zh) * | 2015-09-30 | 2015-12-16 | 成都飞机工业（集团）有限责任公司 | 一种高压直流热插拔装置 |
| CN113363955A (zh) * | 2021-05-30 | 2021-09-07 | 西北工业大学 | 一种can总线测控模块的热插拔接口电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6026458A (en) | System with pluggable adapter card and hot-swap interface controller | |
| US5272584A (en) | Hot-plugging circuit for the interconnection of cards to boards | |
| US5881251A (en) | Hot swap control circuit | |
| US5384492A (en) | Protective system for insertion/extraction of PC boards in a powered-up environment | |
| JPH05289788A (ja) | 通電中に接続可能な電気回路及びその接続方法 | |
| US5534801A (en) | Apparatus and method for automatic sense and establishment of 5V and 3.3V operation | |
| US5268592A (en) | Sequential connector | |
| JP4790369B2 (ja) | 突入電流スルー制御システムおよび方法 | |
| US5028809A (en) | Computer bus structure permitting replacement of modules during operation | |
| JP2830786B2 (ja) | 活線挿抜回路 | |
| TWI463796B (zh) | 用來延遲輸出裝置之啟動時機的方法及裝置 | |
| JPH06168763A (ja) | 活線挿抜方式 | |
| US6038615A (en) | Input/output device for connection and disconnection of active lines | |
| GB2056198A (en) | Power supplies for printed circuit boards | |
| GB2214019A (en) | A distributed precharge wire-or bus | |
| US6487624B1 (en) | Method and apparatus for hot swapping and bus extension without data corruption | |
| EP0839408B1 (en) | Circuit board insertion circuitry for high reliability backplanes | |
| CN113824097B (zh) | 一种保护电路及充电线缆 | |
| US20040104742A1 (en) | State activated one shot with extended pulse timing for hot-swap applications | |
| JP3304716B2 (ja) | プリチャージ機能を備えた電気接続器、電源装置および電子機器 | |
| US6388486B1 (en) | Load sensing, slew rate shaping, output signal pad cell driver circuit and method | |
| US6661263B2 (en) | Voltage sequencing arrangements providing first and second voltages sequenced to each other in time | |
| US20230214349A1 (en) | Usb type-c connectors and related controllers | |
| JP2002032151A (ja) | 活栓挿抜対応給電方式 | |
| JPH08211975A (ja) | データ転送システム及びコンピュータシステム並びに活線挿抜用機能回路基板 |