JPH06165552A - サーボ回路の位相補償装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵを用いてモータの停止サーボをかける
場合において、ＣＰＵのサンプリングレートを高くする
ことなく位相進み遅れ補償できるようにする。 【構成】 ＣＰＵの演算処理により位相遅れ補償を行
い、ＣＰＵ外部に設けた微分手段により位相進み補償を
行う。この構成により、ＣＰＵは高域の補償である位相
進み補償を行う必要がなくなるのでＣＰＵのサンプリン
グレートを高くする必要がなくなり、安価なＣＰＵを使
用できるようになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＶＴＲ等に用いられる
リールモータもしくはキャプスタンモータ等をコントロ
ールする際に有効なサーボ回路の位相補償装置に関する
ものである。

【０００２】

【従来の技術】ＶＴＲ等に用いられるリールモータもし
くはキャプスタンモータのサーボ回路を所望の通り動作
させるにはいくつかの条件をサーボ回路が満足しなけれ
ばならない。この満足すべきサーボ回路の条件として
は、 １、応答が速いこと（速応性） ２、安定であること（安定度） ３、制御精度がよいこと（定常偏差） などであるが、これらの条件を全て満足させることは一
般に困難である。

【０００３】したがって、サーボ回路の使用目的に応じ
て、その動作に支障をきたさない範囲でこれらの条件を
適当に折衷することが必要となる。このため、サーボ回
路の動作特性を補償回路を用いて改善することにより、
使用目的に応じた条件を満足出来るようにすることが従
来から行われている。従来の、補償回路を用いて動作特
性の改善をしたサーボ回路の一例を図４に示す。図４に
おいて、４１は伝達関数がＧｃである補償回路のブロッ
クであり、４２は伝達関数がＧである制御対象のブロッ
クであり、４３は目標値を正、制御量を負にして加え合
わせて操作量を演算する加算点である。

【０００４】図４において、目標値Ｖｒｅｆと制御対象
４２の制御された量である制御量Ｖｃとの差分である操
作量が加算点４３で演算され、その操作量信号は補償回
路４１に入力される。

【０００５】補償回路４１において使用目的に応じて所
定の補償を施された操作量信号は、制御対象４２に印加
され制御対象４２は操作量信号に応じて制御され、制御
対象４２が目標値に達するまでこの制御動作は繰り返し
行われる。

【０００６】なお、補償回路４１は図４に示すように制
御ループ内に直列に挿入するのが一般的である。

【０００７】前記図４に示す補償回路４１には次に上げ
るような種類があり、使用目的に応じて適宜選択して用
いられている。 １、位相進み補償 安定度、速応性の改善 ２、位相遅れ補償 定常偏差の改善 ３、位相進み遅れ補償 安定度、速応性、偏差を同時
に改善

【０００８】次に、前記１〜３の補償について説明を行
う。補償回路４１を位相進み補償とした場合の位相進み
補償回路の回路例を図５に示す。図５においてＲ１、Ｒ
２は抵抗、Ｃ１はコンデンサであり、入力信号Ｖｉの周
波数が低いときはコンデンサＣ１のインピーダンスが高
いため、抵抗Ｒ１とＲ２で分圧された入力信号が出力信
号Ｖｏとして出力され、入力信号Ｖｉの周波数が高くな
ってくるとコンデンサＣ１のインピーダンスが次第に低
くなり入力信号Ｖｉはそのまま出力信号Ｖｏとして出力
されるように動作する。このように、位相進み補償回路
は微分動作をする回路で構成されている。

【０００９】例えば、このような位相進み補償回路の伝
達関数の利得特性が図６（ａ）のＣに、位相特性が図６
（ｃ）に示されるようであったとし、また制御対象４２
の伝達関数の利得特性が図６（ａ）のＡに、位相特性が
図６（ｂ）のＤに示されるようであったとする。

【００１０】すると、位相進み補償回路４１と制御対象
４２は直列に接続されている関係から、位相進み補償回
路４１で補償された伝達関数の利得特性は図６（ａ）の
Ｂに示すように同図のＡとＣに示す利得特性を総合した
特性となり、位相特性は図６（ｂ）のＥに示すように同
図（ｂ）のＤと（ｃ）に示す位相特性を総合した特性と
なる。

【００１１】従って、このような位相進み補償を施した
結果、図６の（ｂ）に示すように補償前は約１８゜の位
相余裕であったものが補償後は約４５゜の位相余裕とな
り、安定性が改善されるようになる。また、高域の利得
が上昇することによって速応性すなわち過渡特性が改善
される事にもなる。

【００１２】次に、補償回路４１を位相遅れ補償回路と
した場合の位相遅れ補償回路の回路例を図７に示す。図
７においてＲ１、Ｒ２は抵抗、Ｃ１はコンデンサであ
り、入力信号Ｖｉの周波数が低いときはコンデンサＣ２
のインピーダンスが大きいため入力信号Ｖｉはそのまま
出力信号Ｖｏとして出力されるが、入力信号の周波数が
高くなってくるとコンデンサＣ２のインピーダンスが次
第に小さくなって、抵抗Ｒ１とＲ２とで分圧された入力
信号Ｖｉが出力信号Ｖｏとして出力されるように動作す
る。このように位相遅れ補償回路は積分動作をする回路
で構成されている。

【００１３】例えば、このような位相遅れ補償回路４１
の伝達関数の利得特性が図８（ａ）のＣに、位相特性が
同図（ｃ）に示されるようであったとし、制御対象４２
の伝達関数の利得特性が図８（ａ）のＡに、位相特性が
同図（ｂ）のＤに示されるようであったとする。

【００１４】すると、位相遅れ補償回路４１と制御対象
４２は直列に接続されている関係から、位相遅れ補償回
路によって補償された伝達関数の利得特性は図８（ａ）
のＡとＣに示す利得特性を総合した同図Ｂに示す利得特
性となり、位相特性は図８（ｂ）のＤと同図（ｃ）に示
す位相特性とを総合した同図（ｂ）のＢに示す特性とな
る。

【００１５】従って、このような位相遅れ補償を施した
結果、低域（高域）の利得が上昇（下降）することによ
り定常偏差が小さくなるように改善される。また、位相
余裕も５０゜と大きくなるので位相遅れ補償回路４２に
よって安定度が損なわれることはない。

【００１６】次に、補償回路４１を図９にその回路例を
示すような位相進み遅れ補償回路とした場合につき説明
する。図９において、Ｒ１、Ｒ２は抵抗、Ｃ１、Ｃ２は
コンデンサであり、入力信号Ｖｉの周波数が低いときは
コンデンサＣ１、Ｃ２のインピーダンスが大きく入力信
号Ｖｉはそのまま出力信号Ｖｏとして出力され、入力信
号Ｖｉの周波数が高くなってくるとコンデンサＣ２のイ
ンピーダンスが次第に小さくなって入力信号Ｖｉは抵抗
Ｒ１とＲ２で分圧されて出力信号として出力されるよう
動作する。

【００１７】さらに、入力信号Ｖｉの周波数が高くなる
と今度はコンデンサＣ１のインピーダンスも次第に小さ
くなって入力信号Ｖｉはそのまま出力信号Ｖｏとして出
力されるよう動作する。このように、この補償回路は積
分動作の回路と微分動作の回路とを総合した回路で構成
されている。

【００１８】例えば、このような位相遅れ進み補償回路
４１の伝達関数の利得特性が図１０の（ａ）のＣに、位
相特性が同図（ｃ）に示されるようであったとし、制御
対象４２の伝達関数の利得特性が図１０（ａ）のＡに、
位相特性が同図（ｂ）のＤに示すようであったとする。

【００１９】すると、位相遅れ進み補償回路と制御対象
４２は直列に接続されている関係から、位相遅れ進み補
償された伝達関数の利得特性は図１０（ａ）のＡとＣの
特性を総合した同図（ａ）のＢに示されるようになり、
その位相特性は図１０（ｂ）のＤと同図（ｃ）の特性を
総合した同図（ｂ）のＥに示されるようになる。

【００２０】従って、このような位相遅れ進み補償を施
した結果、低域の利得は上昇することにより定常偏差は
改善され、さらに位相余裕を７０゜とすることができる
ので安定性も改善されるようになる。

【００２１】以上説明したような補償回路のうち、従来
は使用目的にあった補償回路を挿入してサーボ回路の動
作特性を改善しているわけであるが、前記説明したよう
な補償回路を挿入したＶＴＲのリールモータもしくはキ
ャプスタンモータの従来のサーボ回路を図１１に示す。

【００２２】図１１において、１１１は設定対象である
モータ８を設定された目標値にサーボ制御するデジタル
操作量信号を出力するＣＰＵ、２はモータ８を設定すべ
き目標値の電圧をデジタル信号で発生するデジタル電圧
発生器、３はデジタル電圧発生器２の発生するデジタル
電圧とモータ８の回転速度あるいは回転角度等を処理し
たデジタル値との差分を演算する加算器、５はＣＰＵ１
１１が出力するデジタル操作量信号をアナログ制御信号
に変換するＤ／Ａ変換器、７はアナログ操作量信号を増
幅しモータ８に印加するするアンプ、８は目標値に制御
される設定対象であるモータ、９はモータ８の回転角度
を検出する回転角度検出器（ＦＧ）、１１は回転角度検
出器９のアナログ出力をＣＰＵ１１１が取り込めるよう
にデジタル信号に変換するＡ／Ｄ変換器、４４はサーボ
回路の安定度を損なうことなく定常偏差及び過渡特性を
改善するために積分（Ｉ）動作及び微分（Ｄ）動作によ
る位相進み遅れ補償をするための比例積分微分（ＰＩ
Ｄ）動作手段を示している。

【００２３】図１１に示す従来のサーボ回路において、
モータ８はアンプ７の出力である操作量に応じて回転し
ており、そのモータ８の制御量を知るためにモータ８の
回転角度がＦＧ９で検出される。ＦＧ９の出力はモータ
８の回転角度に応じて正弦波状に変化する図１２に示す
ような波形となっている。

【００２４】ＦＧ９の正弦波状の出力信号はＡ／Ｄ変換
器１１でデジタル信号Ｄｉに変換されてＣＰＵ１１１に
入力される。

【００２５】ＣＰＵ１１１ではＡ／Ｄ変換器１１で変換
されたデジタル信号Ｄｉとデジタル電圧発生器２から発
生される目標値電圧Ｖｒｅｆとの差分である操作量が加
算器３で演算されて、演算されたデジタルの操作量信号
はＰＩＤ４４に印加される。ＰＩＤ４４は入力された操
作量信号に位相進み遅れ補償の演算処理を行い、その演
算結果である位相進み遅れ補償されたデジタル値の操作
量信号ＤｏがＣＰＵ１１１から出力される。

【００２６】デジタル操作量信号ＤｏはＤ／Ａ変換器５
でアナログ信号の操作量に変換され、増幅器７を介して
モータ８にこの操作量信号が印加されることによりモー
タ８は設定された目標値になるように制御される。

【００２７】このように制御されたモータ８の制御量は
再びＦＧ９で検出され、以下前記と同様な制御動作が繰
り返し行われ、モータ８は目標値に達するようになる。
なお、ＣＰＵ１１１が出力するデジタル操作量信号Ｄｏ
はＣＰＵ１１１の演算処理のサンプリングタイムＴの周
期となっている。

【００２８】次に、図１１に示すサーボ回路の伝達特性
について以下に説明する。まず、ＣＰＵ１１１がＩ動作
及びＤ動作の機能を持っていないとき、すなわち位相進
み遅れ補償をしていないときのＣＰＵ１１１の伝達特性
はＣＰＵ１１１のサンプリングタイムをＴとすると、例
えば図１３に示すようになる。

【００２９】図１３において、利得特性は１／Ｔの整数
倍の周波数をヌルポイントとし、周波数が高くなるに従
い降下する特性であり、位相特性は周波数が高くなるに
従い遅れていき、１／Ｔの周波数で１８０゜遅れる特性
となっている。

【００３０】ＣＰＵ１１１のＰＩＤ４４のＩ動作及びＤ
動作による位相進み遅れ補償は前記した図９の位相進み
遅れ補償回路による補償と何ら異なることはなく、ＰＩ
Ｄ４４の伝達関数は、利得特性が図１０（ａ）のＣに、
位相特性が同図（ｃ）に示される特性と同様の図１４
（ａ）、（ｂ）に示されるような伝達関数となる。

【００３１】したがって、ＣＰＵ１１１がＰＩＤ４４に
より位相進み遅れ補償を行っているときの伝達関数は、
図１３と図１４に示される伝達特性を総合した特性とし
て求められ、この総合した特性を図１５に示す。

【００３２】図１５を参照すると、位相特性は同図
（ｂ）の点線のような特性になることが望ましいにもか
かわらず、ＣＰＵ１１１のサンプリングによる位相遅れ
で位相進み補償が相殺されるため（ｂ）の実線で示すよ
うな位相進み補償の効果が少ない位相特性となってしま
うことが理解できる。

【００３３】

【発明が解決しようとする課題】図１１に示すサーボ回
路で、例えば目標値電圧をＶｒｅｆ１としてモータ８角
度θ１（図１２参照）で停止サーボをかけるとき、サー
ボ回路は２次系の伝達関数となるので一般にサーボ回路
に位相進み遅れ補償をすることが必要であるが、図１５
に示されるように位相進み補償の効果が少なくなると、
過渡特性の改善がなされなくなると共に、位相余裕が小
さくなることにより制御系の動作が不安定になるという
問題点があった。

【００３４】また、ＣＰＵ１１１のサンプリングによる
位相遅れを解決する手段として、ＣＰＵ１１１のサンプ
リングレートを上げる方法があるが、サンプリングレー
トを上げると動作速度の速い高価なＣＰＵが必要となる
こと、あるいはＣＰＵ１１１の処理時間の全てがサーボ
制御のために費やされサーボ制御以外の仕事が出来なく
なって、ＣＰＵ１１１の動作効率が低下するという問題
があった。

【００３５】そこで、本発明はＣＰＵのサンプリングレ
ートを上げることなく位相進み遅れ補償を十分行え、所
望のモータ角度で停止サーボをかけられるサーボ回路を
提供することを目的としている。

【００３６】

【課題を解決するための手段】前記目的を達成するため
に、本発明のサーボ回路においては位相遅れ補償だけを
ＣＰＵ内部で行うようにして、位相進み補償は外部に設
けた位相進み補償手段により位相進み補償を行うように
したものである。

【００３７】

【作用】前記のように構成されたサーボ回路は、サンプ
リングレートを上げることなく補償できる低域の補償で
ある位相遅れ補償だけをＣＰＵ内部で行い、サンプリン
グレートを上げなければ補償できない高域の補償である
位相進み補償を、外部に設けた位相進み補償手段で行う
ようにしたためＣＰＵのサンプリングレートを上げるこ
となく位相進み遅れ補償を十分行えるようになり、所望
のモータ角度で停止サーボをかけられるサーボ回路とす
ることが出来る。また、所望の角度で停止サーボをかけ
る場合もＣＰＵの動作速度を上げる必要がないので安価
なＣＰＵを使用することが出来る。

【００３８】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１に本発明の実施例を示す。図１において図１
１と同一符号の部分は同一の部分を示し詳細な説明は省
略する。この図で、１は入力された制御量と設定された
目標値とから操作量を演算処理し、さらにこの操作量に
位相遅れ補償の演算処理を行うＣＰＵ、４は積分（Ｉ）
演算動作により位相遅れ補償を行うＣＰＵ１内の位相遅
れ補償手段（ＰＩ）、６は位相進み補償を行うためにＤ
／Ａ変換器５のアナログ出力と微分回路１０の出力とを
加算する第２の加算器、１０はＦＧ９の出力を微分して
進み位相補償を行う微分回路である。

【００３９】図１に示す実施例のサーボ回路は次のよう
に動作する。制御対象であるモータ８はアンプ７の出力
する操作量に応じて回転している。ＦＧ９はモータ８の
回転角度に応じた出力電圧を出力（図１２参照）し、モ
ータ８の制御量はＦＧ９から検出される。

【００４０】この検出された制御量はＡ／Ｄ変換器１１
でデジタル制御量信号Ｄｉに変換されＣＰＵ１に取り込
まれる。ＣＰＵ１内において、取り込まれたデジタル制
御量Ｄｉと目標値であるデジタルの目標値電圧Ｖｒｅｆ
との差分が加算器３で演算されて操作量が求められ、求
められた操作量はＰＩ４に印加される。

【００４１】ＰＩ４は該操作量信号に積分演算により位
相遅れ補償を行い、位相遅れ補償された操作量信号Ｄｏ
はＣＰＵ１のデジタル出力として出力される。ＣＰＵ１
から出力されたデジタル操作量信号ＤｏはＤ／Ａ変換器
５でアナログの操作量に変換され、アンプ７を介してモ
ータ８に印加されることにより制御対象であるモータ８
は目標値に向かって制御される。

【００４２】また、ＦＧ９の出力は微分回路１０にも加
わり、該微分回路１０で微分されて第２の加算器６に印
加される。この微分回路は図５に示す回路と同様の回路
であり、微分回路であることから出力信号の位相は進め
られ、この位相の進められた出力信号が第２の加算器６
に印加されることになる。

【００４３】従って、微分回路１０と第２の加算回路６
とで位相進み補償をすることが出来る。なお、ＣＰＵ１
のデジタル出力はＣＰＵ１のサンプリングタイムＴ毎に
出力され、またＣＰＵ１内の処理は全てデジタルで行わ
れていることは図１１に示されるＣＰＵ１１１と同様の
ことである。

【００４４】ここで、図１に示されるサーボ回路の伝達
関数を求めてみる。図１に示すＣＰＵ１がＰＩ４の積分
機能を持っていないときの裸のＣＰＵ１の伝達関数は、
前記したように図１３に示されているとおりであること
は容易に理解できるところである。

【００４５】次に、ＣＰＵ１がＰＩ４の積分機能を持つ
ときの伝達関数を求めてみる。ＰＩ４の積分機能による
位相遅れ補償は、図７に示される位相補償回路と何ら異
なるところはなく、ＰＩ４の伝達関数は図７に示される
位相遅れ補償回路の伝達関数と同様の図２（ａ）及び
（ｂ）に示されるような特性となる。

【００４６】従って、この時のＣＰＵ１の伝達関数は図
１３（ａ）、（ｂ）に示される利得及び位相特性と、図
２（ａ）、（ｂ）に示される利得及び位相特性とを総合
した特性である図２（ｃ）、（ｄ）に示される特性とし
て求められる。図２（ｃ）に示される伝達関数の利得の
特性を見ると、低域（高域）の利得が上昇（下降）して
おり定常偏差が改善されていることが判る。

【００４７】そして、図１に示すサーボ回路全体の伝達
関数は前記したＣＰＵ１の伝達関数と微分回路１０によ
る位相進み補償回路の伝達関数とを総合した伝達関数と
して求められることになる。ここで、微分回路１０は例
えば図５に示されるような位相進み補償回路と同様の回
路であるから、その伝達関数は図３（ａ）、（ｂ）に示
されるように、図５に示される位相進み補償回路の伝達
関数の特性と同様の特性となっている。

【００４８】したがって、図１に示すサーボ回路の伝達
関数の利得特性は、図２（ｃ）に示される特性と図３
（ａ）に示される特性とを総合した図３（ｃ）に示され
るようになり、位相特性は図２（ｄ）に示される特性と
図３（ｂ）に示される特性とを総合した図３（ｄ）に示
されるような特性となる。図３（ａ）に示される伝達関
数の利得特性を見ると、低域の利得は上昇されているの
で、定常偏差を改善できる。

【００４９】また、図（ｂ）に示される伝達関数の位相
特性を見ると、高域の位相が進められているので過渡特
性が改善されていると共に、位相余裕が減少していない
ことから安定性が損なわれていないことが判る。

【００５０】

【発明の効果】本発明は以上のように構成されているの
で、ＣＰＵのサンプリングレートを上げることなく位相
進み遅れ補償を十分行えるので、所望のモータ角度で停
止サーボをかけることが出来る。また、所望の角度で停
止サーボをかける場合もＣＰＵの動作速度を上げる必要
がないので安価なＣＰＵを使用することが出来る。

【図面の簡単な説明】

【図１】本発明の実施例のサーボ回路の概略を示す図で
ある。

【図２】位相遅れ補償手段を含むＣＰＵの伝達関数の特
性を説明する図である。

【図３】本発明の実施例のサーボ回路の伝達関数を説明
する図である。

【図４】従来のサーボ回路のブロック図である。

【図５】位相進み補償回路の一例を示す図である。

【図６】位相進み補償された伝達関数の特性図である。

【図７】位相遅れ補償回路の一例を示す図である。

【図８】位相遅れ補償された伝達関数の特性図である。

【図９】位相進み遅れ補償回路の一例を示す図である。

【図１０】位相進み遅れ補償された伝達関数の特性図で
ある。

【図１１】従来のサーボ回路の概略を示す図である。

【図１２】回転角度検出器の出力波形を示す図である。

【図１３】ＣＰＵの伝達特性の特性図である。

【図１４】位相進み遅れ補償の伝達関数の特性図であ
る。

【図１５】従来のサーボ回路の伝達関数の特性図であ
る。

【符号の説明】

１、１１１ ＣＰＵ ２ デジタル電圧発生器 ３、６ 加算器 ４ 位相遅れ補償手段 ５ Ｄ／Ａ変換器 ７ アンプ ８ モータ ９ 回転角度検出器 １０ 位相進み補償用微分回路 １１ Ａ／Ｄ変換器 ４１ 補償回路のブロック ４２ 制御対象のブロック ４４ 位相進み遅れ補償手段 Ｒ１、Ｒ２ 抵抗 Ｃ１、Ｃ２ コンデンサ Ｔ ＣＰＵのサンプリングタイム Ｖｒｅｆ、Ｖｒｅｆ１ 目標値電圧 Ｖｉ 入力信号 Ｖｏ 出力信号 θ１ 回転角度

Claims (2)

【特許請求の範囲】
1. 【請求項１】制御対象であるモータの操作量を目標値と
   制御量とから演算処理し、さらにこの操作量に位相遅れ
   補償の演算処理を行うＣＰＵと、 前記モータの制御量を微分する微分手段とを備え、 該微分手段の出力を前記ＣＰＵの演算出力に加算するこ
   とにより、前記操作量に位相進み補償を施すようにした
   ことを特徴とするサーボ回路の位相補償装置。
2. 【請求項２】制御対象であるモータの操作量を出力する
   アンプと、 前記モータの制御量を検出する回転角度検出器と、 該回転角度検出器の出力をデジタル信号に変換するＡ／
   Ｄ変換器と、 該Ａ／Ｄ変換器のデジタル信号出力と目標値とを演算処
   理することにより前記モータの操作量を演算処理し、さ
   らにこの操作量に位相遅れ補償の演算処理を行うＣＰＵ
   と、 該ＣＰＵの演算出力をアナログ信号に変換するＤ／Ａ変
   換器と、 前記回転角度検出器の出力を微分する微分器と、 該微分器の出力と前記Ｄ／Ａ変換器の出力とを加算する
   加算器とからなり、この加算器の加算出力を前記アンプ
   に印加することを特徴とするサーボ回路の位相補償装
   置。