JPH06164331A - ラッチ回路 - Google Patents
ラッチ回路Info
- Publication number
- JPH06164331A JPH06164331A JP43A JP31680292A JPH06164331A JP H06164331 A JPH06164331 A JP H06164331A JP 43 A JP43 A JP 43A JP 31680292 A JP31680292 A JP 31680292A JP H06164331 A JPH06164331 A JP H06164331A
- Authority
- JP
- Japan
- Prior art keywords
- input data
- latch circuit
- output
- nmostr
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 NMOSTrをスイッチとするラッチ回路におい
て、入力データがLOWからHIGHとなった時の書き込みの
高速化を図ると同時に、低電圧化への対応も図る。 【構成】 ラッチ１００,１０１の出力にNMOSTr１０３,
１０４を２つ直列に接続し、その終端を接地線に接続す
る。前記直列Trの一方のNMOSTrのゲートには入力データ
１１０を接続し、もう一方のNMOSTrのゲートには制御信
号１１３を接続する。ラッチにLOWが書き込まれている
とき、出力はHIGHとなっているが、入力データ１１０が
HIGHとなり、かつ制御信号１１３がHIGHとなった場合、
通常の書き込み動作に加えて、直列に接続された２つの
NMOSTrがともに導通状態になることにより出力と接地線
の間に電流パスができ、通常の書き込みパスだけの場合
に比べ、出力が高速にLOWに引き落とされる。 【効果】 NMOSTrをスイッチとするラッチ回路において
入力データがHIGHとなった時の書き込みが高速になる。
更に、低電圧で駆動する場合でもこの構成によれば高速
な書き込みが可能となる。
て、入力データがLOWからHIGHとなった時の書き込みの
高速化を図ると同時に、低電圧化への対応も図る。 【構成】 ラッチ１００,１０１の出力にNMOSTr１０３,
１０４を２つ直列に接続し、その終端を接地線に接続す
る。前記直列Trの一方のNMOSTrのゲートには入力データ
１１０を接続し、もう一方のNMOSTrのゲートには制御信
号１１３を接続する。ラッチにLOWが書き込まれている
とき、出力はHIGHとなっているが、入力データ１１０が
HIGHとなり、かつ制御信号１１３がHIGHとなった場合、
通常の書き込み動作に加えて、直列に接続された２つの
NMOSTrがともに導通状態になることにより出力と接地線
の間に電流パスができ、通常の書き込みパスだけの場合
に比べ、出力が高速にLOWに引き落とされる。 【効果】 NMOSTrをスイッチとするラッチ回路において
入力データがHIGHとなった時の書き込みが高速になる。
更に、低電圧で駆動する場合でもこの構成によれば高速
な書き込みが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に用いる
ラッチ回路に関するものである。
ラッチ回路に関するものである。
【０００２】
【従来の技術】図２は従来のラッチ回路の構成を示すも
のである。同図において、２００、２０１はインバー
タ、２０２はNチャンネルMOSトランジスタ(NMOSTr)であ
りこのラッチ回路のスイッチとなっている。２１０は入
力データ、２１１は出力データ、２１２は記憶データ、
２１３は制御信号であるである。ここでインバータ２０
１の駆動能力はインバータ２００に比較して十分小さく
なっている。
のである。同図において、２００、２０１はインバー
タ、２０２はNチャンネルMOSトランジスタ(NMOSTr)であ
りこのラッチ回路のスイッチとなっている。２１０は入
力データ、２１１は出力データ、２１２は記憶データ、
２１３は制御信号であるである。ここでインバータ２０
１の駆動能力はインバータ２００に比較して十分小さく
なっている。
【０００３】以上のように構成されたラッチ回路につい
て、以下その動作について説明する。
て、以下その動作について説明する。
【０００４】ラッチへの書き込み動作は、制御信号２１
３がHIGHとなったときにNMOSTr２０２が導通状態になる
ことにより行なわれる。入力データ２１０がLOWで記憶
データ２１２がHIGHの場合、インバータ２０１のPチャ
ンネルMOSトランジスタが導通状態であるためにデータ
のコンフリクトを生じる。しかしながら、インバータ２
０１の駆動能力が十分小さいために、記憶データ２１２
のノードはインバータ２００のスイッチレベルより低電
位に引き落とされ、LOWのデータが書き込まれる。
３がHIGHとなったときにNMOSTr２０２が導通状態になる
ことにより行なわれる。入力データ２１０がLOWで記憶
データ２１２がHIGHの場合、インバータ２０１のPチャ
ンネルMOSトランジスタが導通状態であるためにデータ
のコンフリクトを生じる。しかしながら、インバータ２
０１の駆動能力が十分小さいために、記憶データ２１２
のノードはインバータ２００のスイッチレベルより低電
位に引き落とされ、LOWのデータが書き込まれる。
【０００５】一方、入力データ２１０がHIGHで記憶デー
タ２１２がLOWの場合、インバータ２０１のNチャンネル
MOSトランジスタが導通状態であるためにデータのコン
フリクトを生じる。加えて、この場合にスイッチとして
用いられるゲートがNMOSTrであるために、記憶データ２
１２のノードの電位が入力データ２１０の電位よりも閾
値電圧分低い電位となるため、入力データ２１０がHIGH
のときのラッチへの書き込みが遅くなり、動作周波数が
高くなると誤動作を起こしてしまうという問題がある。
タ２１２がLOWの場合、インバータ２０１のNチャンネル
MOSトランジスタが導通状態であるためにデータのコン
フリクトを生じる。加えて、この場合にスイッチとして
用いられるゲートがNMOSTrであるために、記憶データ２
１２のノードの電位が入力データ２１０の電位よりも閾
値電圧分低い電位となるため、入力データ２１０がHIGH
のときのラッチへの書き込みが遅くなり、動作周波数が
高くなると誤動作を起こしてしまうという問題がある。
【０００６】
【発明が解決しようとする課題】従来のような構成のラ
ッチ回路では、入力データがLOWからHIGHになった時に
記憶データの電圧が上がり切らないために、出力データ
がHIGHからLOWに引き落とされにくくなり、動作周波数
が高くなると誤動作を起こしてしまうという問題点を有
していた。
ッチ回路では、入力データがLOWからHIGHになった時に
記憶データの電圧が上がり切らないために、出力データ
がHIGHからLOWに引き落とされにくくなり、動作周波数
が高くなると誤動作を起こしてしまうという問題点を有
していた。
【０００７】本発明は従来の課題を解決し、入力データ
がHIGHとなったときの書き込みを高速にし、かつ低電圧
で駆動する場合でも高速な書き込みが可能となるラッチ
回路を提供するものである。
がHIGHとなったときの書き込みを高速にし、かつ低電圧
で駆動する場合でも高速な書き込みが可能となるラッチ
回路を提供するものである。
【０００８】
【課題を解決するための手段】本発明のラッチ回路は、
入力データ線と、出力データ線と、制御信号線と、２つ
のインバータの入出力を相互に結合した構成のメモリ
と、入力データ線と前記メモリの書き込み入力線の間に
接続した第１のNチャンネルMOSトランジスタよりなるト
ランスファーゲートと、前記メモリの出力と接地線の間
に直列に設けた第２のNチャンネルMOSトランジスタと第
３のNチャンネルMOSトランジスタを備え、前記メモリの
出力線を前記出力データ線と接続し、ラッチ回路の入力
データを第２のNチャンネルMOSトランジスタのゲートに
接続し、ラッチ回路の制御信号を第３のNチャンネルMOS
トランジスタのゲートに接続したことを特徴とする。
入力データ線と、出力データ線と、制御信号線と、２つ
のインバータの入出力を相互に結合した構成のメモリ
と、入力データ線と前記メモリの書き込み入力線の間に
接続した第１のNチャンネルMOSトランジスタよりなるト
ランスファーゲートと、前記メモリの出力と接地線の間
に直列に設けた第２のNチャンネルMOSトランジスタと第
３のNチャンネルMOSトランジスタを備え、前記メモリの
出力線を前記出力データ線と接続し、ラッチ回路の入力
データを第２のNチャンネルMOSトランジスタのゲートに
接続し、ラッチ回路の制御信号を第３のNチャンネルMOS
トランジスタのゲートに接続したことを特徴とする。
【０００９】
【作用】本発明は、上記した構成によって、入力データ
がLOWからHIGHとなった時の書き込みの高速化が図れる
と同時に、低電圧で駆動する場合でも高速な書き込みが
可能となる。
がLOWからHIGHとなった時の書き込みの高速化が図れる
と同時に、低電圧で駆動する場合でも高速な書き込みが
可能となる。
【００１０】
【実施例】以下本発明の実施例を、図面を参照しながら
説明する。
説明する。
【００１１】図１は本発明の実施例におけるラッチ回路
の回路構成を示すものである。図１において、１００,
１０１はインバータ、１０２はNMOSTrでありこのラッチ
回路のスイッチとなっている。１１０は入力データ、１
１１は出力データ、１１２は記憶データ、１１３は制御
信号であるである。また１０３,１０４は直列に接続さ
れたNMOSTrであり、NMOSTr１０３の一端は出力データ１
１１に接続され、NMOSTr１０４の終端は接地線に接続さ
れている。
の回路構成を示すものである。図１において、１００,
１０１はインバータ、１０２はNMOSTrでありこのラッチ
回路のスイッチとなっている。１１０は入力データ、１
１１は出力データ、１１２は記憶データ、１１３は制御
信号であるである。また１０３,１０４は直列に接続さ
れたNMOSTrであり、NMOSTr１０３の一端は出力データ１
１１に接続され、NMOSTr１０４の終端は接地線に接続さ
れている。
【００１２】以上のように構成されたラッチ回路につい
て、以下その動作について説明する。
て、以下その動作について説明する。
【００１３】ラッチへの書き込み動作は、制御信号１１
３がHIGHとなったときにNMOSTr１０２が導通状態になる
ことにより行なわれる。
３がHIGHとなったときにNMOSTr１０２が導通状態になる
ことにより行なわれる。
【００１４】入力データ１１０がLOWで記憶データ２１
２がHIGHの場合、インバータ１０１のPチャンネルMOSト
ランジスタが導通状態であるためにデータのコンフリク
トを生じる。しかしながら、インバータ１０１の駆動能
力が十分小さいために、記憶データ１１２のノードはイ
ンバータ１００のスイッチレベルより低電位に引き落と
され、LOWのデータが書き込まれる。
２がHIGHの場合、インバータ１０１のPチャンネルMOSト
ランジスタが導通状態であるためにデータのコンフリク
トを生じる。しかしながら、インバータ１０１の駆動能
力が十分小さいために、記憶データ１１２のノードはイ
ンバータ１００のスイッチレベルより低電位に引き落と
され、LOWのデータが書き込まれる。
【００１５】一方、入力データ１１０がHIGHで記憶デー
タ１１２がLOWの場合、インバータ１０１のNチャンネル
MOSトランジスタが導通状態であるためにデータのコン
フリクトを生じるが、この際、NMOSTr１０３およびNMOS
Tr１０４は導通状態となっており出力データ１１１をLO
Wに引き落とすパスができるために、従来の書き込みパ
スだけの場合に比べ、記憶データ１１２に高速にHIGHを
書き込むことができる。
タ１１２がLOWの場合、インバータ１０１のNチャンネル
MOSトランジスタが導通状態であるためにデータのコン
フリクトを生じるが、この際、NMOSTr１０３およびNMOS
Tr１０４は導通状態となっており出力データ１１１をLO
Wに引き落とすパスができるために、従来の書き込みパ
スだけの場合に比べ、記憶データ１１２に高速にHIGHを
書き込むことができる。
【００１６】以上のように本発明は、NMOSTrをスイッチ
とするラッチ回路において、入力データがLOWからHIGH
となったときの書き込みの高速化が図れ、更に、低電圧
で動作させる場合でもこの構成によれば高速な書き込み
が可能となる。
とするラッチ回路において、入力データがLOWからHIGH
となったときの書き込みの高速化が図れ、更に、低電圧
で動作させる場合でもこの構成によれば高速な書き込み
が可能となる。
【００１７】なお、本実施例において、入力データ１１
０はNMOSTr１０４に接続し、制御信号１１３はNMOSTr１
０３に接続するとしたが、入力データ１１０をNMOSTr１
０３に接続し制御信号１１３をNMOSTr１０４に接続して
も良い。
０はNMOSTr１０４に接続し、制御信号１１３はNMOSTr１
０３に接続するとしたが、入力データ１１０をNMOSTr１
０３に接続し制御信号１１３をNMOSTr１０４に接続して
も良い。
【００１８】
【発明の効果】以上のように本発明は、NMOSTrをスイッ
チとするラッチ回路において、入力データがLOWからHIG
Hとなったときの書き込みの高速化が図れ、更に、低電
圧で動作させる場合でもより高速な書き込みが可能とな
る。
チとするラッチ回路において、入力データがLOWからHIG
Hとなったときの書き込みの高速化が図れ、更に、低電
圧で動作させる場合でもより高速な書き込みが可能とな
る。
【図１】本発明の実施例におけるラッチ回路の回路構成
図
図
【図２】従来のラッチ回路の回路構成図
１００、１０１ インバータ １０２、１０３、１０４ NMOSTr １１０ 入力データ １１１ 出力データ １１２ 記憶データ １１３ 制御信号
Claims (1)
- 【請求項１】入力データ線と、出力データ線と、制御信
号線と、２つのインバータの入出力を相互に結合した構
成のメモリと、入力データ線と前記メモリの書き込み入
力線の間に接続した第１のNチャンネルMOSトランジスタ
よりなるトランスファーゲートと、前記メモリの出力と
接地線の間に直列に設けた第２のNチャンネルMOSトラン
ジスタと第３のNチャンネルMOSトランジスタとを備え、 前記メモリの出力線を前記出力データ線と接続し、ラッ
チ回路の入力データを第２のNチャンネルMOSトランジス
タのゲートに接続し、ラッチ回路の制御信号を第３のN
チャンネルMOSトランジスタのゲートに接続したことを
特徴とするラッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31680292A JP3201020B2 (ja) | 1992-11-26 | 1992-11-26 | ラッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31680292A JP3201020B2 (ja) | 1992-11-26 | 1992-11-26 | ラッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164331A true JPH06164331A (ja) | 1994-06-10 |
| JP3201020B2 JP3201020B2 (ja) | 2001-08-20 |
Family
ID=18081089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31680292A Expired - Fee Related JP3201020B2 (ja) | 1992-11-26 | 1992-11-26 | ラッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201020B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552728A (en) * | 1995-05-01 | 1996-09-03 | Cirrus Logic, Inc. | Latch-type current sense amplifier with self-regulating inputs |
| JPH09139657A (ja) * | 1995-11-13 | 1997-05-27 | Oki Electric Ind Co Ltd | ラッチ回路 |
| US6818929B2 (en) | 2002-06-18 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Standard cell for plural power supplies and related technologies |
| WO2015098017A1 (ja) * | 2013-12-27 | 2015-07-02 | パナソニックＩｐマネジメント株式会社 | 半導体集積回路、ラッチ回路およびフリップフロップ回路 |
-
1992
- 1992-11-26 JP JP31680292A patent/JP3201020B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552728A (en) * | 1995-05-01 | 1996-09-03 | Cirrus Logic, Inc. | Latch-type current sense amplifier with self-regulating inputs |
| JPH09139657A (ja) * | 1995-11-13 | 1997-05-27 | Oki Electric Ind Co Ltd | ラッチ回路 |
| US6818929B2 (en) | 2002-06-18 | 2004-11-16 | Matsushita Electric Industrial Co., Ltd. | Standard cell for plural power supplies and related technologies |
| WO2015098017A1 (ja) * | 2013-12-27 | 2015-07-02 | パナソニックＩｐマネジメント株式会社 | 半導体集積回路、ラッチ回路およびフリップフロップ回路 |
| JPWO2015098017A1 (ja) * | 2013-12-27 | 2017-03-23 | パナソニックＩｐマネジメント株式会社 | 半導体集積回路、ラッチ回路およびフリップフロップ回路 |
| US9755622B2 (en) | 2013-12-27 | 2017-09-05 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor integrated circuit, latch circuit, and flip-flop circuit |
| US9871503B2 (en) | 2013-12-27 | 2018-01-16 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor integrated circuit, latch circuit, and flip-flop circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3201020B2 (ja) | 2001-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399920A (en) | CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET | |
| EP0326296B1 (en) | High-speed data latch with zero data hold time | |
| US6538471B1 (en) | Multi-threshold flip-flop circuit having an outside feedback | |
| EP0220856B1 (en) | Source follower CMOS input buffer | |
| JP2549743B2 (ja) | 出力回路 | |
| US5867049A (en) | Zero setup time flip flop | |
| JPH05290581A (ja) | プレチャージ用出力ドライバ回路 | |
| US5148061A (en) | ECL to CMOS translation and latch logic circuit | |
| JPH04299567A (ja) | セットアップ時間の短い低電力ｃｍｏｓバスレシーバ | |
| US4112506A (en) | Random access memory using complementary field effect devices | |
| US6621306B2 (en) | Random logic circuit | |
| JPH09121151A (ja) | データ出力バッファ | |
| KR930002574B1 (ko) | 워드라인 구동회로 | |
| JPH01130618A (ja) | Ｃｍｏｓラッチ回路 | |
| US7449924B2 (en) | Latch-based serial port output buffer | |
| US5831458A (en) | Output circuit having BiNMOS inverters | |
| US4385369A (en) | Semiconductor memory address buffer having power down mode | |
| JPH06164331A (ja) | ラッチ回路 | |
| JPS61269298A (ja) | Ｎｍｏｓデ−タ記憶セル | |
| JP3500598B2 (ja) | ラッチ回路 | |
| JPH05218850A (ja) | 論理回路 | |
| KR100239717B1 (ko) | 데이타 출력버퍼 | |
| JPH0514169A (ja) | バツフア回路 | |
| JPS5842558B2 (ja) | アドレス バッファ回路 | |
| KR960001791B1 (ko) | 데이타 출력장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |