JPH06163877A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06163877A JPH06163877A JP33521392A JP33521392A JPH06163877A JP H06163877 A JPH06163877 A JP H06163877A JP 33521392 A JP33521392 A JP 33521392A JP 33521392 A JP33521392 A JP 33521392A JP H06163877 A JPH06163877 A JP H06163877A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- layer
- refractory metal
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】高集積化に対応したコンタクト形成による半導
体装置の寿命向上。 【構成】半導体素子を覆う絶縁層のCVD 酸化膜106 に設
けられたコンタクト孔110 には、最下層に多結晶シリコ
ン膜107 があり、その上にバリアメタルの高融点金属複
合膜108 が形成され、その上にアルミ合金電極109 が形
成されている。高融点金属複合膜108 は下層がTi、上層
はTiN となっている。多結晶シリコン膜のシリコンは元
々基板材であって、異常拡散の生じることがない。ま
た、多結晶シリコン膜107 の上層部のシリコンはTiとシ
リサイドを形成し、体積変化はこの層の中で生じて拡散
領域105 には影響しない。このTiシリサイドは約17μΩ
・cmでTi金属の比抵抗値（約45μΩ・cm）よりも低抵抗
であるため、導電性が確実になるばかりでなく、絶縁層
上の段差の部分で配線が細くなって抵抗が上がるのを補
う効果もある。
体装置の寿命向上。 【構成】半導体素子を覆う絶縁層のCVD 酸化膜106 に設
けられたコンタクト孔110 には、最下層に多結晶シリコ
ン膜107 があり、その上にバリアメタルの高融点金属複
合膜108 が形成され、その上にアルミ合金電極109 が形
成されている。高融点金属複合膜108 は下層がTi、上層
はTiN となっている。多結晶シリコン膜のシリコンは元
々基板材であって、異常拡散の生じることがない。ま
た、多結晶シリコン膜107 の上層部のシリコンはTiとシ
リサイドを形成し、体積変化はこの層の中で生じて拡散
領域105 には影響しない。このTiシリサイドは約17μΩ
・cmでTi金属の比抵抗値（約45μΩ・cm）よりも低抵抗
であるため、導電性が確実になるばかりでなく、絶縁層
上の段差の部分で配線が細くなって抵抗が上がるのを補
う効果もある。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁層にコンタクト孔
を設けて電極が形成されている半導体装置の構造に関す
る。
を設けて電極が形成されている半導体装置の構造に関す
る。
【０００２】
【従来の技術】半導体素子、特にＭＯＳ型集積回路装置
の微細化、高集積化に伴い、半導体接合部（拡散領域）
の深さが浅くなると共に、コンタクト面積の縮小、配線
の細線化が進んでいる。これに伴ってコンタクト抵抗の
増大が生じており、これを改善するために、従来は、図
２に示す様なバリアメタルと呼ばれる高融点金属複合膜
２０８とアルミ合金２０９との積層電極構造が提案され
実施されている（例えば特公平3-3395号公報など）。こ
の膜の役割は、元々電極材であるアルミ合金層のＡｌが
シリコン基板と溶解しやすいために拡散しやすく、これ
を防ぐために拡散しにくい高融点金属膜を設け正常な導
電性を確保するものである。現在この高融点金属複合膜
としては、Ｔｉ（下層）／ＴｉＮ（上層）またはＴｉ
（下層）／Ｗ（上層）の複合膜が最も一般的であり、ソ
ース、ドレインの拡散領域の上にＴｉ膜、その上にＴｉ
Ｎ又はＷ膜が形成され、それからアルミ合金配線という
構造となっている。Ｔｉが直接Ａｌの層に接触しないよ
うにするのは、ＡｌとＴｉが合金を形成して電極の劣化
を早めるためである。
の微細化、高集積化に伴い、半導体接合部（拡散領域）
の深さが浅くなると共に、コンタクト面積の縮小、配線
の細線化が進んでいる。これに伴ってコンタクト抵抗の
増大が生じており、これを改善するために、従来は、図
２に示す様なバリアメタルと呼ばれる高融点金属複合膜
２０８とアルミ合金２０９との積層電極構造が提案され
実施されている（例えば特公平3-3395号公報など）。こ
の膜の役割は、元々電極材であるアルミ合金層のＡｌが
シリコン基板と溶解しやすいために拡散しやすく、これ
を防ぐために拡散しにくい高融点金属膜を設け正常な導
電性を確保するものである。現在この高融点金属複合膜
としては、Ｔｉ（下層）／ＴｉＮ（上層）またはＴｉ
（下層）／Ｗ（上層）の複合膜が最も一般的であり、ソ
ース、ドレインの拡散領域の上にＴｉ膜、その上にＴｉ
Ｎ又はＷ膜が形成され、それからアルミ合金配線という
構造となっている。Ｔｉが直接Ａｌの層に接触しないよ
うにするのは、ＡｌとＴｉが合金を形成して電極の劣化
を早めるためである。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな構造において、更に高集積化が進んだ、より浅いソ
ース、ドレイン拡散領域になると、拡散しにくい高融点
金属であっても、例えばＴｉ金属とソース、ドレイン拡
散領域との結合化、即ちオーミックコンタクトの形成の
ための熱処理時にＴｉがとりわけコンタクト孔のエッジ
付近で体積変化を起こしてボイドを形成してしまった
り、異常拡散して拡散領域を越えて基板側まで侵出する
というアロイスパイクの形成がなされてしまい（図２
(b) 参照）、接触不良やリークが生じたりする問題があ
る。また、絶縁層である酸化膜上の配線部においてはコ
ンタクトを形成しない高融点金属が存在することになる
ので、その余剰のＴｉとＡｌとの化合物やＮとの化合物
生成による配線寿命劣化などの問題もある。
うな構造において、更に高集積化が進んだ、より浅いソ
ース、ドレイン拡散領域になると、拡散しにくい高融点
金属であっても、例えばＴｉ金属とソース、ドレイン拡
散領域との結合化、即ちオーミックコンタクトの形成の
ための熱処理時にＴｉがとりわけコンタクト孔のエッジ
付近で体積変化を起こしてボイドを形成してしまった
り、異常拡散して拡散領域を越えて基板側まで侵出する
というアロイスパイクの形成がなされてしまい（図２
(b) 参照）、接触不良やリークが生じたりする問題があ
る。また、絶縁層である酸化膜上の配線部においてはコ
ンタクトを形成しない高融点金属が存在することになる
ので、その余剰のＴｉとＡｌとの化合物やＮとの化合物
生成による配線寿命劣化などの問題もある。
【０００４】
【課題を解決するための手段】上記の問題を解決するた
めの第一発明の構成は、コンタクト孔に高融点金属複合
膜とアルミ合金層との積層配線を有する半導体装置にお
いて、このコンタクト孔に接続される積層配線の直下部
であって、コンタクト孔の外周、内壁および底部の全て
に多結晶シリコン膜を有し、その多結晶シリコン膜は高
融点金属複合膜の最下層に含まれる高融点金属との化学
的量論組成よりも多量な多結晶シリコンを含んでいる膜
厚であり、多結晶シリコン膜の上層部が、この多結晶シ
リコン膜の上にある高融点金属複合膜の最下層に含まれ
る高融点金属とシリサイドを形成していることを特徴と
する。また、第二発明の構成は、前記コンタクト孔がソ
ース、ドレインであって、多結晶シリコン膜はソース、
ドレインの伝導型と同一の不純物が添加されているもの
であることを特徴とする。第三発明の構成は、多結晶シ
リコン膜と、コンタクト孔の底部以外の少なくとも内壁
部分との間に、不活性層が形成されていることを特徴と
する。
めの第一発明の構成は、コンタクト孔に高融点金属複合
膜とアルミ合金層との積層配線を有する半導体装置にお
いて、このコンタクト孔に接続される積層配線の直下部
であって、コンタクト孔の外周、内壁および底部の全て
に多結晶シリコン膜を有し、その多結晶シリコン膜は高
融点金属複合膜の最下層に含まれる高融点金属との化学
的量論組成よりも多量な多結晶シリコンを含んでいる膜
厚であり、多結晶シリコン膜の上層部が、この多結晶シ
リコン膜の上にある高融点金属複合膜の最下層に含まれ
る高融点金属とシリサイドを形成していることを特徴と
する。また、第二発明の構成は、前記コンタクト孔がソ
ース、ドレインであって、多結晶シリコン膜はソース、
ドレインの伝導型と同一の不純物が添加されているもの
であることを特徴とする。第三発明の構成は、多結晶シ
リコン膜と、コンタクト孔の底部以外の少なくとも内壁
部分との間に、不活性層が形成されていることを特徴と
する。
【０００５】
【作用】高融点金属原子は多結晶シリコン膜により半導
体基板の側に拡散されにくくなり、シリコン基板と結合
性の良い多結晶シリコンが基板と高融点金属複合膜との
間に介在して高融点金属とシリサイドを形成し、余分な
高融点金属が拡散してしまわないよう固定化する。ま
た、コンタクト孔の内壁の不活性層は基板の絶縁層に含
まれる不純物が多結晶シリコン膜に拡散されるのを防
ぐ。
体基板の側に拡散されにくくなり、シリコン基板と結合
性の良い多結晶シリコンが基板と高融点金属複合膜との
間に介在して高融点金属とシリサイドを形成し、余分な
高融点金属が拡散してしまわないよう固定化する。ま
た、コンタクト孔の内壁の不活性層は基板の絶縁層に含
まれる不純物が多結晶シリコン膜に拡散されるのを防
ぐ。
【０００６】
【発明の効果】高融点金属原子が半導体基板の側に拡散
されにくくなるので、アロイスパイクは生じず、リーク
などの不具合を発生することが防げ、シリサイド形成で
コンタクトも確実になり半導体装置の信頼性が向上す
る。かつ、アルミ電極材側へ高融点金属原子が拡散して
電極劣化を生じることも防げる。また、コンタクト孔の
内壁に不活性層を設けた場合には、絶縁層の不純物が多
結晶シリコン膜を汚染することを防ぐ。特にその電極の
拡散領域の伝導型と違う伝導型になるのを防ぐ。
されにくくなるので、アロイスパイクは生じず、リーク
などの不具合を発生することが防げ、シリサイド形成で
コンタクトも確実になり半導体装置の信頼性が向上す
る。かつ、アルミ電極材側へ高融点金属原子が拡散して
電極劣化を生じることも防げる。また、コンタクト孔の
内壁に不活性層を設けた場合には、絶縁層の不純物が多
結晶シリコン膜を汚染することを防ぐ。特にその電極の
拡散領域の伝導型と違う伝導型になるのを防ぐ。
【０００７】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は、本発明の一実施例を示す半導体装置の
模式断面図で、ＭＯＳ型集積回路の素子の一つを表して
いる。それに対し、従来は、図２(a) に示すように、半
導体装置の構造はほぼ同一であるが、コンタクト孔部分
２１０の下層には多結晶シリコンがなく、ただバリアメ
タルの高融点金属複合膜２０８が形成されているのみで
ある。この場合、ソース、ドレイン拡散領域２０５がよ
り薄いと、高融点金属をＣＶＤなどでコンタクト孔に堆
積させた後に行うオーミックコンタクト形成処理、即ち
熱処理の際に、図２(b) に示すように、わずかにできた
Ｔｉ金属のアロイスパイク２１１によってもリークが生
じることになる。また、ＣＶＤ酸化膜２０６上の積層部
分においては、コンタクト形成に関与しない高融点金属
が上部のアルミ層と化合物を形成してしまい、電極配線
を早めに劣化させる。
明する。図１は、本発明の一実施例を示す半導体装置の
模式断面図で、ＭＯＳ型集積回路の素子の一つを表して
いる。それに対し、従来は、図２(a) に示すように、半
導体装置の構造はほぼ同一であるが、コンタクト孔部分
２１０の下層には多結晶シリコンがなく、ただバリアメ
タルの高融点金属複合膜２０８が形成されているのみで
ある。この場合、ソース、ドレイン拡散領域２０５がよ
り薄いと、高融点金属をＣＶＤなどでコンタクト孔に堆
積させた後に行うオーミックコンタクト形成処理、即ち
熱処理の際に、図２(b) に示すように、わずかにできた
Ｔｉ金属のアロイスパイク２１１によってもリークが生
じることになる。また、ＣＶＤ酸化膜２０６上の積層部
分においては、コンタクト形成に関与しない高融点金属
が上部のアルミ層と化合物を形成してしまい、電極配線
を早めに劣化させる。
【０００８】そこで上記の問題を避けるために多結晶シ
リコンを用いる。半導体基板１０１上に形成されたソー
ス、ドレイン拡散領域１０５はゲート酸化膜１０３およ
びフィールド酸化膜１０２で覆われており、半導体素子
を覆う絶縁層のＣＶＤ酸化膜１０６に設けられたコンタ
クト孔１１０には、最下層に多結晶シリコン膜１０７が
あり、その上にバリアメタルと呼ばれる高融点金属複合
膜１０８が形成され、その上にアルミ合金電極１０９が
形成されている。高融点金属複合膜１０８は上層と下層
とに別れ、例として下層がＴｉ、上層はＴｉＮの構成と
なっている。
リコンを用いる。半導体基板１０１上に形成されたソー
ス、ドレイン拡散領域１０５はゲート酸化膜１０３およ
びフィールド酸化膜１０２で覆われており、半導体素子
を覆う絶縁層のＣＶＤ酸化膜１０６に設けられたコンタ
クト孔１１０には、最下層に多結晶シリコン膜１０７が
あり、その上にバリアメタルと呼ばれる高融点金属複合
膜１０８が形成され、その上にアルミ合金電極１０９が
形成されている。高融点金属複合膜１０８は上層と下層
とに別れ、例として下層がＴｉ、上層はＴｉＮの構成と
なっている。
【０００９】この多結晶シリコン膜１０７のシリコンは
元々基板材であって、異常拡散の生じることがない。ま
た、多結晶シリコン膜１０７の上層部のシリコンはＴｉ
とシリサイドを形成し、体積変化はこの層の中で生じて
拡散領域１０５には影響しない。このＴｉシリサイドは
約１７μΩ・cmでＴｉ金属の比抵抗値（約４５μΩ・c
m）よりも低抵抗であるため、導電性が確実になるばか
りでなく、絶縁層上の段差の部分で配線が細くなって抵
抗が上がるのを補う効果もある。
元々基板材であって、異常拡散の生じることがない。ま
た、多結晶シリコン膜１０７の上層部のシリコンはＴｉ
とシリサイドを形成し、体積変化はこの層の中で生じて
拡散領域１０５には影響しない。このＴｉシリサイドは
約１７μΩ・cmでＴｉ金属の比抵抗値（約４５μΩ・c
m）よりも低抵抗であるため、導電性が確実になるばか
りでなく、絶縁層上の段差の部分で配線が細くなって抵
抗が上がるのを補う効果もある。
【００１０】本実施例の製造工程は、図３に示すよう
に、ＭＯＳ型集積回路の製造工程において、コンタクト
孔を形成する所までは従来と変わらない。図３(a) はコ
ンタクト孔が形成された状態を示している。そこで高融
点金属複合膜１０８を形成する前に、図３(b) のように
多結晶シリコン膜１０７を形成する。このとき、多結晶
シリコン膜１０７の膜厚は、この上に形成する高融点金
属の量に対して化学量論組成以上の量となるような膜厚
にする。また、電極部分の拡散領域１０５の伝導型と同
じ不純物、例えば、拡散領域１０５がＰ型シリコンなら
ばボロン（Ｂ）を同時に添加しておく（図３(c))。その
後、高融点金属複合膜１０８を形成して（図３(d))、ア
ルミ合金層１０９を形成する（図３(e))。最後にホトリ
ソグラフ、エッチングにより、不要な多結晶シリコン１
０７、高融点金属複合膜１０８、アルミ合金層１０９を
除去して所定の配線パターンを形成して図３(f) 即ち図
１が得られる。
に、ＭＯＳ型集積回路の製造工程において、コンタクト
孔を形成する所までは従来と変わらない。図３(a) はコ
ンタクト孔が形成された状態を示している。そこで高融
点金属複合膜１０８を形成する前に、図３(b) のように
多結晶シリコン膜１０７を形成する。このとき、多結晶
シリコン膜１０７の膜厚は、この上に形成する高融点金
属の量に対して化学量論組成以上の量となるような膜厚
にする。また、電極部分の拡散領域１０５の伝導型と同
じ不純物、例えば、拡散領域１０５がＰ型シリコンなら
ばボロン（Ｂ）を同時に添加しておく（図３(c))。その
後、高融点金属複合膜１０８を形成して（図３(d))、ア
ルミ合金層１０９を形成する（図３(e))。最後にホトリ
ソグラフ、エッチングにより、不要な多結晶シリコン１
０７、高融点金属複合膜１０８、アルミ合金層１０９を
除去して所定の配線パターンを形成して図３(f) 即ち図
１が得られる。
【００１１】他の実施例として、図４に示したように、
図１の構造に加えてコンタクト孔の底以外の内壁、即ち
図１のＣＶＤ酸化膜１０６と多結晶シリコン層１０７と
の間に、ＣＶＤ窒化膜４１１を形成する。これはソー
ス、ドレインの拡散領域を形成するイオン注入でＣＶＤ
酸化膜１０６上に注入される不純物がその後の熱処理に
よってＢＰＳＧ（ボロンリン酸ガラス）を形成してお
り、この不純物が多結晶シリコン膜へ拡散してソース、
ドレインの伝導型と異なる伝導型（拡散領域がＰ型なら
リンが入り込むことでＮ型になる）になり、オーミック
コンタクトが不良になることを防ぐ役割を果たす。以上
のように、本発明は超微細化に対応した電極コンタクト
の形成を提供している。
図１の構造に加えてコンタクト孔の底以外の内壁、即ち
図１のＣＶＤ酸化膜１０６と多結晶シリコン層１０７と
の間に、ＣＶＤ窒化膜４１１を形成する。これはソー
ス、ドレインの拡散領域を形成するイオン注入でＣＶＤ
酸化膜１０６上に注入される不純物がその後の熱処理に
よってＢＰＳＧ（ボロンリン酸ガラス）を形成してお
り、この不純物が多結晶シリコン膜へ拡散してソース、
ドレインの伝導型と異なる伝導型（拡散領域がＰ型なら
リンが入り込むことでＮ型になる）になり、オーミック
コンタクトが不良になることを防ぐ役割を果たす。以上
のように、本発明は超微細化に対応した電極コンタクト
の形成を提供している。
【図１】本発明の一実施例を示す半導体装置の模式断面
図。
図。
【図２】従来の一実施例を示す半導体装置の模式断面
図。
図。
【図３】本発明の実施例の製造工程を示す模式断面図。
【図４】本発明の別の実施例を示す模式断面図。
１０１ 半導体基板 １０７ 多結晶シリコン １０８ 高融点金属複合膜 １１０ コンタクト孔 ２０８ 高融点金属複合膜 ２１１ アロイスパイク ４１１ ＣＶＤ窒化膜
Claims (3)
- 【請求項１】半導体基板上の絶縁層に形成されたコンタ
クト孔に、高融点金属複合膜とアルミ合金層との積層配
線を有する半導体装置において、前記コンタクト孔に接
続される前記積層配線の直下部であって、前記コンタク
ト孔の外周、内壁および底部の全てに多結晶シリコン膜
が形成され、前記多結晶シリコン膜は前記高融点金属複
合膜の最下層に含まれる高融点金属との化学的量論組成
よりも多量な多結晶シリコンを含んでいる膜厚であるこ
と、前記多結晶シリコン膜の上層部が、前記多結晶シリ
コン膜の上にある前記高融点金属複合膜の最下層に含ま
れる高融点金属とシリサイドを形成していることを特徴
とする半導体装置。 - 【請求項２】前記コンタクト孔がソース、ドレインであ
って、前記多結晶シリコン膜は、前記ソース、ドレイン
の伝導型と同一の不純物が添加されていることを特徴と
する請求項１に記載の半導体装置。 - 【請求項３】前記多結晶シリコン膜と、前記コンタクト
孔の底部以外の少なくとも内壁部分との間に、不活性層
が形成されていることを特徴とする請求項１に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33521392A JPH06163877A (ja) | 1992-11-19 | 1992-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33521392A JPH06163877A (ja) | 1992-11-19 | 1992-11-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163877A true JPH06163877A (ja) | 1994-06-10 |
Family
ID=18286033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33521392A Pending JPH06163877A (ja) | 1992-11-19 | 1992-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163877A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486555B2 (en) * | 1997-08-29 | 2002-11-26 | Seiko Epson Corporation | Semiconductor device having a contact structure using aluminum |
| US6515363B2 (en) * | 1998-02-13 | 2003-02-04 | Micron Technology, Inc. | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications |
| US6650017B1 (en) * | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
-
1992
- 1992-11-19 JP JP33521392A patent/JPH06163877A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486555B2 (en) * | 1997-08-29 | 2002-11-26 | Seiko Epson Corporation | Semiconductor device having a contact structure using aluminum |
| US6515363B2 (en) * | 1998-02-13 | 2003-02-04 | Micron Technology, Inc. | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications |
| US6815819B2 (en) | 1998-02-13 | 2004-11-09 | Micron Technology, Inc. | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications |
| US7186638B2 (en) | 1998-02-13 | 2007-03-06 | Micron Technology, Inc. | Passivation processes for use with metallization techniques |
| US6650017B1 (en) * | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| US6908857B2 (en) | 1999-08-20 | 2005-06-21 | Denso Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910578A (en) | Semiconductor device having a metal electrode interconnection film with two layers of silicide | |
| US5719071A (en) | Method of forming a landing pad sturcture in an integrated circuit | |
| US6872653B2 (en) | Manufacturing method of semiconductor device | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| KR19980072437A (ko) | 반도체 장치의 제조방법 | |
| US5894160A (en) | Method of forming a landing pad structure in an integrated circuit | |
| US5914518A (en) | Method of forming a metal contact to landing pad structure in an integrated circuit | |
| US20030227050A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| US7344974B2 (en) | Metallization method of semiconductor device | |
| JPH06163877A (ja) | 半導体装置 | |
| JPH0562456B2 (ja) | ||
| US6100186A (en) | Method of selectively forming a contact in a contact hole | |
| US6159846A (en) | Method of metallization in semiconductor devices | |
| US6376311B2 (en) | Vertical double diffused MOSFET and method for manufacturing same | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| JPH0722346A (ja) | 半導体装置およびその製造方法 | |
| KR100827499B1 (ko) | 반도체 소자의 제조방법 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JP2576358B2 (ja) | 半導体装置およびその製造方法 | |
| KR100566310B1 (ko) | 반도체 소자의 금속 콘택 형성방법 | |
| KR20000042836A (ko) | 반도체장치의 배선 형성방법 | |
| JPH08255765A (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| JP2562868B2 (ja) | 半導体装置及びその製造方法 |