JPH06163459A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06163459A JPH06163459A JP31490492A JP31490492A JPH06163459A JP H06163459 A JPH06163459 A JP H06163459A JP 31490492 A JP31490492 A JP 31490492A JP 31490492 A JP31490492 A JP 31490492A JP H06163459 A JPH06163459 A JP H06163459A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- target
- film
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】工程を複雑にすることなく、微細なコンタクト
孔や急峻な段差を有するウェハ上に、ステップカバレッ
ジが向上した成膜を効率良く行うことが可能な半導体装
置の製造方法を提供する。 【構成】ウェハ１をターゲット２に対して相対的に接近
させながら、スパッタリングを行い、コンタクト孔３や
急峻な段差上に成膜を行う。
孔や急峻な段差を有するウェハ上に、ステップカバレッ
ジが向上した成膜を効率良く行うことが可能な半導体装
置の製造方法を提供する。 【構成】ウェハ１をターゲット２に対して相対的に接近
させながら、スパッタリングを行い、コンタクト孔３や
急峻な段差上に成膜を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、スパッタ法により、微細なコンタクト孔
や急峻な段差を有するウェハ上に、所望の膜を形成する
半導体装置の製造方法に関する。
に係り、特に、スパッタ法により、微細なコンタクト孔
や急峻な段差を有するウェハ上に、所望の膜を形成する
半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来から、半導体装置の微細化及び高集
積化に伴って、コンタクト孔のアスペクト比（コンタク
ト孔深さ／コンタクト孔径）が益々大きくなってきてい
る。このようなアスペクト比の大きいコンタクト孔内に
メタル配線を形成する方法として、段差被覆性の良いス
パッタ法による成膜が行われている。しかしながら、近
年、半導体装置の著しい微細化に伴い、コンタクト孔の
アスペクト比が益々大きくなってきたため、スパッタ法
による成膜では、コンタクト孔の底部までメタル原子・
分子が到達しにくくなり、十分なステップカバレッジ特
性を得ることができないという問題があった。
積化に伴って、コンタクト孔のアスペクト比（コンタク
ト孔深さ／コンタクト孔径）が益々大きくなってきてい
る。このようなアスペクト比の大きいコンタクト孔内に
メタル配線を形成する方法として、段差被覆性の良いス
パッタ法による成膜が行われている。しかしながら、近
年、半導体装置の著しい微細化に伴い、コンタクト孔の
アスペクト比が益々大きくなってきたため、スパッタ法
による成膜では、コンタクト孔の底部までメタル原子・
分子が到達しにくくなり、十分なステップカバレッジ特
性を得ることができないという問題があった。
【０００３】そこで、前記のようなステップカバレッジ
の低下を抑制するため、コンタクト孔の上部にテーパー
を形成し、コンタクト孔の上部開口面積（上部径）を大
きくしたコンタクト孔が紹介されている。このコンタク
ト孔は、先ず、等方性エッチング（一般的には、ウエッ
トエッチング）により、コンタクト孔の上部を開口した
後、これに連続して異方性エッチングを行い、当該コン
タクト孔の下部を開口することで形成する、いわゆる
『ラウンドエッチング技術』により形成されている。こ
のラウンドエッチング技術を用いて形成されたコンタク
ト孔は、その上部の開口面積が大きいことから、スパッ
タ法によりメタル配線を形成する際に、メタル原子・分
子がコンタクト孔の底部に到達し易くなり、ステップカ
バレッジ特性を向上することができる。
の低下を抑制するため、コンタクト孔の上部にテーパー
を形成し、コンタクト孔の上部開口面積（上部径）を大
きくしたコンタクト孔が紹介されている。このコンタク
ト孔は、先ず、等方性エッチング（一般的には、ウエッ
トエッチング）により、コンタクト孔の上部を開口した
後、これに連続して異方性エッチングを行い、当該コン
タクト孔の下部を開口することで形成する、いわゆる
『ラウンドエッチング技術』により形成されている。こ
のラウンドエッチング技術を用いて形成されたコンタク
ト孔は、その上部の開口面積が大きいことから、スパッ
タ法によりメタル配線を形成する際に、メタル原子・分
子がコンタクト孔の底部に到達し易くなり、ステップカ
バレッジ特性を向上することができる。
【０００４】しかしながら、前記ラウンドエッチング技
術は、等方性エッチング（一般的には、ウエットエッチ
ング）によりコンタクト孔の上部を開口するため、エッ
チングの均一性に欠け、コンタクト孔の寸法精度が低下
するという問題があった。また、コンタクト孔を、等方
性エッチングと異方性エッチングとの組合せにより形成
するため、工程が複雑になり、手間がかかると共に、生
産性が低下するという問題があった。
術は、等方性エッチング（一般的には、ウエットエッチ
ング）によりコンタクト孔の上部を開口するため、エッ
チングの均一性に欠け、コンタクト孔の寸法精度が低下
するという問題があった。また、コンタクト孔を、等方
性エッチングと異方性エッチングとの組合せにより形成
するため、工程が複雑になり、手間がかかると共に、生
産性が低下するという問題があった。
【０００５】また、コンタクト孔部以外で段差を有する
下地上に、所望の膜を形成する際に発生するステップカ
バレッジの低下に関しても、有効な対策が成されていな
いという問題もあった。そこで、ターゲットとウェハと
の間に、当該ターゲットからはじき出された原子・分子
のうち、ウェハに対して垂直に到達する原子・分子のみ
を通過させる特殊フィルタを設置し、コンタクト孔の底
部に前記原子・分子を到達させるコリメータスパッタ法
が紹介されている。
下地上に、所望の膜を形成する際に発生するステップカ
バレッジの低下に関しても、有効な対策が成されていな
いという問題もあった。そこで、ターゲットとウェハと
の間に、当該ターゲットからはじき出された原子・分子
のうち、ウェハに対して垂直に到達する原子・分子のみ
を通過させる特殊フィルタを設置し、コンタクト孔の底
部に前記原子・分子を到達させるコリメータスパッタ法
が紹介されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記コ
リメータスパッタ法は、フィルタを定期的に交換する必
要があり、コストと手間がかかるという問題があった。
また、前記フィルタからパーティクルが発生し易いとい
う問題があった。さらに、前記原子・分子の一部が前記
フィルタに捕獲されるため、成膜効率が悪く、コストが
増加すると共に、成膜時間がかかるという問題があっ
た。
リメータスパッタ法は、フィルタを定期的に交換する必
要があり、コストと手間がかかるという問題があった。
また、前記フィルタからパーティクルが発生し易いとい
う問題があった。さらに、前記原子・分子の一部が前記
フィルタに捕獲されるため、成膜効率が悪く、コストが
増加すると共に、成膜時間がかかるという問題があっ
た。
【０００７】本発明は、このような問題を解決すること
を課題とするものであり、工程を複雑にすることなく、
微細なコンタクト孔や急峻な段差を有するウェハ上に、
ステップカバレッジが向上した成膜を効率良く行うこと
が可能な半導体装置の製造方法を提供することを目的と
するものである。
を課題とするものであり、工程を複雑にすることなく、
微細なコンタクト孔や急峻な段差を有するウェハ上に、
ステップカバレッジが向上した成膜を効率良く行うこと
が可能な半導体装置の製造方法を提供することを目的と
するものである。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明は、真空中でイオンを加速してターゲットに
衝突させ、その衝撃ではじき出されたターゲットの原子
・分子をウェハ上に堆積させて成膜を行う半導体装置の
製造方法において、前記ウェハを前記ターゲットに対し
て相対的に近づけた状態で前記成膜を行うことを特徴と
する半導体装置の製造方法を提供するものである。
に、本発明は、真空中でイオンを加速してターゲットに
衝突させ、その衝撃ではじき出されたターゲットの原子
・分子をウェハ上に堆積させて成膜を行う半導体装置の
製造方法において、前記ウェハを前記ターゲットに対し
て相対的に近づけた状態で前記成膜を行うことを特徴と
する半導体装置の製造方法を提供するものである。
【０００９】
【作用】本発明によれば、スパッタ法による成膜におい
て、ウェハをターゲットに対して相対的に接近させなが
ら所望の膜を形成するため、前記ターゲットからはじき
出された原子・分子のウェハに対する垂直成分を相対的
に増加させることができる。
て、ウェハをターゲットに対して相対的に接近させなが
ら所望の膜を形成するため、前記ターゲットからはじき
出された原子・分子のウェハに対する垂直成分を相対的
に増加させることができる。
【００１０】即ち、図４は、スパッタ法により、コンタ
クト孔３にメタル配線を形成する様子を示す模式図であ
るが、ターゲット２からはじき出された原子・分子４
は、成膜中にウェハ１をターゲット２に接近させるた
め、ウェハ１に対する垂直成分が相対的に増加し、コン
タクト孔３の底部に到達する割合が増加することが判
る。このように、コンタクト孔の底部や段差部分に、前
記原子・分子が到達する割合が増加すると、この部分に
成膜される膜の膜厚を増加することができると共に、前
記原子・分子が入り込み難かった段差のコーナー部分に
も、当該原子・分子を効率よく到達させることができ
る。従って、コンタクト孔や急峻な段差を有するウェハ
上に成膜した膜のステップカバレッジを向上することが
できる。
クト孔３にメタル配線を形成する様子を示す模式図であ
るが、ターゲット２からはじき出された原子・分子４
は、成膜中にウェハ１をターゲット２に接近させるた
め、ウェハ１に対する垂直成分が相対的に増加し、コン
タクト孔３の底部に到達する割合が増加することが判
る。このように、コンタクト孔の底部や段差部分に、前
記原子・分子が到達する割合が増加すると、この部分に
成膜される膜の膜厚を増加することができると共に、前
記原子・分子が入り込み難かった段差のコーナー部分に
も、当該原子・分子を効率よく到達させることができ
る。従って、コンタクト孔や急峻な段差を有するウェハ
上に成膜した膜のステップカバレッジを向上することが
できる。
【００１１】さらに、コンタクト孔の深さや段差の急峻
さに応じて、ウェハをターゲットに接近させる速度を調
整することで、前記原子・分子をより効率良くコンタク
ト孔の底部や段差部分に到達させることができ、さらに
ステップカバレッジが向上した良好な成膜を行うことが
できる。
さに応じて、ウェハをターゲットに接近させる速度を調
整することで、前記原子・分子をより効率良くコンタク
ト孔の底部や段差部分に到達させることができ、さらに
ステップカバレッジが向上した良好な成膜を行うことが
できる。
【００１２】
【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図１は、本発明に係る半導体装置
の製造工程で使用するスパッタ装置とその使用方法を示
す模式図、図２及び図３は、本発明の実施例に係る半導
体装置の製造工程の一部を示す部分断面図である。
を参照して説明する。図１は、本発明に係る半導体装置
の製造工程で使用するスパッタ装置とその使用方法を示
す模式図、図２及び図３は、本発明の実施例に係る半導
体装置の製造工程の一部を示す部分断面図である。
【００１３】図２に示す工程では、所望の工程が終了し
たウェハ１上に、層間絶縁膜１２を３００〜５００ｎｍ
程度の膜厚で形成する。次に、前記層間絶縁膜１２をパ
ターニングし、コンタクト孔３を開口する。次に、図３
に示す工程では、図２に示す工程で得たウェハ１を図１
に示すスパッタ装置５０のウェハステージ１０上に載置
する。次に、スパッタ装置５０の反応室内にアルゴン
（Ａｒ）ガスを導入し、当該反応室内の圧力を２〜５ｍ
Ｔｏｒｒ程度にしてスパッタリングを行い、前記コンタ
クト孔３内及び層間絶縁膜１２上に、膜厚が１５０ｎｍ
程度のメタル配線層（Ａｌ配線層）１３を形成する。前
記成膜中にウェハ１をターゲット２に接近させながらス
パッタリングを行うことで、当該ターゲット２からはじ
き出されたＡｌ原子は、前記ウェハ１に対する垂直成分
を相対的に増加させることができるため、コンタクト孔
３の底部に到達する割合が増加する。従って、この部分
に成膜されるメタル配線層１３の膜厚を増加することが
でき、ステップカバレッジを向上することができた。ま
た、ウェハ１をターゲット２に近づけるだけでよいた
め、デポレートが低下することがなく、効率の良い成膜
ができた。
たウェハ１上に、層間絶縁膜１２を３００〜５００ｎｍ
程度の膜厚で形成する。次に、前記層間絶縁膜１２をパ
ターニングし、コンタクト孔３を開口する。次に、図３
に示す工程では、図２に示す工程で得たウェハ１を図１
に示すスパッタ装置５０のウェハステージ１０上に載置
する。次に、スパッタ装置５０の反応室内にアルゴン
（Ａｒ）ガスを導入し、当該反応室内の圧力を２〜５ｍ
Ｔｏｒｒ程度にしてスパッタリングを行い、前記コンタ
クト孔３内及び層間絶縁膜１２上に、膜厚が１５０ｎｍ
程度のメタル配線層（Ａｌ配線層）１３を形成する。前
記成膜中にウェハ１をターゲット２に接近させながらス
パッタリングを行うことで、当該ターゲット２からはじ
き出されたＡｌ原子は、前記ウェハ１に対する垂直成分
を相対的に増加させることができるため、コンタクト孔
３の底部に到達する割合が増加する。従って、この部分
に成膜されるメタル配線層１３の膜厚を増加することが
でき、ステップカバレッジを向上することができた。ま
た、ウェハ１をターゲット２に近づけるだけでよいた
め、デポレートが低下することがなく、効率の良い成膜
ができた。
【００１４】なお、本実施例では、ウェハ１とターゲッ
ト２との接近速度を３ｃｍ／ｍｉｎ程度としたが、これ
に限らず、ウェハ１とターゲット２との接近速度は、コ
ンタクト孔３の深さや段差に応じて決定すればよい。ま
た、本実施例では、ウェハステージ１０をターゲット２
に向けて移動することで、ウェハ１をターゲット２に近
づけたが、これに限らず、ウェハ１をターゲット２に対
して相対的に近づけることが可能であれは、他の方法に
より両者を接近させてもよい。
ト２との接近速度を３ｃｍ／ｍｉｎ程度としたが、これ
に限らず、ウェハ１とターゲット２との接近速度は、コ
ンタクト孔３の深さや段差に応じて決定すればよい。ま
た、本実施例では、ウェハステージ１０をターゲット２
に向けて移動することで、ウェハ１をターゲット２に近
づけたが、これに限らず、ウェハ１をターゲット２に対
して相対的に近づけることが可能であれは、他の方法に
より両者を接近させてもよい。
【００１５】そして、本実施例では、ウェハ１の表面が
ターゲット２に対して水平状態を維持させたまま、両者
を接近させたが、これに限らず、所望によりウェハ１の
表面をターゲット２に対して傾けた状態で接近させても
よい。そしてまた、本実施例では、コンタクト孔３内及
び層間絶縁膜１２上にメタル配線層１３を形成する場合
について説明したが、これに限らず、本発明は、下地に
形成されたあらゆる段差上に所望の膜を成膜する場合に
も応用可能であることは勿論である。
ターゲット２に対して水平状態を維持させたまま、両者
を接近させたが、これに限らず、所望によりウェハ１の
表面をターゲット２に対して傾けた状態で接近させても
よい。そしてまた、本実施例では、コンタクト孔３内及
び層間絶縁膜１２上にメタル配線層１３を形成する場合
について説明したが、これに限らず、本発明は、下地に
形成されたあらゆる段差上に所望の膜を成膜する場合に
も応用可能であることは勿論である。
【００１６】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法は、スパッタ法による成膜において、
ウェハをターゲットに対して相対的に接近させながら所
望の膜を形成するため、前記ターゲットからはじき出さ
れた原子・分子のウェハに対する垂直成分を相対的に増
加させることができる。従って、アスペクト比の大きい
コンタクト孔内への成膜や、急峻な段差上への成膜を行
った際に、ステップカバレッジを向上することができ
る。この結果、信頼性の高い、高精度な半導体装置を提
供することができる。
体装置の製造方法は、スパッタ法による成膜において、
ウェハをターゲットに対して相対的に接近させながら所
望の膜を形成するため、前記ターゲットからはじき出さ
れた原子・分子のウェハに対する垂直成分を相対的に増
加させることができる。従って、アスペクト比の大きい
コンタクト孔内への成膜や、急峻な段差上への成膜を行
った際に、ステップカバレッジを向上することができ
る。この結果、信頼性の高い、高精度な半導体装置を提
供することができる。
【図１】本発明に係る半導体装置の製造工程で使用する
スパッタ装置とその使用方法を示す模式図である。
スパッタ装置とその使用方法を示す模式図である。
【図２】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図３】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図４】スパッタ法によりコンタクト孔にメタル配線を
形成する様子を示す模式図である。
形成する様子を示す模式図である。
１ ウェハ ２ ターゲット ３ コンタクト孔 １０ ウェハステージ １２ 層間絶縁膜 １３ メタル配線層 ５０ スパッタ装置
Claims (1)
- 【請求項１】 真空中でイオンを加速してターゲットに
衝突させ、その衝撃ではじき出されたターゲットの原子
・分子をウェハ上に堆積させて成膜を行う半導体装置の
製造方法において、 前記ウェハを前記ターゲットに対して相対的に接近させ
ながら前記成膜を行うことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31490492A JPH06163459A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31490492A JPH06163459A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163459A true JPH06163459A (ja) | 1994-06-10 |
Family
ID=18059043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31490492A Pending JPH06163459A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163459A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689854B1 (ko) * | 2000-08-30 | 2007-03-08 | 삼성전자주식회사 | 스텝 커버리지를 개선하기 위한 금속박막 증착방법 |
-
1992
- 1992-11-25 JP JP31490492A patent/JPH06163459A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689854B1 (ko) * | 2000-08-30 | 2007-03-08 | 삼성전자주식회사 | 스텝 커버리지를 개선하기 위한 금속박막 증착방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6030900A (en) | Process for generating a space in a structure | |
| JP2003110021A (ja) | 半導体装置の製造方法及び層間絶縁膜の形成方法 | |
| US20060275978A1 (en) | Deep trench formation in semiconductor device fabrication | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| US5346585A (en) | Use of a faceted etch process to eliminate stringers | |
| US5420078A (en) | Method for producing via holes in integrated circuit layers | |
| US5997699A (en) | Insitu faceting during deposition | |
| JP3682067B2 (ja) | アンダーカットなしに導電線をエッチングする方法 | |
| US6610597B2 (en) | Method of fabricating a semiconductor device | |
| JPH06163459A (ja) | 半導体装置の製造方法 | |
| US5940730A (en) | Method of forming a contact hole of a semiconductor device | |
| JPS6362238A (ja) | 薄膜堆積方法 | |
| US20020125211A1 (en) | Method of reducing notching during reactive ion etching | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JPH1041276A (ja) | 半導体装置の製造方法 | |
| US6624042B2 (en) | Fabrication process for a semiconductor component | |
| KR100200499B1 (ko) | 반도체 소자의 금속배선막 형성방법 | |
| JPH09171976A (ja) | 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置 | |
| KR0140638B1 (ko) | 콘택식각방법 | |
| KR100564228B1 (ko) | 재생성이 우수한 콜리메이터, 및 그 제조방법 | |
| JPH1079358A (ja) | スパッタ法 | |
| KR100689854B1 (ko) | 스텝 커버리지를 개선하기 위한 금속박막 증착방법 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| GB2262654A (en) | Fabrication process | |
| JP3120513B2 (ja) | ドライエッチング方法 |