JPH06161940A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH06161940A JPH06161940A JP30849292A JP30849292A JPH06161940A JP H06161940 A JPH06161940 A JP H06161940A JP 30849292 A JP30849292 A JP 30849292A JP 30849292 A JP30849292 A JP 30849292A JP H06161940 A JPH06161940 A JP H06161940A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- controller
- processing system
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、システムバスの負荷軽減を
図ることにある。また、ボードシステム全体の処理時間
の短縮を図ることにある。 【構成】 複数の機能モジュールを互いに結合するため
のシステムバスを含んでデータ処理システムが構成され
るとき、特定の機能モジュール間でのデータ転送にのみ
使用される専用バスを設け、この専用バスを介してデー
タ転送が行われる場合に、当該特定の機能モジュール以
外のモジュール間での上記システムバスの使用を可能と
し、システム全体の処理時間の短縮化を図る。
図ることにある。また、ボードシステム全体の処理時間
の短縮を図ることにある。 【構成】 複数の機能モジュールを互いに結合するため
のシステムバスを含んでデータ処理システムが構成され
るとき、特定の機能モジュール間でのデータ転送にのみ
使用される専用バスを設け、この専用バスを介してデー
タ転送が行われる場合に、当該特定の機能モジュール以
外のモジュール間での上記システムバスの使用を可能と
し、システム全体の処理時間の短縮化を図る。
Description
【０００１】
【産業上の利用分野】本発明は、データ処理システム、
さらにはそれにおけるデータ転送技術に関し、例えば、
データ通信に用いられるシステムボードに適用して有効
な技術に関する。
さらにはそれにおけるデータ転送技術に関し、例えば、
データ通信に用いられるシステムボードに適用して有効
な技術に関する。
【０００２】
【従来の技術】図２には従来の通信用のシステムボード
が示される。
が示される。
【０００３】システムボード１は、ＳＩＯ（シリアル・
インプット・アウトプット）コントローラ２、ＳＣＳＩ
（スモール・コンピュータ・システム・インタフェー
ス）コントローラ３、ＣＰＵ（中央処理装置）４、メモ
リ５、メモリ１４、ＤＭＡ（ダイレクト・メモリ・アク
セス）コントローラ６を含み、各機能ブロックによって
システムバスが共有されている。上記ＳＩＯコントロー
ラ２は、シリアル回線７に接続されており、ＳＣＳＩコ
ントローラ３は、ＳＣＳＩバス８を介してディスク装置
９に結合されている。
インプット・アウトプット）コントローラ２、ＳＣＳＩ
（スモール・コンピュータ・システム・インタフェー
ス）コントローラ３、ＣＰＵ（中央処理装置）４、メモ
リ５、メモリ１４、ＤＭＡ（ダイレクト・メモリ・アク
セス）コントローラ６を含み、各機能ブロックによって
システムバスが共有されている。上記ＳＩＯコントロー
ラ２は、シリアル回線７に接続されており、ＳＣＳＩコ
ントローラ３は、ＳＣＳＩバス８を介してディスク装置
９に結合されている。
【０００４】上記の構成において、ディスク装置９から
シリアル回線７にデータを転送する場合、先ず、ＣＰＵ
４からＳＩＯコントローラ２、ＳＣＳＩコントローラ
３、ＤＭＡコントローラ６に動作設定する。ＳＣＳＩコ
ントローラ３は、ディスク装置９に転送要求を出す。転
送要求を受取ったディスク装置９は、ＳＣＳＩバスを介
して、ＳＣＳＩコントローラ３へのデータ転送を開始す
る。次に、データを受取ったＳＣＳＩコントローラ３
は、ＤＭＡコントローラ６に転送要求を出す。転送要求
を受取ったＤＭＡコントローラは、システムバスのバス
件を獲得した後に、ＳＣＳＩコントローラ３からＳＩＯ
コントローラ２へシステムバスを介してデータ転送を行
う。データを受取ったＳＩＯコントローラ２は、シリア
ル回線７を介してデータを送信する。
シリアル回線７にデータを転送する場合、先ず、ＣＰＵ
４からＳＩＯコントローラ２、ＳＣＳＩコントローラ
３、ＤＭＡコントローラ６に動作設定する。ＳＣＳＩコ
ントローラ３は、ディスク装置９に転送要求を出す。転
送要求を受取ったディスク装置９は、ＳＣＳＩバスを介
して、ＳＣＳＩコントローラ３へのデータ転送を開始す
る。次に、データを受取ったＳＣＳＩコントローラ３
は、ＤＭＡコントローラ６に転送要求を出す。転送要求
を受取ったＤＭＡコントローラは、システムバスのバス
件を獲得した後に、ＳＣＳＩコントローラ３からＳＩＯ
コントローラ２へシステムバスを介してデータ転送を行
う。データを受取ったＳＩＯコントローラ２は、シリア
ル回線７を介してデータを送信する。
【０００５】上記のようなシステムボードにおけるデー
タ転送処理について記載された文献の例としては、１９
８９年にＣＱ出版株式会社から発行された、「別冊イン
タフェース最新ＳＣＳＩマニュアル（第７頁）」があ
る。
タ転送処理について記載された文献の例としては、１９
８９年にＣＱ出版株式会社から発行された、「別冊イン
タフェース最新ＳＣＳＩマニュアル（第７頁）」があ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、従来技
術によれば、ＳＩＯコントローラ２と、ＳＣＳＩコント
ローラ３との間でデータ転送を行う場合、システムバス
１５を独占してしまうために、ＣＰＵ４やＤＭＡコント
ローラ６は、上記ＳＩＯコントローラ２と、ＳＣＳＩコ
ントローラ３との間のデータ転送が終了するまで、シス
テムバス１５を使用することができない。このことは、
システムボード全体のデータ処理時間の短縮を阻害する
主たる要因とされる。
術によれば、ＳＩＯコントローラ２と、ＳＣＳＩコント
ローラ３との間でデータ転送を行う場合、システムバス
１５を独占してしまうために、ＣＰＵ４やＤＭＡコント
ローラ６は、上記ＳＩＯコントローラ２と、ＳＣＳＩコ
ントローラ３との間のデータ転送が終了するまで、シス
テムバス１５を使用することができない。このことは、
システムボード全体のデータ処理時間の短縮を阻害する
主たる要因とされる。
【０００７】本発明の目的は、システムバスの負荷軽減
を図ることにある。また、本発明の別の目的は、ボード
システム全体の処理時間の短縮を図ることにある。
を図ることにある。また、本発明の別の目的は、ボード
システム全体の処理時間の短縮を図ることにある。
【０００８】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【００１０】すなわち、複数の機能モジュールを互いに
結合するためのシステムバスとを含んでデータ処理シス
テムが構成されるとき、特定の機能モジュール間でのデ
ータ転送にのみ使用される専用バスを設ける。
結合するためのシステムバスとを含んでデータ処理シス
テムが構成されるとき、特定の機能モジュール間でのデ
ータ転送にのみ使用される専用バスを設ける。
【００１１】
【作用】上記した手段によれば、上記専用バスを介して
データ転送が行われる場合に、上記特定の機能モジュー
ルは、上記システムバスから切り放され、このことが、
当該特定の機能モジュール間でのデータ転送期間におい
て、当該特定の機能モジュール以外のモジュール間での
上記システムバスの使用を可能とし、システム全体の処
理時間の短縮化を達成する。
データ転送が行われる場合に、上記特定の機能モジュー
ルは、上記システムバスから切り放され、このことが、
当該特定の機能モジュール間でのデータ転送期間におい
て、当該特定の機能モジュール以外のモジュール間での
上記システムバスの使用を可能とし、システム全体の処
理時間の短縮化を達成する。
【００１２】
【実施例】図１には、本発明の一実施例であるシステム
ボードが示される。
ボードが示される。
【００１３】図１に示されるシステムボードは、特に制
限されないが、通信用ＬＳＩ２０と、ＣＰＵ４、ＤＭＡ
コントローラ６、メモリ５，１４などの機能モジュール
がシステムバス１５によって結合され、互いにデータの
やり取りが可能とされる。ＣＰＵ４によってバス使用権
が獲得された場合には、このＣＰＵ４によってメモリ
５，１４や、通信用ＬＳＩ２０の動作制御や、当該ＣＰ
Ｕ４の制御下で、所望のデータ転送が可能とされるし、
また、ＤＭＡコントローラ６によってバス使用権が獲得
された場合には、メモリ５，１４等に対するダイレクト
メモリアクセスが可能とされる。
限されないが、通信用ＬＳＩ２０と、ＣＰＵ４、ＤＭＡ
コントローラ６、メモリ５，１４などの機能モジュール
がシステムバス１５によって結合され、互いにデータの
やり取りが可能とされる。ＣＰＵ４によってバス使用権
が獲得された場合には、このＣＰＵ４によってメモリ
５，１４や、通信用ＬＳＩ２０の動作制御や、当該ＣＰ
Ｕ４の制御下で、所望のデータ転送が可能とされるし、
また、ＤＭＡコントローラ６によってバス使用権が獲得
された場合には、メモリ５，１４等に対するダイレクト
メモリアクセスが可能とされる。
【００１４】上記通信用ＬＳＩ２０は、上記システムバ
ス１５に結合可能な端子と、それ以外に、シリアル回線
７、ＳＣＳＩバス８のそれぞれに結合可能な端子を有
し、後述するように、内部に形成された専用のバス１
０，１１を使用することにより、上記システムバス１５
を使用しない状態で、シリアル回線７と、ディスク装置
９との間のデータ転送を可能とする。そのような通信用
ＬＳＩは、特に制限されないが、公知の半導体性製造技
術により、単結晶シリコンなどの一つの半導体基板に形
成される。
ス１５に結合可能な端子と、それ以外に、シリアル回線
７、ＳＣＳＩバス８のそれぞれに結合可能な端子を有
し、後述するように、内部に形成された専用のバス１
０，１１を使用することにより、上記システムバス１５
を使用しない状態で、シリアル回線７と、ディスク装置
９との間のデータ転送を可能とする。そのような通信用
ＬＳＩは、特に制限されないが、公知の半導体性製造技
術により、単結晶シリコンなどの一つの半導体基板に形
成される。
【００１５】特に制限されないが、上記通信用ＬＳＩ２
０は、ＳＩＯコントローラ１２、ＳＣＳＩコントローラ
１３、ＦＩＦＯ（先読み・先出し）バッファ１８を含
み、それらが、内部バス１０，１１や状態信号線によっ
て結合される。ここで、状態信号には、特に制限されな
いが、ＥＭＰＴＹ（エンプティ）信号１７とＦＵＬＬ
（フル）信号１６とが含まれる。ＥＭＰＴＹ信号１７
は、ＦＩＦＯバッファ１８にデータが格納されていない
状態ではハイレベル状態とされるが、１バイト以上のデ
ータが格納された時点でローレベルにアサートされる。
また、ＦＵＬＬ信号１６は、ＦＩＦＯバッファ１８にデ
ータを格納するための空き領域が十分にある場合にはロ
ーレベル状態とされるが、この空き領域が無くなったと
き、若しくは十分な空き領域が無くなったときに 、ハ
イレベルにアサートされる。このような状態信号は、Ｓ
ＩＯコントローラ１２や、ＳＣＳＩコントローラ１３に
伝達されることによって、ＦＩＦＯバッファ１８との間
のデータのやり取りが制御される。
０は、ＳＩＯコントローラ１２、ＳＣＳＩコントローラ
１３、ＦＩＦＯ（先読み・先出し）バッファ１８を含
み、それらが、内部バス１０，１１や状態信号線によっ
て結合される。ここで、状態信号には、特に制限されな
いが、ＥＭＰＴＹ（エンプティ）信号１７とＦＵＬＬ
（フル）信号１６とが含まれる。ＥＭＰＴＹ信号１７
は、ＦＩＦＯバッファ１８にデータが格納されていない
状態ではハイレベル状態とされるが、１バイト以上のデ
ータが格納された時点でローレベルにアサートされる。
また、ＦＵＬＬ信号１６は、ＦＩＦＯバッファ１８にデ
ータを格納するための空き領域が十分にある場合にはロ
ーレベル状態とされるが、この空き領域が無くなったと
き、若しくは十分な空き領域が無くなったときに 、ハ
イレベルにアサートされる。このような状態信号は、Ｓ
ＩＯコントローラ１２や、ＳＣＳＩコントローラ１３に
伝達されることによって、ＦＩＦＯバッファ１８との間
のデータのやり取りが制御される。
【００１６】さらに、上記ＳＩＯコントローラ１２は、
シリアル回線７に接続されており、シリアル回線７を介
してシリアルデータのやり取りを制御する。また、ＳＣ
ＳＩコントローラ１３は、ＳＣＳＩバス８を介してディ
スク装置９に結合されており、ディスク装置９との間の
パラレルデータ転送を制御する。
シリアル回線７に接続されており、シリアル回線７を介
してシリアルデータのやり取りを制御する。また、ＳＣ
ＳＩコントローラ１３は、ＳＣＳＩバス８を介してディ
スク装置９に結合されており、ディスク装置９との間の
パラレルデータ転送を制御する。
【００１７】上記の構成において、ディスク装置９から
シリアル回線７へデータを送出する場合について説明す
る。
シリアル回線７へデータを送出する場合について説明す
る。
【００１８】先ず、ＣＰＵ４によって通信ＬＳＩ２０の
動作設定が行われる。その設定に基づいて、ＳＣＳＩコ
ントローラ１３は、ディスク装置９に対して転送要求を
出す。この転送要求を受取ったディスク装置９は、ＳＣ
ＳＩバス８を介してＳＣＳＩコントローラ１３に対する
データ転送を開始する。ＳＣＳＩコントローラ１３に転
送されたデータは、内部バス１０を介してＦＩＦＯバッ
ファ１８に伝達され、このＦＩＦＯバッファ１８に順次
格納される。ＦＩＦＯバッファ１８へデータが格納され
た時点で、状態信号の一つとされる、ＥＮＰＴＹ信号１
７がローレベルにアサートされる。このＥＮＰＴＹ信号
１７がローレベルにアサートされた時点で、ＳＩＯコン
トローラ１２、内部バス１１を介してＦＩＦＯバッファ
１８からデータを取出し、それをシリアル回線７に送出
する。
動作設定が行われる。その設定に基づいて、ＳＣＳＩコ
ントローラ１３は、ディスク装置９に対して転送要求を
出す。この転送要求を受取ったディスク装置９は、ＳＣ
ＳＩバス８を介してＳＣＳＩコントローラ１３に対する
データ転送を開始する。ＳＣＳＩコントローラ１３に転
送されたデータは、内部バス１０を介してＦＩＦＯバッ
ファ１８に伝達され、このＦＩＦＯバッファ１８に順次
格納される。ＦＩＦＯバッファ１８へデータが格納され
た時点で、状態信号の一つとされる、ＥＮＰＴＹ信号１
７がローレベルにアサートされる。このＥＮＰＴＹ信号
１７がローレベルにアサートされた時点で、ＳＩＯコン
トローラ１２、内部バス１１を介してＦＩＦＯバッファ
１８からデータを取出し、それをシリアル回線７に送出
する。
【００１９】ＳＣＳＩコントローラ１３は、ＦＵＬＬ信
号１６がハイレベルになるか、又は予め設定された転送
バイト数になるまで、内部バス１０を介してＦＩＦＯバ
ッファ１８に連続してデータを転送することができる。
また、ＳＩＯコントローラ２はＥＭＰＴＹ信号１７がハ
イレベルになるまで、内部バス１１を介してＦＩＦＯバ
ッファ１８からデータを取出すことができる。尚、シリ
アル回線７へのデータ転送は、予め設定されたバイト数
に達した時点で終了される。
号１６がハイレベルになるか、又は予め設定された転送
バイト数になるまで、内部バス１０を介してＦＩＦＯバ
ッファ１８に連続してデータを転送することができる。
また、ＳＩＯコントローラ２はＥＭＰＴＹ信号１７がハ
イレベルになるまで、内部バス１１を介してＦＩＦＯバ
ッファ１８からデータを取出すことができる。尚、シリ
アル回線７へのデータ転送は、予め設定されたバイト数
に達した時点で終了される。
【００２０】このように、ディスク装置９からシリアル
回線７へデータを転送する場合に、システムバス１５
は、ＣＰＵ４から通信用ＬＳＩ２０に動作設定をするた
めだけに使用され、この動作設定が完了された以降は、
システムバス１５は、少なくとも、ディスク装置９から
シリアル回線７へデータに関して未使用とされる。それ
により、このシステムバスの負荷軽減を図ることができ
る。また、この未使用状態を積極的に利用して、例え
ば、ＤＭＡコントローラ６を動作させて、メモリ５から
メモリ１４へのデータ転送を行うことができる。換言す
れば、ＳＩＯコントローラ１２、ＦＩＦＯバッファ１
８、ＳＣＳＩコントローラ１３をシステムバス側から動
作可能状態とするための選択信号を、選択状態にしなけ
れば、結果的に、データ通信状態にある通信ＬＳＩ２０
をシステムバス１５から切り放すことができるので、そ
れによって、システムバス１５を共有する他の機能モジ
ュール間のデータ転送が可能とされる。このことは、Ｃ
ＰＵ４がバスマスタとして機能する場合も同様である。
このように、システムバス１５が有効に使用されること
によって、当該システムボード１全体としての処理時間
の短縮化を図ることができる。
回線７へデータを転送する場合に、システムバス１５
は、ＣＰＵ４から通信用ＬＳＩ２０に動作設定をするた
めだけに使用され、この動作設定が完了された以降は、
システムバス１５は、少なくとも、ディスク装置９から
シリアル回線７へデータに関して未使用とされる。それ
により、このシステムバスの負荷軽減を図ることができ
る。また、この未使用状態を積極的に利用して、例え
ば、ＤＭＡコントローラ６を動作させて、メモリ５から
メモリ１４へのデータ転送を行うことができる。換言す
れば、ＳＩＯコントローラ１２、ＦＩＦＯバッファ１
８、ＳＣＳＩコントローラ１３をシステムバス側から動
作可能状態とするための選択信号を、選択状態にしなけ
れば、結果的に、データ通信状態にある通信ＬＳＩ２０
をシステムバス１５から切り放すことができるので、そ
れによって、システムバス１５を共有する他の機能モジ
ュール間のデータ転送が可能とされる。このことは、Ｃ
ＰＵ４がバスマスタとして機能する場合も同様である。
このように、システムバス１５が有効に使用されること
によって、当該システムボード１全体としての処理時間
の短縮化を図ることができる。
【００２１】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００２２】例えば、上記実施例では、ＳＩＯコントロ
ーラ１２、ＦＩＦＯバッファ１８、ＳＣＳＩコントロー
ラ１３が、一つの半導体基板に形成された通信用ＬＳＩ
２０を使用したが、ＳＩＯコントローラ１２、ＦＩＦＯ
バッファ１８、ＳＣＳＩコントローラ１３がそれぞれ一
つの半導体基板に個別的に形成されるものを適用しても
良い。
ーラ１２、ＦＩＦＯバッファ１８、ＳＣＳＩコントロー
ラ１３が、一つの半導体基板に形成された通信用ＬＳＩ
２０を使用したが、ＳＩＯコントローラ１２、ＦＩＦＯ
バッファ１８、ＳＣＳＩコントローラ１３がそれぞれ一
つの半導体基板に個別的に形成されるものを適用しても
良い。
【００２３】上記実施例では、複数の機能ブロックを一
つのボードに搭載して成るもについて説明したが、図１
において、ディスク装置９を除く、全ての機能ブロック
を、一つの半導体基板に形成するようにしてもよい。
つのボードに搭載して成るもについて説明したが、図１
において、ディスク装置９を除く、全ての機能ブロック
を、一つの半導体基板に形成するようにしてもよい。
【００２４】上記実施例では、ＦＩＦＯバッファ１８を
設けることによって、ＳＩＯコントローラ１２とＳＣＳ
Ｉコントローラ１３とのデータ転送タイミングのずれを
吸収するようにしたが、このＦＩＦＯバッファ１８に代
えてデュアルポートＲＡＭ（ランダム・アクセス・メモ
リ）を適用することができる。
設けることによって、ＳＩＯコントローラ１２とＳＣＳ
Ｉコントローラ１３とのデータ転送タイミングのずれを
吸収するようにしたが、このＦＩＦＯバッファ１８に代
えてデュアルポートＲＡＭ（ランダム・アクセス・メモ
リ）を適用することができる。
【００２５】さらに図１において、通信用ＬＳＩ２０
と、システムバス１５との間にバスコントロール回路を
設け、ＳＩＯコントローラ１２とＳＣＳＩコントローラ
１３との間でデータ転送が行われる期間、このバスコン
トロール回路によって、当該通信用ＬＳＩ２０をシステ
ムバス１５から切り放すようにしてもよい。尚、この場
合のバスコントロール回路は、通信用ＬＳＩ２０の外部
に配置しても良いし、当該通信用ＬＳＩ２０の内部に配
置するようにしても良い。
と、システムバス１５との間にバスコントロール回路を
設け、ＳＩＯコントローラ１２とＳＣＳＩコントローラ
１３との間でデータ転送が行われる期間、このバスコン
トロール回路によって、当該通信用ＬＳＩ２０をシステ
ムバス１５から切り放すようにしてもよい。尚、この場
合のバスコントロール回路は、通信用ＬＳＩ２０の外部
に配置しても良いし、当該通信用ＬＳＩ２０の内部に配
置するようにしても良い。
【００２６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である通信用
のシステムボードに適用した場合について説明したが、
例えば通信チャネルを含むシングルチップマイクロコン
ピュータや各種通信制御装置に適用することができる。
なされた発明をその背景となった利用分野である通信用
のシステムボードに適用した場合について説明したが、
例えば通信チャネルを含むシングルチップマイクロコン
ピュータや各種通信制御装置に適用することができる。
【００２７】本発明は、少なくとも複数の機能ブロック
がバスによって結合されることを条件に適用することが
できる。
がバスによって結合されることを条件に適用することが
できる。
【００２８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００２９】すなわち、専用バスを介してデータ転送が
行われる場合に、特定の機能モジュールをシステムバス
から切り放し、システムバスを解放することにより、当
該システムバスの負荷軽減が図れ、また、当該特定の機
能モジュール間でのデータ転送期間において、当該特定
の機能モジュール以外のモジュール間での上記システム
バスの使用が可能とされるので、それによって、システ
ム全体の処理時間の短縮が可能とされる。
行われる場合に、特定の機能モジュールをシステムバス
から切り放し、システムバスを解放することにより、当
該システムバスの負荷軽減が図れ、また、当該特定の機
能モジュール間でのデータ転送期間において、当該特定
の機能モジュール以外のモジュール間での上記システム
バスの使用が可能とされるので、それによって、システ
ム全体の処理時間の短縮が可能とされる。
【図１】本発明の一実施例であるシステムボードの構成
ブロック図である。
ブロック図である。
【図２】従来のシステムボードの構成ブロック図であ
る。
る。
１ システムボード ４ ＣＰＵ ５ メモリ ６ ＤＭＡコントローラ ７ シリアル回線 ８ ＳＣＳＩバス ９ ディスク装置 １０ 内部バス １１ 内部バス １２ ＳＩＯコントローラ １３ ＳＣＳＩコントローラ １４ メモリ １５ システムバス １６ ＦＵＬＬ信号 １７ ＥＭＰＴＹ信号 １８ ＦＩＦＯバッファ ２０ 通信用ＬＳＩ
Claims (4)
- 【請求項１】 外部装置に結合可能な第１の機能モジュ
ールと、この第１の機能モジュールとの間でデータ転送
を行う第２のモジュールと、第１，第２のモジュールを
含む複数の機能モジュールを互いに結合するためのシス
テムバスとを含むデータ処理システムにおいて、上記第
１，第２の機能モジュール間でのデータ転送にのみ使用
される専用バスを設けたことを特徴とするデータ処理シ
ステム。 - 【請求項２】 上記第１，第２の機能モジュールが一つ
の半導体基板に形成された請求項１記載のデータ処理シ
ステム。 - 【請求項３】 上記第１，第２の機能モジュールを含む
複数の機能モジュールが一つの半導体基板に形成された
請求項１記載のデータ処理システム。 - 【請求項４】 上記第１の機能モジュールは、シリアル
データの入出力を制御するための第１のコントローラと
され、上記第２の機能モジュールは、ディスク装置との
間のデータのやり取りを制御する第２のコントローラと
された請求項１，２又は３記載のデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30849292A JPH06161940A (ja) | 1992-11-18 | 1992-11-18 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30849292A JPH06161940A (ja) | 1992-11-18 | 1992-11-18 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06161940A true JPH06161940A (ja) | 1994-06-10 |
Family
ID=17981666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30849292A Withdrawn JPH06161940A (ja) | 1992-11-18 | 1992-11-18 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06161940A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334044B1 (ko) * | 1998-04-20 | 2002-04-26 | 아끼구사 나오유끼 | 통신 기능을 갖는 시스템 ｌｓｉ |
| JP2012160148A (ja) * | 2011-02-03 | 2012-08-23 | Rohm Co Ltd | システムｌｓｉ |
-
1992
- 1992-11-18 JP JP30849292A patent/JPH06161940A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334044B1 (ko) * | 1998-04-20 | 2002-04-26 | 아끼구사 나오유끼 | 통신 기능을 갖는 시스템 ｌｓｉ |
| JP2012160148A (ja) * | 2011-02-03 | 2012-08-23 | Rohm Co Ltd | システムｌｓｉ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101720134B1 (ko) | 버스 브리지 장치 | |
| EP0428330A2 (en) | Computer interface circuit | |
| GB2302744A (en) | PCMCIA card with communications and memory functions | |
| JPH02299337A (ja) | データ通信制御装置 | |
| US6032204A (en) | Microcontroller with a synchronous serial interface and a two-channel DMA unit configured together for providing DMA requests to the first and second DMA channel | |
| US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
| JPH06161940A (ja) | データ処理システム | |
| US7340554B2 (en) | USB host controller with DMA capability | |
| KR100475438B1 (ko) | 데이터 버스 시스템 및 버스간 크로스 액세스 방법 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JP2583586B2 (ja) | バス制御方法 | |
| JPH0553902A (ja) | メモリ制御回路 | |
| US6505276B1 (en) | Processing-function-provided packet-type memory system and method for controlling the same | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JPH11102341A (ja) | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 | |
| EP1627312A2 (en) | Usb host controller with dma capability | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JP2004013794A (ja) | 半導体集積回路装置 | |
| JPH06175970A (ja) | データ通信制御回路 | |
| JPH0452948A (ja) | 入出力制御装置におけるデータ転送方式 | |
| JP2001265711A (ja) | データ転送装置およびバスシステム | |
| JP2000099432A (ja) | シリアル入出力制御回路 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH1141297A (ja) | プログラマブルシーケンサーを使用したｄｍａコントローラ | |
| JPH0236016B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |