JP2012160148A - システムlsi - Google Patents
システムlsi Download PDFInfo
- Publication number
- JP2012160148A JP2012160148A JP2011021409A JP2011021409A JP2012160148A JP 2012160148 A JP2012160148 A JP 2012160148A JP 2011021409 A JP2011021409 A JP 2011021409A JP 2011021409 A JP2011021409 A JP 2011021409A JP 2012160148 A JP2012160148 A JP 2012160148A
- Authority
- JP
- Japan
- Prior art keywords
- data
- work ram
- interface
- cpu
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【解決手段】データ送信時にはワークRAM1から送信データをCPUを介さずに直接読み出してFIFO領域8に書き込み、データ受信時にはFIFO領域8から受信データをCPUを介さずに直接読み出してワークRAM1に直接書き込むメモリアクセス回路2と、データ送信時にはFIFO領域8に書き込まれた送信データを外部に送信し、データ受信時には外部から受信した受信データをFIFO領域8に書き込むインタフェースコントローラ3とを有するインタフェース回路9とを備え、インタフェースコントローラ3が外部と送受信中であっても、メモリアクセス回路2は、ワークRAM1とFIFO領域8との間のデータ転送を並行して実行する。
【選択図】図2
Description
本発明の第1の実施の形態に係るインタフェースFIFOシステムを備えるオーディオ用システムLSIは、図1〜図2に例示するように、ワークRAM1と、インタフェース(I/F)回路9とを備える。インタフェース回路9は、データ送信時にはワークRAM1から送信データを、CPUを介さずに直接読み出してFIFO領域8に直接書き込み、データ受信時にはFIFO領域8から受信データを、CPUを介さずに直接読み出してワークRAM1に直接書き込むメモリアクセス回路2と、データ送信時にはFIFO領域8に書き込まれた送信データを外部デバイス10に送信し、データ受信時には外部デバイス10から受信した受信データをFIFO領域8に書き込むインタフェース(I/F)コントローラ3とを備える。そして、インタフェースコントローラ3が外部デバイス10と送受信中であっても、メモリアクセス回路2は、ワークRAM1とFIFO領域8との間のデータ転送を並行して実行する。
図3は、第1の実施の形態に係るインタフェースFIFOシステムを備えるオーディオ用システムLSIのデータ送信時の動作例を示すフローチャートである。また、図4は、図3に示したインタフェースFIFOシステムを備えるオーディオ用システムLSIの動作例におけるメモリアクセス回路の動作例を示すフローチャートである。
本発明の第2の実施の形態に係るCPUシステムバスを備えたオーディオ用システムLSIは、図5〜図7に例示するように、CPUバスシステムを備えたシステムLSIであって、ワークRAM1と、CPU11と、インタフェース(I/F)回路9と、バス調停器4とを備える。インタフェース回路9は、データ送信時にはワークRAM1から送信データを、CPU11を介さずに直接読み出してFIFO領域8に書き込み、データ受信時にはFIFO領域8から受信データを、CPU11を介さずに直接読み出してワークRAM1に直接書き込むバスマスタ機能を利用したデータ転送を行うメモリアクセス回路2(21〜24)と、データ送信時にはFIFO領域8に書き込まれた送信データを外部デバイス10に送信し、データ受信時には外部デバイス10から受信した受信データをFIFO領域8に書き込むインタフェース(I/F)コントローラ3(USB(Universal Serial Bus)インタフェース(I/F)31、SD(Secure Digital)インタフェース(I/F)32、I2C(Inter-Integrated Circuit)インタフェース(I/F)33、およびSPI(Serial Peripheral Interface:シリアル周辺インタフェース)34)とを有する。バス調停器4は、CPU11とインタフェース回路9とがそれぞれの通信タイミングでワークRAM1にアクセスするようにワークRAM1へのアクセスバスを選択する。そして、インタフェースコントローラ3(31〜34)が外部デバイス10と送受信中であっても、メモリアクセス回路2(21〜24)は、ワークRAM1とFIFO領域8との間のデータ転送を並行して実行する。
図8は第2の実施の形態に係るCPUバスシステムを備えるオーディオ用システムLSIのデータ送信時におけるCPU11の動作例を示すフローチャートであり、図9は第2の実施の形態に係るCPUバスシステムを備えるオーディオ用システムLSIのデータ送信時におけるインタフェース回路9の動作例を示すフローチャートであり、図10は第2の実施の形態に係るCPUバスシステムを備えるオーディオ用システムLSIのデータ送信時におけるメモリアクセス回路2の動作例を示すフローチャートである。
本発明の第3の実施の形態に係るCD−ROMデコードシステム37を備えたオーディオ用システムLSIは、図11(a)および図11(b)に例示するように、ワークRAM1と、CPU11と、メモリアクセス回路25を備えたCD Input I/F(CD入力インタフェース回路)35と、メモリアクセス回路26を備えたCD−ROMエラー訂正回路36と、バス調停器4とを備える。CD−ROMデコードシステム37は、CD−ROM入力データに含まれる符号誤りを訂正するためのデコード処理を行う。メモリアクセス回路25は、ワークRAM1へのデータ転送を、CPU11を介さずに直接行うための回路であり、同様に、メモリアクセス回路26は、メインのワークRAM1へのデータ転送を、CPU11を介さずに直接行うための回路である。
図12は第3の実施の形態に係るCD−ROMデコードシステムを備えるオーディオ用システムLSIの動作例を示すフローチャートである。
図13は、第4の実施の形態に係るSD(Secure Digital)カードインタフェースとフラッシュROMインタフェースとの併用システム54を例示する模式的ブロック構成図である。SDカードインタフェースとフラッシュROMインタフェースとの併用システム54を備えたオーディオ用システムLSIは、CPU11と、ワークRAM1と、メモリアクセス回路48を備えたSPI(Serial Peripheral Interface:シリアル周辺インタフェース)46と、シリアル周辺インタフェース46を通して、外付けのシリアルフラッシュROM50へのデータの読み書きを制御するフラッシュROMアクセスシステム42と、シリアル周辺インタフェース46を通して、外付けのSDカード52へのデータの読み書きを制御するSDカードアクセスシステム44と、外付けのシリアルフラッシュROM50から読み出したプログラムデータを書き込むためのプログラムRAM40とを備える。
図14は、第4の実施の形態に係るSDカードインタフェースとフラッシュROMインタフェースとの併用システム54を備えるオーディオ用システムLSIの動作例を示すフローチャートであって、SDカード52内の音楽ファイルを再生する際の動作例を示すフローチャートである。
上記のように、本発明は第1〜第4の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
2…メモリアクセス回路
3…インタフェース(I/F)コントローラ
4…バス調停器
5…メモリアクセスコントローラ
6…バス接続要求生成器
7…アドレス生成器
8…FIFO領域
9…インタフェース(I/F)回路
10…外部デバイス
11…CPU
21〜26,48…メモリアクセス回路
31…USB(Universal Serial Bus)インタフェース(I/F)
32…SD(Secure Digital)インタフェース(I/F)
33…I2C(Inter-Integrated Circuit)インタフェース(I/F)
34,46…SPI(Serial Peripheral Interface:シリアル周辺インタフェース)
35…CD Input I/F(CD入力インタフェース回路)
36…CD−ROMエラー訂正回路
37…CD−ROMデコードシステム
40…プログラムRAM
42…フラッシュROMアクセスシステム
44…SDカードアクセスシステム
50…シリアルフラッシュROM
52…SDカード
54…SDカードインタフェースとフラッシュROMインタフェースとの併用システム
101…ワークRAM
102…CPU
103…FIFO領域
103a,103b,103c…FIFO
104…インタフェース(I/F)
104a…USBインタフェース(I/F)
104b…SDインタフェース(I/F)
104c…I2Cインタフェース(I/F)
105…専用ワークRAM
106…CD Input I/F(CD入力インタフェース)
107…CD−ROMエラー訂正回路
108…プログラムROM
109…SDカードアクセスシステム
110…SPI(シリアル周辺インタフェース)
111…SDカードインタフェース(I/F)システム
Claims (14)
- インタフェースFIFOシステムを備えたシステムLSIであって、
ワークRAMと、
データ送信時には前記ワークRAMから送信データを、CPUを介さずに直接読み出してFIFO領域に書き込み、データ受信時には前記FIFO領域から受信データを、前記CPUを介さずに直接読み出して前記ワークRAMに直接書き込むメモリアクセス回路と、前記データ送信時には前記FIFO領域に書き込まれた前記送信データを外部に送信し、前記データ受信時には外部から受信した前記受信データを前記FIFO領域に書き込むインタフェースコントローラとを有するインタフェース回路と
を備え、
前記インタフェースコントローラが前記外部と送受信中であっても、前記メモリアクセス回路は、前記ワークRAMと前記FIFO領域との間のデータ転送を並行して実行することを特徴とするシステムLSI。 - 前記メモリアクセス回路は、前記FIFO領域が空になったか否かを監視しており、前記FIFO領域が空になった場合には前記ワークRAMから次のデータを読み出して前記FIFO領域に書き込み、前記インタフェースコントローラは、前記FIFO領域に書き込まれた前記データを前記外部に送信することを特徴とする請求項1に記載のシステムLSI。
- 前記FIFO領域のサイズは、Nバイト(Nは4の倍数)×M面(Mは2以上の整数)であり、Nバイト分のデータの前記外部への送信が終了すると、前記メモリアクセス回路は、前記ワークRAMから次のデータを読み出して前記FIFO領域の空になった1面の領域に前記データを書き込むことを特徴とする請求項2に記載のシステムLSI。
- 前記メモリアクセス回路は、所定の外部通信サイズの送受信が終了するまで、前記ワークRAMと前記FIFO領域との間のデータ転送を実行することを特徴とする請求項1に記載のシステムLSI。
- CPUバスシステムを備えたシステムLSIであって、
ワークRAMと、
CPUと、
データ送信時には前記ワークRAMから送信データを、前記CPUを介さずに直接読み出してFIFO領域に書き込み、データ受信時には前記FIFO領域から受信データを、前記CPUを介さずに直接読み出して前記ワークRAMに直接書き込むバスマスタ機能を利用したデータ転送を行うメモリアクセス回路と、前記データ送信時には前記FIFO領域に書き込まれた前記送信データを外部に送信し、前記データ受信時には外部から受信した前記受信データを前記FIFO領域に書き込むインタフェースコントローラとを有するインタフェース回路と、
前記CPUと前記インタフェース回路とがそれぞれの通信タイミングで前記ワークRAMにアクセスするように、前記ワークRAMへのアクセスバスを選択するバス調停器と
を備え、
前記インタフェースコントローラが前記外部と送受信中であっても、前記メモリアクセス回路は、前記ワークRAMと前記FIFO領域との間のデータ転送を並行して実行することを特徴とするシステムLSI。 - 前記バス調停器は、前記CPUまたは前記インタフェース回路のいずれかを前記ワークRAMのバスに接続するためのバス選択機能を有し、前記バス選択機能は、前記CPUおよび前記インタフェース回路の各バスの優先順位に従ってバスを選択することを特徴とする請求項5に記載のシステムLSI。
- 前記インタフェース回路は、前記設定された外部通信のデータサイズ分の送信処理が終了したか否かを監視しており、前記設定された外部通信のデータサイズ分の送信処理が終了した場合、前記インタフェース回路は、前記CPUに通信終了の通知を発行し、
前記CPUは、前記インタフェース回路からの通信終了の前記通知を確認すると、1度分の外部通信処理を終了すること
を特徴とする請求項5に記載のシステムLSI。 - 前記FIFO領域のサイズは、Nバイト(Nは4の倍数)×M面(Mは2以上の整数)であり、Nバイト分のデータの前記外部への送信が終了すると、前記メモリアクセス回路は、前記ワークRAMから次のデータを読み出して前記FIFO領域の空になった1面の領域に前記データを書き込むことを特徴とする請求項5に記載のシステムLSI。
- CD−ROMデコードシステムを備えたシステムLSIであって、
ワークRAMと、
CPUと、
前記ワークRAMへのデータ転送を、前記CPUを介さずに直接行うための第1のメモリアクセス回路を備えたCD入力インタフェース回路と、
同様に、前記ワークRAMへのデータ転送を、前記CPUを介さずに直接行うための第2のメモリアクセス回路を備えたCD−ROMエラー訂正回路と
を備えることを特徴とするシステムLSI。 - 前記第1のメモリアクセス回路および前記第2のメモリアクセス回路は、それぞれFIFO領域を備え、外部からのデータ入力中でも前記FIFO領域からの前記ワークRAMへのデータ転送を行うことを特徴とする請求項9に記載のシステムLSI。
- 前記CD−ROMエラー訂正回路は、ハードウェアにより構成され、データの読み書きを前記第2のメモリアクセス回路により行うことを特徴とする請求項9に記載のシステムLSI。
- SDカードインタフェースとフラッシュROMインタフェースとの併用システムを備えたシステムLSIであって、
ワークRAMと、
メモリアクセス回路を備えたシリアル周辺インタフェースと、
前記シリアル周辺インタフェースを通して、外付けのシリアルフラッシュROMへのデータの読み書きを制御するフラッシュROMアクセスシステムと、
前記シリアル周辺インタフェースを通して、外付けのSDカードへのデータの読み書きを制御するSDカードアクセスシステムと、
前記外付けのシリアルフラッシュROMから読み出したプログラムデータを書き込むためのプログラムRAMと
を備えることを特徴とするシステムLSI。 - 前記メモリアクセス回路は、前記シリアル周辺インタフェースにて受信したデータをCPUを介さずに直接前記ワークRAMに書き込み、前記シリアル周辺インタフェースから外部に送信するデータを前記CPUを介さずに直接前記ワークRAMから読み出すことを特徴とする請求項12に記載のシステムLSI。
- 前記シリアルフラッシュROM内のデータを書き換える際には、前記SDカード内のプログラムデータを前記SDカードアクセスシステムにより読み出して前記ワークRAMに書き込み、前記ワークRAMに書き込まれた前記プログラムデータを前記フラッシュROMアクセスシステムにより読み出し、読み出した前記プログラムデータを前記シリアルフラッシュROMに書き込むことを特徴とする請求項12に記載のシステムLSI。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011021409A JP5973134B2 (ja) | 2011-02-03 | 2011-02-03 | システムlsi |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011021409A JP5973134B2 (ja) | 2011-02-03 | 2011-02-03 | システムlsi |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012160148A true JP2012160148A (ja) | 2012-08-23 |
JP5973134B2 JP5973134B2 (ja) | 2016-08-23 |
Family
ID=46840605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011021409A Active JP5973134B2 (ja) | 2011-02-03 | 2011-02-03 | システムlsi |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5973134B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200117722A1 (en) * | 2018-10-12 | 2020-04-16 | Goke Us Research Laboratory | Efficient file storage and retrieval system, method and apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161940A (ja) * | 1992-11-18 | 1994-06-10 | Hitachi Ltd | データ処理システム |
JPH06274425A (ja) * | 1993-03-17 | 1994-09-30 | Hitachi Ltd | ネットワークアダプタ装置 |
JP2001188686A (ja) * | 1999-10-22 | 2001-07-10 | Sony Corp | データ書換装置、制御方法および記録媒体 |
JP2002009849A (ja) * | 2000-06-21 | 2002-01-11 | Nec Microsystems Ltd | Usb転送制御方法およびusbコントローラ |
JP2003099396A (ja) * | 2001-09-21 | 2003-04-04 | Ricoh Co Ltd | ネットワークインターフェイス回路 |
JP2004118252A (ja) * | 2002-09-24 | 2004-04-15 | Renesas Technology Corp | 半導体データ処理装置 |
-
2011
- 2011-02-03 JP JP2011021409A patent/JP5973134B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161940A (ja) * | 1992-11-18 | 1994-06-10 | Hitachi Ltd | データ処理システム |
JPH06274425A (ja) * | 1993-03-17 | 1994-09-30 | Hitachi Ltd | ネットワークアダプタ装置 |
JP2001188686A (ja) * | 1999-10-22 | 2001-07-10 | Sony Corp | データ書換装置、制御方法および記録媒体 |
JP2002009849A (ja) * | 2000-06-21 | 2002-01-11 | Nec Microsystems Ltd | Usb転送制御方法およびusbコントローラ |
JP2003099396A (ja) * | 2001-09-21 | 2003-04-04 | Ricoh Co Ltd | ネットワークインターフェイス回路 |
JP2004118252A (ja) * | 2002-09-24 | 2004-04-15 | Renesas Technology Corp | 半導体データ処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200117722A1 (en) * | 2018-10-12 | 2020-04-16 | Goke Us Research Laboratory | Efficient file storage and retrieval system, method and apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5973134B2 (ja) | 2016-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101895133B1 (ko) | 다수의 PCIe 링크 폭들을 지원하기 위한 듀얼 PHY들의 사용 | |
JP5551512B2 (ja) | 通信制御装置、データ通信方法及びプログラム | |
TWI322415B (en) | Optical storage system for coupling to peripheral devicemehtod for transferring data between optical storage system and peripheral device,and optical storage system for coupling to flash memory | |
JP2009015832A (ja) | アクセス間調停回路、半導体装置およびアクセス間調停方法 | |
JP4966404B2 (ja) | メモリ制御装置、記憶装置、及びメモリ制御方法 | |
JP2010027032A (ja) | Fifo装置及びfifoバッファへのデータ格納方法 | |
JP2012108890A (ja) | 同時読み出し及び書き込みメモリ動作を実行する方法及び装置 | |
JP2009163557A (ja) | 情報処理装置 | |
TW466439B (en) | Minimal frame buffer manager for use in data storage devices | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
JP4922442B2 (ja) | バッファ管理装置、同装置を備えた記憶装置、及びバッファ管理方法 | |
JP2008117157A (ja) | 半導体メモリカード、ホスト装置、及びデータ転送方法 | |
TW201112130A (en) | Controllers and methods for controlling data transfer, and electronic systems | |
JP5973134B2 (ja) | システムlsi | |
JP6225731B2 (ja) | ストレージ制御装置、ストレージシステムおよびストレージ制御方法 | |
US9753803B2 (en) | Storage system and information processing apparatus | |
AU5248300A (en) | Data transfer apparatus, data transfer system, and data transfer method with double buffering | |
JP6259755B2 (ja) | メモリ・システムにおけるチャネル深さ調整 | |
JP2008529134A (ja) | 携帯電話および他の携帯型機器用の低電力半導体ストレージコントローラ | |
JP2007179086A (ja) | メモリアクセス装置 | |
JP2010122898A (ja) | 追記型メモリデバイス | |
JP2006338533A (ja) | Ecc回路を有するマルチレイヤバスシステム | |
JPWO2018003244A1 (ja) | メモリコントローラ、メモリシステムおよび情報処理システム | |
JP2004164202A (ja) | データ送受システム、リングバッファ制御方法、制御プログラム | |
JP2003006144A (ja) | 半導体集積回路及びコンピュータ読取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150703 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150710 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20151002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5973134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |