JPH06161922A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】 スキャンデータ伝送手法を用いたデータ伝送
装置において、各情報処理端末のデータメモリの記憶容
量を極力低減させる。 【構成】 各情報処理端末１２に、使用データを含むデ
ータ群の数より１つ多い数のデータ群領域が形成された
実データメモリ１７と、全データ群の各ブロック番号の
うち自己が使用するデータ群のブロック番号毎に実デー
タメモリの各データ群領域のアドレスを記憶する複数の
使用アドレス領域１６ａと、受信データを格納するデー
タ群領域のアドレスを記憶する空アドレス領域１６ｃと
を形成する。そして、データ受信時に、該当ブロック番
号の使用アドレス領域が存在したとき空アドレス領域の
指定するアドレスのデータ群領域に受信データを格納
し、空アドレス領域のアドレスと該当ブロック番号の使
用アドレス領域のアドレスとを交換する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送路に対して複数の
情報処理端末が接続され、各情報処理端末のデータメモ
リに対して伝送路を介して共通データを送信するスキャ
ンデータ伝送手法を採用したデータ伝送装置に係わり、
特に、各情報処理端末に設けられるデータメモリの記憶
容量を必要最小限に低減させたデータ伝送装置に関す
る。

【０００２】

【従来の技術】従来のスキャンデータ伝送手法を用いた
デ−タ伝送装置においては、図４に示すように、デ−タ
バス等の伝送路１に、複数の情報処理端末２が接続され
ている。そして、各情報処理端末２はデータ伝送処理部
３と機器本体４とで構成されている。各データ処理部３
内には、各情報処理端末２相互間でデ−タ交換を行うた
めに用いる共有メモリ５が設けられている。

【０００３】共有メモリ５内には０番からＮ−１番まで
のブロック番号が付されたＮ個のデータ領域６が形成さ
れている。そして、各情報処理端末２の共有メモリ５は
全て同一データを有する。各情報処理端末２の機器本体
４はそれぞれ独自の情報処理を行うのでＮ個のデータ領
域６のうちの自己に必要なデータが記憶されたデータ領
域６のみをアクセスする。

【０００４】共有メモリ５のデータを更新する場合は、
更新データを伝送路１へ出力する。各情報処理端末２の
データ伝送処理部３は伝送路１上の更新データを取込ん
で、自己の共有メモリ５へ書込む。

【０００５】また、各情報処理端末２相互間でデータ交
換を行う場合も、各情報処理端末２のデータ伝送処理部
３は、自己の端末本体４が共有メモリ５をアククセスし
てデータ変更されたデータを伝送路１へ送出する事によ
って、他の全ての情報処理端末２の共有メモリ５のデー
タを自己の共有メモリ５のデータに一致させることがで
きる。

【０００６】このような共有メモリ５を各情報処理端末
２に設ける事によって、データの更新処理が簡素化でき
るとともに、各機器本体４は、データアクセスの必要が
生じた場合、伝送路１を介さずに、自己の共有メモリ５
のみをアクセスすればよいので、データアクセス処理能
率を向上できる。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
ように構成されたデータ伝送装置においてもまだ解消す
べき次のような課題があった。

【０００８】すなわち、各共有メモリ５には、自己の機
器本体４が必要とするデータ以外にも、自己を含む全て
の情報処理端末２の機器本体４が必要とするデータを記
憶しておく必要がある。データ伝送装置における情報処
理端末２の設置数を増加した場合には、増加した情報処
理端末２の機器本体４が必要とするデータを新たに共有
メモリ５に追加設定する必要がある。したがって、各共
有メモリ５の必要とする記憶容量が大幅に増大する問題
がある。その結果、装置が複雑化するのみならず、装置
全体の製造費も増大する。

【０００９】本発明はこのような事情に鑑みてなされた
ものであり、複数の使用アドレス領域と１個の空アドレ
ス領域からなるアドレスマッパーを用いることによっ
て、データメモリの記憶容量を実際に必要なデータのみ
を記憶する容量近くまで低減でき、メモリの削減、ハ−
ドウェア部分の削減による基板の小型化、高信頼化を図
り、超ＬＳＩ（very large scale integration: ＶＳＬ
Ｉ）移行時のチップ面積の縮小化および消費電力の低減
化に寄与するデ−タ伝送装置を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に本発明は、それぞれデータメモリを有する複数の情報
処理端末を伝送路に接続すると共に、伝送路を介して各
情報処理端末のデータメモリに対して共通データを送信
し、かつ各情報処理端末は自己のデータメモリに対して
自己に必要なデータをアクセスするデ−タ伝送装置にお
いて、

【００１１】各情報処理端末に対して、自己が使用する
データを含むデータ群の数より１つ多い数のデータ群領
域が形成された実データメモリと、共通データに含まれ
る全データ群の各ブロック番号のうち自己が使用するデ
ータ群のブロック番号毎に実データメモリの互いに異な
るデータ群領域のアドレスを記憶する複数の使用アドレ
ス領域と、受信データを格納するデータ群領域のアドレ
スを記憶する空アドレス領域と、ブロック番号を指定し
たデータ受信に応動して、該当ブロック番号の使用アド
レス領域が存在したとき空アドレス領域の指定するアド
レスのデータ群領域に受信データを格納するデータ格納
手段と、受信データ格納後に空アドレス領域のアドレス
と該当ブロック番号の使用アドレス領域のアドレスとを
交換するアドレス交換手段と、内部のデータアクセス要
求に応動して、該当データが所属するブロック番号の使
用アドレス領域のアドレスが指定するデータ群領域のデ
ータをアクセスするデータアクセス手段を付加したもの
である。

【００１２】

【作用】このように構成されたデータ伝送装置におい
て、各情報処理端末は、デ−タの送・受信に際し、少な
くとも複数の使用アドレス領域と１個の空アドレス領域
とが形成されたアドレスマッパ−を介して共有メモリ空
間をブロック単位でアクセスする。

【００１３】すなわち、データ受信時には、実データメ
モリのうち空アドレス領域の指定するアドレスのデータ
群領域に受信データが格納される。このとき空アドレス
領域の指定するアドレスのデータ群領域は使用されてし
まうが、前述したアドレス交換が実施されるので、前回
受信した同一ブロック番号の使用アドレス領域の指定す
るアドレスのデータ群領域が次の受信データに備えた新
たなデータ格納領域となる。すなわち、更新されて不要
となったデータが記憶されているデータ群領域が次のデ
ータ格納領域として該当データ群領域のアドレスが空ア
ドレス領域に設定される。

【００１４】受信デ−タを参照するときは、前記アドレ
スマッパ−の使用アドレス領域に参照デ−タが所属する
データ群が記憶されているデータ群領域のアドレスが記
憶されているので、このアドレスを参照して、実データ
メモリにおける参照すべきデータの格納位置を知ること
かできる。

【００１５】このように少ない実メモリ配置を利用して
デ−タの交換を行うことができる。これによってメモリ
の削減、ＬＳＩ、ＶＬＳＩ化が容易となり、チップサイ
ズの縮小化および消費電力の低減化に貢献することがで
きる。

【００１６】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。

【００１７】図１は実施例のデ−タ伝送装置を示す構成
図である。図４と同様に、デ−タバス等の伝送路１１
に、複数の情報処理端末１２が接続されている。そし
て、各情報処理端末１２はデータ伝送処理部１３と機器
本体１４とで構成されている。例えばＬＳＩ，ＶＬＳＩ
等で構成された各データ伝送処理部３は、所定周期毎に
他の情報処理端末１２との間でデ−タ交換するたの送受
信回路１５、アドレスマッパー１６，実データメモリ１
７等を内蔵する。アドレスマッパー１６及び実データメ
モリ１７は図２に示すように構成されている。

【００１８】実データメモリ１７内には、この情報処理
端末１２の機器本体１４が使用するデータが所属するＭ
個のデータ群を記憶するＭ個のデータ群領域と、次に受
信したデータ群を記憶するために確保されている１個の
データ群領域との合計（Ｍ＋１）個のデータ群領域１７
ａが形成されている。

【００１９】アドレスマッパー１６内には、自己の機器
本体１４が使用するＭ個のデータ群に他の情報処理端末
１２の各機器本体１４が使用するデータ群を加算した合
計Ｎ個のアドレス領域が形成されている（Ｎ》Ｍ）。こ
のＮ個のアドレス領域には０番からＮ−１番までの各ブ
ロック番号が付してある。

【００２０】そして、自己の機器本体１４が使用するデ
ータ群のブロック番号の合計Ｍ個の各アドレス領域には
実データメモリ１７のＭ＋１個のデータ群領域１７ａの
うちの任意のＭ個の各アドレスＡｒが互いに重複しない
ように記憶されている。したがって、実データメモリ１
７の各データ群領域１７ａのアドレスＡｒが設定された
アドレス領域を使用アドレス領域１６ａと定義する。

【００２１】一方、合計Ｎ個のアドレス領域のうち自己
の機器本体１４が使用していないＮ−Ｍ個のアドレス領
域には不使用を示す例えば［ＦＦＦＦ］等の特殊なアド
レスが設定されている。そして、この不使用の特殊アド
レスが設定されたアドレス領域を不使用アドレス領域１
６ｂと定義する。

【００２２】さらに、アドレスマッパー１６内には、自
己の機器本体１４が使用するデータを受信した場合に、
この受信データを格納すべき実データメモリ１７内のデ
ータ群領域１７ａのアドレスＡｓを記憶する空アドレス
領域１６ｃが形成されている。

【００２３】すなわち、各情報処理端末１２のアドレス
マッパー１６には、全ての情報処理端末１２の各機器本
体１４で使用する全てのデータ群のブロック番号が設定
れている。したがって、どの情報処理端末１２からみて
もアドレスマッパー１６には同一の内容が保存されてい
ると見なせるので、スキャンデータ伝送手法を採用でき
る。このように構成された実データメモリ１７及びアド
レスマッパー１６を有するデータ伝送処理部１３の動作
を図３の流れ図を用いて説明する。

【００２４】流れ図が開始され、Ｐ（プログラムステッ
プ）１において、伝送路１１から送受信回路１５がブロ
ック番号ｎを指定したデータを受信すると、この受信デ
ータからブロック番号ｎを抽出して、アドレスマッパー
１６のｎ番目のアドレス領域のアドレスＡｎを読出す。
読出したアドレスＡｎが特殊アドレス［ＦＦＦＦ］であ
れば（Ｐ２）、このブロック番号ｎのデータは自己の実
データメモリ１７の各データ群領域１７ａに格納する必
要がないので、その受信データを破棄してこのデータ受
信処理を終了する。

【００２５】Ｐ２にて、読出したアドレスＡｎが通常の
アドレスＡｒであれは、受信データを実データメモリ１
７内の空アドレス領域１６ｃの指定するアドレスＡｓの
データ群領域１７ａへ格納する。

【００２６】受信データの格納処理が終了すると、空ア
ドレス領域１６ｃのアドレスＡｓとｎ番目の使用アドレ
ス領域１６ａのアドレスＡｎとを交換する。すなわち、
今回受信したブロック番号ｎのデータを格納したデータ
群領域１７ａのアドレスが新たなｎ番目の使用アドレス
領域１６ａに設定される。また、既に不要となった更新
前のブロック番号ｎのデータ群が記憶されているデータ
群領域１７ａのアドレスが新たに空アドレス領域１６ｃ
に設定される。以上で一つの受信データに基づく実デー
タメモリ１７に対する更新処理を終了する。

【００２７】次に、Ｐ３において、自己の機器本体１４
からブロック番号ｍを指定したアクセス要求が入力する
と、このアクセス要求からブロック番号ｍを抽出する。
アドレスマッパー１６のｍ番目の使用アドレス領域１６
ａに記憶されているアドレスアドレスＡｍを読出す。読
出したアドレスＡｍで実データメモリ１７のデータ群領
域１７ａを検索して、該当データ群領域１７ａのデータ
に対するアクセスを実行する。そしてアクセス結果を機
器本体１４へ転送する。

【００２８】なお、デ−タを他の情報処理端末１２へ送
信するときの実データメモリ１７のアクセスは、アドレ
スマッパ−１６使用、不使用のどちらでも行うことがで
きるが、送信動作と受信動作を同じように扱う方がよい
ので、通常は上述したようにアドレスマッパ−１６を使
用する。これは、機器本体１４が送信デ−タを実データ
メモリ１７に書込む場合と伝送路１１に送信するために
送信デ−タを実データメモリ１７から読出す場合との両
方で同様である。

【００２９】このように構成されたデータ伝送装置であ
れば、各情報処理端末１２が共有メモリ空間のうち実際
にデ−タ交換に使用するデ−タを含むデータ群の数Ｍに
１を加算した（Ｍ＋１）個のデータ群領域１７ａを有す
る実データメモリ１７と、前記アドレスマッパ−１６を
採用することににより、少ない実メモリ配置を利用して
各情報処理端末１２相互間でスキャンデータ伝送手法を
用いてデ−タ交換を実施できる。

【００３０】よってハ−ドウェア部品点数の削減による
基板の小型化、高信頼化を図り得さらにＬＳＩ化、ＶＬ
ＳＩ化に対するチップ面積の縮小化および消費電力の低
減を図ることができる。また、簡単に情報処理端末１２
を増設することが可能となる。

【００３１】なお、上記実施例では、アドレスマッパ−
１６は、アドレスマッパ−メモリを用いて構成するよう
に説明したが、レジスタを用いて実現することもでき
る。すなわち、空アドレス領域１６ｃを実現するハ−ド
ウェアを複数個使用し、アドレスマッパ−メモリの機能
を実現する。これは、管理するブロック数が少ない場合
や、特に高速の実データメモリに対するアクセスを実現
する場合に有効である。その他、本発明はその主旨を逸
脱しない範囲で種々変形して実施できる。

【００３２】

【発明の効果】以上説明したように本発明のデータ伝送
装置によれば、複数の使用アドレス領域と１個の空アド
レス領域からなるアドレスマッパーを用いることによっ
て、記憶容量を実際に必要なデータが含まれるデータ群
数に１を加算した数のデータ群を記憶する記憶容量まで
低減かできる。

【００３３】したがって、少ない実データメモリ配置を
利用してデ−タの交換を行うことができ、メモリの削
減、ハ−ドウェア部品の削減による基板の小形化と高信
頼化が図れ、超ＬＳＩ移行時におけるチップ面積の縮小
化および消費電力の低減化を実現できる。また、簡単に
情報処理端末を増設することが可能となる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係わるデ−タ伝送装置の
概略構成図。

【図２】 同実施例装置のアドレスマッパー及び実デー
タメモリの構成を示す図。

【図３】 同実施例装置の動作を示す流れ図。

【図４】 従来のデータ伝送装置を示す概略構成図。

【符号の説明】

１１…伝送路、１２…情報処理端末、１３…データ伝送
処理部、１４…機器本体、１５…送受信回路、１６…ア
ドレスマッパ−、１６ａ…使用アドレス領域、１６ｂ…
不使用アドレス領域、１６ｃ…空アドレス領域、１７…
実データメモリ、１７ａ…データ群領域。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 それぞれデータメモリを有する複数の情
   報処理端末を伝送路に接続すると共に、前記伝送路を介
   して前記各情報処理端末のデータメモリに対して共通デ
   ータを送信し、かつ各情報処理端末は自己のデータメモ
   リに対して自己に必要なデータをアクセスするデ−タ伝
   送装置において、 前記各情報処理端末は、自己が使用するデータを含むデ
   ータ群の数より１つ多い数のデータ群領域が形成された
   実データメモリと、前記共通データに含まれる全データ
   群の各ブロック番号のうち自己が使用するデータ群のブ
   ロック番号毎に前記実データメモリの互いに異なるデー
   タ群領域のアドレスを記憶する複数の使用アドレス領域
   と、受信データを格納するデータ群領域のアドレスを記
   憶する空アドレス領域と、ブロック番号を指定したデー
   タ受信に応動して、該当ブロック番号の使用アドレス領
   域が存在したとき前記空アドレス領域の指定するアドレ
   スのデータ群領域に受信データを格納するデータ格納手
   段と、受信データ格納後に前記空アドレス領域のアドレ
   スと前記該当ブロック番号の使用アドレス領域のアドレ
   スとを交換するアドレス交換手段と、内部のデータアク
   セス要求に応動して、該当データが所属するブロック番
   号の使用アドレス領域のアドレスが指定するデータ群領
   域のデータをアクセスするデータアクセス手段と備えた
   データ伝送装置。