JPH06151510A - Tab tape - Google Patents
Tab tapeInfo
- Publication number
- JPH06151510A JPH06151510A JP29995192A JP29995192A JPH06151510A JP H06151510 A JPH06151510 A JP H06151510A JP 29995192 A JP29995192 A JP 29995192A JP 29995192 A JP29995192 A JP 29995192A JP H06151510 A JPH06151510 A JP H06151510A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- test
- tab
- tab tape
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は,TAB( Tape Automa
ted Bonding ) 方式の半導体デバイス実装に用いられる
TABテープに関する。The present invention relates to a TAB (Tape Automa
The present invention relates to a TAB tape used for mounting a ted bonding) type semiconductor device.
【0002】近年,LCD( Liquid Crystal Display
)ドライバなどのドライバ内蔵型半導体デバイスの急
激な需要増加に伴い,これらの半導体デバイスを実装し
たTABテープをリール状態で出荷する要求が増加して
いる。In recent years, LCD (Liquid Crystal Display)
) With the rapid increase in demand for semiconductor devices with built-in drivers such as drivers, there is an increasing demand for shipping TAB tapes mounted with these semiconductor devices in a reel state.
【0003】また,高品質性,高信頼性などの様々な問
題により,TABテープにおけるバーイン試験(加速試
験)技術の向上が要求されている。Further, due to various problems such as high quality and high reliability, improvement in burn-in test (acceleration test) technique for TAB tape is required.
【0004】[0004]
【従来の技術】図3は,従来のTABテープ試験のシー
ケンスを示す図である。以下,図3を用いて,従来のT
ABテープ試験のシーケンスを説明する。2. Description of the Related Art FIG. 3 is a diagram showing a sequence of a conventional TAB tape test. Hereinafter, referring to FIG. 3, the conventional T
The sequence of the AB tape test will be described.
【0005】 半導体チップが実装され,リールに巻
かれたTABテープを1チップずつ分離する。 1チップ化された試料をバーイン試験用のキャリア
に詰める。A semiconductor chip is mounted and the TAB tape wound on a reel is separated one by one. A sample for one chip is packed in a carrier for burn-in test.
【0006】 試料が詰められた試験用キャリアをバ
ーイン試験機のソケットに挿入してバーイン試験を行
う。 バーイン試験用のキャリアから1チップ化された試
料を抜き取り,再度,リール状態に接続する。A test carrier filled with a sample is inserted into a socket of a burn-in tester to perform a burn-in test. Remove the one-chip sample from the burn-in test carrier and connect it again to the reel state.
【0007】 リール状のTABテープを出荷する。 次に,図4を用いて,従来のバーイン試験の態様をより
詳細に説明する。図4において,11はリール状態のT
ABテープ,12はスプロケット,13はICチップ,
14はTABテープを1チップ化した試料,15はバー
イン試験用のキャリアである。A reel-shaped TAB tape is shipped. Next, the mode of the conventional burn-in test will be described in more detail with reference to FIG. In FIG. 4, 11 is a reel state T
AB tape, 12 is a sprocket, 13 is an IC chip,
14 is a sample in which the TAB tape is made into one chip, and 15 is a carrier for burn-in test.
【0008】図4左には,ICチップ14が実装された
リール状態のTABテープ11が示されている。バーイ
ン試験を行う際には,TABテープ11を1チップずつ
分離して,試料14a,14b,・・・などに1チップ
化する。On the left side of FIG. 4, the TAB tape 11 in a reel state on which the IC chip 14 is mounted is shown. At the time of performing the burn-in test, the TAB tape 11 is separated one chip at a time to form one chip for the samples 14a, 14b ,.
【0009】1チップ化された試料14は,図4右に示
すように,キャリア15に詰められる。バーイン試験
は,試料14が詰められたキャリア15をバーイン試験
機のソケットに挿入して行う。The sample 14 made into one chip is packed in a carrier 15, as shown in the right side of FIG. The burn-in test is performed by inserting the carrier 15 filled with the sample 14 into the socket of the burn-in tester.
【0010】バーイン試験が終了した試料14は,キャ
リア15から抜き取られ,図4左に示すように,再度,
リール状態に接続される。The sample 14 for which the burn-in test has been completed is taken out from the carrier 15, and again, as shown in the left side of FIG.
It is connected to the reel state.
【0011】[0011]
【発明が解決しようとする課題】従来のTABテープの
バーイン試験においては,リール状態での試験は,電源
の供給や信号の供給が不可能であるため,1チップずつ
分離してキャリアに詰めて行っていた。In the conventional TAB tape burn-in test, since the power supply and the signal supply are not possible in the reel test, the chips are separated one by one and packed in the carrier. I was going.
【0012】そのため,バーイン試験後に,1チップず
つ分離していたTABテープをキャリアから抜き取り,
再度リール状に接続しなければならないので,工数の増
大やコストの上昇が生じる,という問題があった。Therefore, after the burn-in test, the TAB tape separated one by one is taken out from the carrier,
Since it has to be connected again in the form of a reel, there is a problem that man-hours increase and cost rises.
【0013】本発明は,上記の問題点を解決して,リー
ル状態でバーイン試験をすることができるようにして,
工数の削減やコストの低減を実現することのできるTA
Bテープを提供することを目的とする。The present invention solves the above problems and enables a burn-in test in a reel state,
TA that can reduce man-hours and costs
The purpose is to provide a B tape.
【0014】[0014]
【課題を解決するための手段】上記の目的を達成するた
めに,本発明は,次のように構成する。 (1)TAB方式の半導体デバイス実装に用いられるT
ABテープであって,テープの長手方向全域に連続した
電源ラインおよび接地ラインが形成されているように構
成する。In order to achieve the above object, the present invention is configured as follows. (1) T used for mounting a TAB type semiconductor device
The AB tape is configured such that a continuous power line and ground line are formed over the entire length of the tape.
【0015】(2)前記(1)において,電源ライン
は,テープの一方の縁のスプロケットとリードパターン
との間に,テープの縁と平行にテープの長手方向全域に
連続してプリント配線されており,接地ラインは,テー
プの他方の縁のスプロケットとリードパターンとの間
に,テープの縁と平行にテープの長手方向全域に連続し
てプリント配線されているように構成する。(2) In the above (1), the power supply line is continuously printed between the sprocket and the lead pattern on one edge of the tape, in parallel with the edge of the tape, in the entire longitudinal direction of the tape. The ground line is formed so as to be continuously printed between the sprocket and the lead pattern on the other edge of the tape, in parallel with the edge of the tape, in the entire area in the longitudinal direction of the tape.
【0016】(3)前記(1)または(2)において,
TABテープに実装された試料のテスト端子と電源ライ
ンとの間に抵抗素子が形成されているように構成する。(3) In the above (1) or (2),
A resistance element is formed between the test terminal of the sample mounted on the TAB tape and the power supply line.
【0017】[0017]
【作用】本発明に係るTABテープでは,電源ラインお
よび接地ラインを,テープの長手方向全域に連続して形
成しているので,リールに巻いてあるTABテープと実
装された全ての半導体チップに電源を供給することがで
きる。その結果,リール状態でのバーイン試験が可能に
なる。In the TAB tape according to the present invention, since the power supply line and the ground line are continuously formed in the entire lengthwise direction of the tape, the TAB tape wound on the reel and all the mounted semiconductor chips are supplied with power. Can be supplied. As a result, the burn-in test in the reel state becomes possible.
【0018】[0018]
【実施例】図1は,本発明の一実施例を示す図である。
図中,1はTABテープ,2はスプロケット,3はIC
チップ,4は電源ライン,5は接地(GND)ラインで
ある。FIG. 1 is a diagram showing an embodiment of the present invention.
In the figure, 1 is a TAB tape, 2 is a sprocket, and 3 is an IC.
Chip, 4 is a power supply line, and 5 is a ground (GND) line.
【0019】図1に示すように,電源ライン4および接
地(GND)ライン5は,TABテープ1の長手方向全
域に形成されている。電源ライン4および接地(GN
D)ライン5は,プリント配線技術によってTABテー
プ上に形成するが,形成する場所を考慮する必要があ
る。一例として,図1に示すように,電源ライン4を,
テープの一方の縁(図では,左側)のスプロケット2と
ICチップ3が実装されるリードパターンとの間に形成
し,接地(GND)ライン5を,テープの他方の縁(図
では,右側)のスプロケット2とICチップ3が実装さ
れるリードパターンとの間に形成する方法がある。As shown in FIG. 1, the power supply line 4 and the ground (GND) line 5 are formed in the entire area of the TAB tape 1 in the longitudinal direction. Power line 4 and ground (GN
D) The line 5 is formed on the TAB tape by the printed wiring technique, but it is necessary to consider the place where the line 5 is formed. As an example, as shown in FIG.
The ground (GND) line 5 is formed between the sprocket 2 on one edge of the tape (left side in the figure) and the lead pattern on which the IC chip 3 is mounted, and the other edge of the tape (right side in the figure). Between the sprocket 2 and the lead pattern on which the IC chip 3 is mounted.
【0020】図2は,テストモード状態を示す図であ
る。図2を用いて,本発明に係るTABテープのバーイ
ン試験の様子を説明する。図中の試料は,フィンガーリ
ードがボンディングされた半導体チップ(ICチップ)
である。FIG. 2 is a diagram showing a test mode state. The state of the burn-in test of the TAB tape according to the present invention will be described with reference to FIG. The sample in the figure is a semiconductor chip (IC chip) with finger leads bonded.
Is.
【0021】試料は,通常,内部にてプルダウンされて
いるが,図2に示すように,テスト端子を電源ラインに
抵抗Rでプルアップすることにより,テストモード状態
になる。The sample is normally pulled down internally, but as shown in FIG. 2, the test terminal is brought into a test mode state by pulling up the test terminal to the power supply line with a resistor R.
【0022】テストモード状態になると,試料は,内部
にて全入力が“H”または“L”に固定される。この状
態で,試料のバーイン試験を行う。本発明に係るTAB
テープでは,このバーイン試験を,TABテープに実装
された全ての試料について同時に行うことができる。In the test mode state, all inputs of the sample are internally fixed to "H" or "L". In this condition, the sample burn-in test is performed. TAB according to the present invention
For tapes, this burn-in test can be performed simultaneously on all samples mounted on TAB tape.
【0023】また,試料の内部にリングオッシレータ回
路を設けることにより,入力端子に実動作時と同じ波形
を入力することができるようになるので,ダイナミック
なバーイン試験が可能になる。Further, by providing the ring oscillator circuit inside the sample, the same waveform as in the actual operation can be input to the input terminal, so that the dynamic burn-in test becomes possible.
【0024】[0024]
【発明の効果】本発明によれば,TABテープにおい
て,リール状態でバーイン試験をすることができるよう
になる。According to the present invention, it is possible to perform a burn-in test on a TAB tape in a reel state.
【0025】その結果,工数の削減やコストの低減が実
現する。さらに,本発明に係るTABテープを用いるこ
とにより,各種電子機器の高品質化,高信頼性化が実現
する。As a result, reduction of man-hours and cost can be realized. Further, by using the TAB tape according to the present invention, high quality and high reliability of various electronic devices can be realized.
【図1】本発明の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.
【図2】テストモード状態を示す図である。FIG. 2 is a diagram showing a test mode state.
【図3】従来のTABテープ試験のシーケンスを示す図
である。FIG. 3 is a diagram showing a sequence of a conventional TAB tape test.
【図4】従来のバーイン試験の態様を示す図である。FIG. 4 is a diagram showing an aspect of a conventional burn-in test.
1 TABテープ 2 スプロケット 3 ICチップ 4 電源ライン 5 接地(GND)ライン 1 TAB tape 2 sprocket 3 IC chip 4 power supply line 5 ground (GND) line
Claims (3)
られるTABテープであって,テープの長手方向全域に
連続した電源ラインおよび接地ラインが形成されている
ことを特徴とするTABテープ1. A TAB tape used for mounting a TAB semiconductor device, wherein a continuous power line and a ground line are formed over the entire length of the tape.
プの一方の縁のスプロケットとリードパターンとの間
に,テープの縁と平行にテープの長手方向全域に連続し
てプリント配線されており,接地ラインは,テープの他
方の縁のスプロケットとリードパターンとの間に,テー
プの縁と平行にテープの長手方向全域に連続してプリン
ト配線されていることを特徴とするTABテープ。2. The power supply line according to claim 1, wherein the power supply line is continuously printed between the sprocket and the lead pattern on one edge of the tape and in parallel with the edge of the tape in the entire longitudinal direction of the tape. The TAB tape is characterized in that the ground line is continuously printed between the sprocket and the lead pattern on the other edge of the tape, in parallel with the edge of the tape, over the entire area in the longitudinal direction of the tape.
プに実装された試料のテスト端子と電源ラインとの間に
抵抗素子が形成されていることを特徴とするTABテー
プ。3. The TAB tape according to claim 1 or 2, wherein a resistance element is formed between a test terminal of the sample mounted on the TAB tape and a power supply line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29995192A JPH06151510A (en) | 1992-11-10 | 1992-11-10 | Tab tape |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29995192A JPH06151510A (en) | 1992-11-10 | 1992-11-10 | Tab tape |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06151510A true JPH06151510A (en) | 1994-05-31 |
Family
ID=17878931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29995192A Withdrawn JPH06151510A (en) | 1992-11-10 | 1992-11-10 | Tab tape |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06151510A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009276078A (en) * | 2008-05-12 | 2009-11-26 | Sharp Corp | Tape carrier package, its burn-in method, and test method |
-
1992
- 1992-11-10 JP JP29995192A patent/JPH06151510A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009276078A (en) * | 2008-05-12 | 2009-11-26 | Sharp Corp | Tape carrier package, its burn-in method, and test method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5396185A (en) | System and carrier for testing semiconductor integrated circuit devices | |
JP4611600B2 (en) | Chip-on-film package having test pads for electrical property evaluation and chip-on-film package forming method | |
CN100364043C (en) | Semiconductor device, electrical inspection method thereof, and electronic apparatus including the semiconductor device | |
FI881338A0 (en) | FOERFARANDE OCH PROCESS VID TESTNING AV TILLFOERLITLIGHETEN AV MIKROKRETSCHIPS SAMT VID UTFOERANDE AV DESSA ANVAENDBAR NY INTEGRERAD KRETS. | |
US5818252A (en) | Reduced output test configuration for tape automated bonding | |
US8709832B2 (en) | Chip on film (COF) package having test line for testing electrical function of chip and method for manufacturing same | |
US5294882A (en) | Integrated circuit capable of testing reliability | |
JPH06151510A (en) | Tab tape | |
JP3228589B2 (en) | Multi-chip module | |
JP2870621B2 (en) | Tape carrier package and liquid crystal panel module mounting the same | |
JPH05190600A (en) | Mounting structure of display device | |
JP2653926B2 (en) | Integrated circuit | |
JPH0282634A (en) | Tape carrier | |
JP2809208B2 (en) | TAB tape carrier | |
JP2830797B2 (en) | Semiconductor element and circuit board | |
JPH06244343A (en) | Semiconductor chip mounting device | |
JP3052882B2 (en) | Programmable semiconductor integrated circuit device | |
JPH10213616A (en) | Integrated circuit for driving liquid crystal and method for testing | |
JPH05183032A (en) | Aging method of semiconductor integrated circuit device | |
JP3132578B2 (en) | Multi-output integrated circuit device | |
JPH04489A (en) | Display device | |
JP2851969B2 (en) | Tape carrier package mounting semiconductor integrated circuit and inspection method thereof | |
JPH0695542B2 (en) | Tape carrier element | |
JPH0752265B2 (en) | Drive circuit | |
JPH02300680A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |