JPH06149559A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH06149559A JPH06149559A JP4294067A JP29406792A JPH06149559A JP H06149559 A JPH06149559 A JP H06149559A JP 4294067 A JP4294067 A JP 4294067A JP 29406792 A JP29406792 A JP 29406792A JP H06149559 A JPH06149559 A JP H06149559A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- register
- mask rom
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 マスクＲＯＭを内蔵するワンチップマイクロ
コンピュータにおいて、チップを作り直すことなしに、
マスクＲＯＭに記憶されたプログラムを部分的に修正す
る。 【構成】 マスクＲＯＭを内蔵するワンチップマイクロ
コンピュータにおいて、ＣＰＵからのアドレスをアドレ
ス比較回路で比較し、アドレスが一致した場合には、マ
スクＲＯＭではなく、データレジスタよりデータアクセ
スを行うことにより、マスクＲＯＭ内のプログラムを部
分的に修正する。
コンピュータにおいて、チップを作り直すことなしに、
マスクＲＯＭに記憶されたプログラムを部分的に修正す
る。 【構成】 マスクＲＯＭを内蔵するワンチップマイクロ
コンピュータにおいて、ＣＰＵからのアドレスをアドレ
ス比較回路で比較し、アドレスが一致した場合には、マ
スクＲＯＭではなく、データレジスタよりデータアクセ
スを行うことにより、マスクＲＯＭ内のプログラムを部
分的に修正する。
Description
【０００１】
【産業上の利用分野】本発明は、ワンチップマイクロコ
ンピュータに内蔵されたマスクＲＯＭ内のプログラムを
部分的に修正する技術に関するものである。
ンピュータに内蔵されたマスクＲＯＭ内のプログラムを
部分的に修正する技術に関するものである。
【０００２】
【従来の技術】マスクＲＯＭ内蔵のワンチップマイクロ
コンピュータにおいては、プログラムがマスクによりＲ
ＯＭに書き込まれており、ＲＯＭの内容の書き換えが不
可能であるため、プログラムのバグがある時や、パラメ
ータを更新したい場合など、プログラムを部分的に修正
したい時には、従来は、ＥＰＲＯＭを内蔵したり、外付
けＲＯＭを用いたり、チップを作り直す等の手段で対応
していた。
コンピュータにおいては、プログラムがマスクによりＲ
ＯＭに書き込まれており、ＲＯＭの内容の書き換えが不
可能であるため、プログラムのバグがある時や、パラメ
ータを更新したい場合など、プログラムを部分的に修正
したい時には、従来は、ＥＰＲＯＭを内蔵したり、外付
けＲＯＭを用いたり、チップを作り直す等の手段で対応
していた。
【０００３】
【発明の解決しようとする課題】しかしながら、ＥＰＲ
ＯＭを内蔵する方法では、プリント基板にしめる占有面
積が大きく、いわゆる集積度が小さくなり、コストが高
くなるという問題点がある。従って、製品の開発段階で
ＥＰＲＯＭを用いてデバッグを行い、製品が完成した
ら、マスクＲＯＭに焼き付けて製品化するという方法な
ら良いが、ＥＰＲＯＭを最終製品では使えない。又、Ｅ
ＰＲＯＭはマスクＲＯＭに比べて読み出し速度が遅いと
いう欠点もある。
ＯＭを内蔵する方法では、プリント基板にしめる占有面
積が大きく、いわゆる集積度が小さくなり、コストが高
くなるという問題点がある。従って、製品の開発段階で
ＥＰＲＯＭを用いてデバッグを行い、製品が完成した
ら、マスクＲＯＭに焼き付けて製品化するという方法な
ら良いが、ＥＰＲＯＭを最終製品では使えない。又、Ｅ
ＰＲＯＭはマスクＲＯＭに比べて読み出し速度が遅いと
いう欠点もある。
【０００４】次に、外付けＲＯＭを用いる方法では、外
付けＲＯＭとしてＥＰＲＯＭを用いるのが一般的である
が、やはり基板面積が大となり、接続のためのピン数も
増大し、オンチップＲＯＭに比べて速度が遅いという問
題がある。
付けＲＯＭとしてＥＰＲＯＭを用いるのが一般的である
が、やはり基板面積が大となり、接続のためのピン数も
増大し、オンチップＲＯＭに比べて速度が遅いという問
題がある。
【０００５】又、チップを作り直すという方法は、特に
作り直すチップの個数が小量の場合、コストが高くなる
という問題がある。
作り直すチップの個数が小量の場合、コストが高くなる
という問題がある。
【０００６】本発明は、前記従来の問題点を解消するべ
く成されたもので、マスクＲＯＭを内蔵するワンチップ
マイクロコンピュータにおいて、チップを作り直すこと
なしに、マスクＲＯＭに記憶されたプログラムを部分的
に修正することを目的とする。
く成されたもので、マスクＲＯＭを内蔵するワンチップ
マイクロコンピュータにおいて、チップを作り直すこと
なしに、マスクＲＯＭに記憶されたプログラムを部分的
に修正することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、マスクＲＯＭ
を内蔵するワンチップマイクロコンピュータにおいて、
マスクＲＯＭ内の修正が必要なプログラム部分やデータ
を記憶するデータレジスタと、そのデータやコードが存
在するアドレスを記憶するアドレスレジスタと、中央処
理装置（ＣＰＵ）からのアドレスを、前記アドレスレジ
スタに記憶されている値と比較するアドレス比較回路と
を備え、該アドレス比較回路で、ＣＰＵからのアドレス
とアドレスレジスタの値との一致が検出された場合に
は、マスクＲＯＭではなく、該アドレス比較回路によっ
て選択されるデータレジスタの内容をデータとして出力
することにより、マスクＲＯＭ内のプログラムを部分的
に修正することが可能であるようにして、前記目的を達
成したものである。
を内蔵するワンチップマイクロコンピュータにおいて、
マスクＲＯＭ内の修正が必要なプログラム部分やデータ
を記憶するデータレジスタと、そのデータやコードが存
在するアドレスを記憶するアドレスレジスタと、中央処
理装置（ＣＰＵ）からのアドレスを、前記アドレスレジ
スタに記憶されている値と比較するアドレス比較回路と
を備え、該アドレス比較回路で、ＣＰＵからのアドレス
とアドレスレジスタの値との一致が検出された場合に
は、マスクＲＯＭではなく、該アドレス比較回路によっ
て選択されるデータレジスタの内容をデータとして出力
することにより、マスクＲＯＭ内のプログラムを部分的
に修正することが可能であるようにして、前記目的を達
成したものである。
【０００８】又、前記アドレス比較回路によって選択さ
れるレジスタの内容を、ＣＰＵのリセット時に、シリア
ル転送により、外部ピンから供給するようにしたもので
ある。
れるレジスタの内容を、ＣＰＵのリセット時に、シリア
ル転送により、外部ピンから供給するようにしたもので
ある。
【０００９】
【作用】図１は、本発明の要旨を説明するためのブロッ
ク線図であり、１０はマスクＲＯＭ、１２はアドレス比
較回路、１４はデータレジスタ、１６はアドレスレジス
タである。
ク線図であり、１０はマスクＲＯＭ、１２はアドレス比
較回路、１４はデータレジスタ、１６はアドレスレジス
タである。
【００１０】該マスクＲＯＭ１０内のプログラムを部分
的に、例えばあるアドレスから２nバイト分修正する場
合、図１に示すように、ＣＰＵからのアドレスＮビット
のうち、上位Ｎ−n 本のアドレス線をアドレス比較回路
１２に入れ、下位n 本のアドレス線をデータレジスタ１
４に入れて、該アドレス比較回路１２に入れたアドレス
をアドレスレジスタ１６の内容と比較する。
的に、例えばあるアドレスから２nバイト分修正する場
合、図１に示すように、ＣＰＵからのアドレスＮビット
のうち、上位Ｎ−n 本のアドレス線をアドレス比較回路
１２に入れ、下位n 本のアドレス線をデータレジスタ１
４に入れて、該アドレス比較回路１２に入れたアドレス
をアドレスレジスタ１６の内容と比較する。
【００１１】比較した結果、一致したら、そのアドレス
から２n バイトのデータアクセスに関しては、マスクＲ
ＯＭ１０を殺して、マスクＲＯＭ１０からではなく、デ
ータレジスタ１４から読み出しが行われる。即ち、デー
タレジスタにn 、コンパレータにＮ−n を入力している
ので、自動的に２n バイトのアクセスはデータレジスタ
１４からになる。
から２n バイトのデータアクセスに関しては、マスクＲ
ＯＭ１０を殺して、マスクＲＯＭ１０からではなく、デ
ータレジスタ１４から読み出しが行われる。即ち、デー
タレジスタにn 、コンパレータにＮ−n を入力している
ので、自動的に２n バイトのアクセスはデータレジスタ
１４からになる。
【００１２】不一致の場合には、通常通り、マスクＲＯ
Ｍ１０のデータが読み出される。
Ｍ１０のデータが読み出される。
【００１３】なお、前記データレジスタ１４、アドレス
レジスタ１６の内容は、例えばリセット時に、外部より
シリアル転送により供給しておくものとする。
レジスタ１６の内容は、例えばリセット時に、外部より
シリアル転送により供給しておくものとする。
【００１４】又、図１において破線で囲まれた回路１つ
で、マスクＲＯＭ１０内のプログラム１ヶ所について部
分修正が行われるが、この回路を複数持つことにより複
数箇所の修正も可能である。
で、マスクＲＯＭ１０内のプログラム１ヶ所について部
分修正が行われるが、この回路を複数持つことにより複
数箇所の修正も可能である。
【００１５】
【実施例】以下図面を参照して、本発明の実施例を詳細
に説明する。
に説明する。
【００１６】本発明の要旨は図１に示した通りであり、
図２は、１６ビットアドレスバスを有する８ビットワン
チップマイクロコンピュータにおける実施例を示すブロ
ック線図である。図１、２を通じて、同様の構成要素に
ついては同一参照番号をもって表わす。図２において、
１８はシリアルポート、１９はシフトレジスタ制御回
路、２０はＣＰＵ、２２は切替え機能を持つトライステ
ートバッファである。
図２は、１６ビットアドレスバスを有する８ビットワン
チップマイクロコンピュータにおける実施例を示すブロ
ック線図である。図１、２を通じて、同様の構成要素に
ついては同一参照番号をもって表わす。図２において、
１８はシリアルポート、１９はシフトレジスタ制御回
路、２０はＣＰＵ、２２は切替え機能を持つトライステ
ートバッファである。
【００１７】プログラムの部分修正を行うには、先ずリ
セット時に、シリアルポート１８より、修正のためのデ
ータと該当アドレスをデータレジスタ１４、アドレスレ
ジスタ１６にそれぞれ入力する。両レジスタはシフトレ
ジスタであり、まずデータレジスタ１４の第０〜第７バ
イト目までデータが転送され、次にアドレスレジスタ１
４の下位８ビット、最後に上位８ビットがシフトインさ
れる。
セット時に、シリアルポート１８より、修正のためのデ
ータと該当アドレスをデータレジスタ１４、アドレスレ
ジスタ１６にそれぞれ入力する。両レジスタはシフトレ
ジスタであり、まずデータレジスタ１４の第０〜第７バ
イト目までデータが転送され、次にアドレスレジスタ１
４の下位８ビット、最後に上位８ビットがシフトインさ
れる。
【００１８】そこで、ＣＰＵ２０をスタートさせ、該Ｃ
ＰＵ２０からのアドレス１６ビットのうち１３ビットを
アドレス比較回路１２に入れて、アドレスレジスタ１６
のアドレス上位３ビットを捨てた１３ビットと比較す
る。
ＰＵ２０からのアドレス１６ビットのうち１３ビットを
アドレス比較回路１２に入れて、アドレスレジスタ１６
のアドレス上位３ビットを捨てた１３ビットと比較す
る。
【００１９】比較の結果、一致したら、そのアドレス２
3 つまり８バイト分のデータアクセスに関しては、マス
クＲＯＭ１０ではなくデータレジスタ１４に対して行わ
れる。又、比較の結果、不一致の場合は、マスクＲＯＭ
１０に対してデータアクセスが行われる。以上の切替え
は、トライステートバッファ２２によって行われる。
3 つまり８バイト分のデータアクセスに関しては、マス
クＲＯＭ１０ではなくデータレジスタ１４に対して行わ
れる。又、比較の結果、不一致の場合は、マスクＲＯＭ
１０に対してデータアクセスが行われる。以上の切替え
は、トライステートバッファ２２によって行われる。
【００２０】なお、本実施例では、マスクＲＯＭ１０内
のプログラム１ヶ所に対して８バイト分の修正が可能で
あるが、破線内の回路を複数個付加することにより、複
数箇所の修正が可能なことは明らかである。
のプログラム１ヶ所に対して８バイト分の修正が可能で
あるが、破線内の回路を複数個付加することにより、複
数箇所の修正が可能なことは明らかである。
【００２１】
【発明の効果】以上説明した通り、本発明によれば、チ
ップを作り直すことなく、マスクＲＯＭ内のプログラム
を部分的に修正することができるという効果がある。
ップを作り直すことなく、マスクＲＯＭ内のプログラム
を部分的に修正することができるという効果がある。
【００２２】又、本発明では、外付けＲＯＭを用いない
ため、接続のためのピンが必要でなく、ピン数を減らす
ことができる。更に、本発明は、もともとアドレスピン
やデータピンの出ていない外付けできない形式のチップ
に対しても有効であり、チップ内部に付加したレジスタ
を用いているため、ＥＰＲＯＭを内蔵する方法や、外付
けＲＯＭを用いる方法よりアクセス速度が速く、且つコ
ストも低く抑えることができる。
ため、接続のためのピンが必要でなく、ピン数を減らす
ことができる。更に、本発明は、もともとアドレスピン
やデータピンの出ていない外付けできない形式のチップ
に対しても有効であり、チップ内部に付加したレジスタ
を用いているため、ＥＰＲＯＭを内蔵する方法や、外付
けＲＯＭを用いる方法よりアクセス速度が速く、且つコ
ストも低く抑えることができる。
【図１】本発明の要旨を示すブロック線図
【図２】本発明の実施例を示すブロック線図
１０…マスクＲＯＭ １２…アドレス比較回路 １４…データレジスタ １６…アドレスレジスタ １８…シリアルポート ２０…ＣＰＵ ２２…トライステートバッファ
Claims (2)
- 【請求項１】マスクＲＯＭを内蔵するワンチップマイク
ロコンピュータにおいて、 マスクＲＯＭ内の修正が必要なプログラム部分やデータ
を記憶するデータレジスタと、 そのデータやコードが存在するアドレスを記憶するアド
レスレジスタと、 中央処理装置（ＣＰＵ）からのアドレスを、前記アドレ
スレジスタに記憶されているアドレスと比較するアドレ
ス比較回路とを備え、 該アドレス比較回路で、ＣＰＵからのアドレスとアドレ
スレジスタの値の一致が検出された場合には、マスクＲ
ＯＭではなく、該アドレス比較回路によって選択される
データレジスタの内容をデータとして出力することによ
り、マスクＲＯＭ内のプログラムを部分的に修正するこ
とが可能であることを特徴とするワンチップマイクロコ
ンピュータ。 - 【請求項２】請求項１において、前記アドレス比較回路
によって選択されるレジスタの内容を、ＣＰＵのリセッ
ト時に、シリアル転送により、外部ピンから供給するこ
とを特徴とするワンチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4294067A JPH06149559A (ja) | 1992-11-02 | 1992-11-02 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4294067A JPH06149559A (ja) | 1992-11-02 | 1992-11-02 | ワンチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149559A true JPH06149559A (ja) | 1994-05-27 |
Family
ID=17802861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4294067A Pending JPH06149559A (ja) | 1992-11-02 | 1992-11-02 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06149559A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0895946A (ja) * | 1994-09-22 | 1996-04-12 | Nec Corp | マイクロコンピュータ |
| JP2007149139A (ja) * | 2001-12-06 | 2007-06-14 | Nec Corp | 多次元画像をセグメント化する方法および装置 |
-
1992
- 1992-11-02 JP JP4294067A patent/JPH06149559A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0895946A (ja) * | 1994-09-22 | 1996-04-12 | Nec Corp | マイクロコンピュータ |
| JP2007149139A (ja) * | 2001-12-06 | 2007-06-14 | Nec Corp | 多次元画像をセグメント化する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5954435A (en) | Memory apparatus and data processor using the same | |
| KR100260353B1 (ko) | 2종류의 명령장 코드를 실행하는 프로세서 및 그명령 코드입력 장치 | |
| EP0092646A1 (en) | Method and apparatus of program patching in a data processing system | |
| JPS6259822B2 (ja) | ||
| US5666510A (en) | Data processing device having an expandable address space | |
| JP3616402B2 (ja) | 拡張可能なレジスタを提供するデータ処理システムおよびその方法 | |
| JPH06149559A (ja) | ワンチップマイクロコンピュータ | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| US6230238B1 (en) | Method and apparatus for accessing misaligned data from memory in an efficient manner | |
| JP2703884B2 (ja) | データ書込み制御方式 | |
| JP2633263B2 (ja) | データ転送制御装置 | |
| JP3665349B2 (ja) | 集積回路 | |
| JPH053015B2 (ja) | ||
| JPH08307246A (ja) | 集積回路装置および論理回路の構成方法 | |
| GB2136998A (en) | Computer System | |
| JP4439685B2 (ja) | 記憶データ修正回路 | |
| JP2973227B2 (ja) | 排他制御命令実行方法 | |
| JPH0226252B2 (ja) | ||
| JP2004070461A (ja) | メモリアクセス制御方式 | |
| JPH10171628A (ja) | エンディアン変換回路 | |
| JPH0418634A (ja) | データ処理装置 | |
| JPH0423056A (ja) | Ｒａｍ回路 | |
| JP2000132501A (ja) | マイクロコンピュータシステム | |
| JPS63174157A (ja) | マイクロプロセツサ装置 | |
| JPS589291A (ja) | リ−ド・オンリ・メモリ用のデ−タ変更装置 |