JPH0614783B2 - サイリスタの非導通検出器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はサイリスタの非導通検出器に関するものであ
る。

〔従来の技術〕

第３図は例えば実開昭53-81557号公報に示された従来の
サイリスタ非導通検出器を示す概要図であり、図におい
て、１は交流電源、２はサイリスタ、３は固定抵抗器、
６はダイオード、７は発光素子、８は光フアイバ、９は
受光素子である。

次に動作について説明する。サイリスタ２が導通したと
きは該サイリスタによつて固定抵抗器３と発光素子７の
直列回路が短絡され該発光素子は発光しない。そして、
サイリスタ２が不導通になると、交流電源１の出力電圧
は上記直列回路に印加され、発光素子７が発光する。こ
の発光素子７からの光を光フアイバ８を介して受光素子
９に導入することにより、受光素子９からサイリスタ２
が不導通であることを示す検出信号を得るものである。

〔発明が解決しようとする問題点〕

従来のサイリスタ不導通検出器は以上のように構成され
ているので、例えば受光素子を含む受光部が光を受光し
ていないにもかかわらず受光している状態に故障した場
合には、サイリスタの導通，非導通に無関係に非導通で
あると誤検出するという問題点があつた。

この発明は上記のような問題点を解消するためになされ
たもので、交流電源の周期に周期して継続することを条
件に、検出器に異常がなく、サイリスタが非導通である
と誤まりなく判断するサイリスタ非導通検出器を得るこ
とを目的とする。

〔問題点を解決するための手段〕

この発明に係るサイリスタ非導通検出器は、サイリスタ
と並列接続した発光素子の光を受光する受光素子と、ク
ロツクパルスの計数値がある値以上になると出力し、か
つ、前記受光素子の出力“０”でリセツトされる第１の
カウントと、クロツクパルスの計数値がある値以上にな
ると出力し、かつ、前記受光素子の出力“１”でリセツ
トされる第２のカウントと、前記第１、第２のカウント
出力を論理するＯＲ回路と、このＯＲ回路の出力と前記
受光素子の出力を論理するAND回路とを具備したもので
ある。

〔作 用〕

この発明における第１，第２のカウンタは、交流電源の
特定周期に同期して継続する受光素子の出力により、計
数値がある値以上になる前にリセツトされるため、出力
が零に維持され、ＯＲ回路の出力も零となる。このた
め、サイリスタの非導通で発光素子が発光したときは、
受光素子の出力を受けてAND回路の出力が“１”とな
り、サイリスタ非導通検出器が正常であり、かつ、サイ
リスタが非導通であると誤まりなく判断する。

〔実施例〕

以下、この発明の一実施例を図について説明する。前記
第３図と同一部分に同一符号を符した第１図において、
４，５は固定抵抗器、6-1〜6-4はダイオード、１０はク
ロツクパルス発振器、１１はクロツクパルス発振器１０
からのクラツクパルスを計数し計数値がある値以上にな
ると信号を出力し、端子の入力信号が零になるとリセ
ツトされる第１のカウンタ、１２はクロツクパルス発振
器１０からのクロツクパルスを計数し計数値がある値以
上になると信号を出力し、Ｒ端子の入力信号が１になる
とリセツトされる第２のカウンタ、１３は第１，第２の
カウンタ１１，１２の出力を入力するＯＲ回路、１４は
ＯＲ回路１３の出力を否定端子に受光素子９の出力を他
の端子に入力するAND回路である。

第２図は上記第１図の動作を説明するためのタイムチヤ
ート図で、第２図(a)において、ｅは交流電圧波形、
ｆ，ｇは発光素子７が発光しなくなる電圧レベルを示
す。第２図(b)は電圧レベルｆ，ｇに従い発光素子が発
光している期間を“ハイ”とし、ｇ＜ｅ＜ｆの間は“ロ
ウ”となることを示している。この第２図(b)に示す信
号が第１，第２のカウンタ１１，１２の，Ｒ端子に供
給されると第１，第２のカウンタ１１，１２の計数値
は、第２図(c)，(d)のように変化する。

次に動作について説明する。サイリスタ２が交流電源１
の特定周期に同期して導通，非導通を繰返すことに対応
して、発光素子７が断続的に発光すると、この光を受け
た発光素子９の出力変化によつて第１，第２のカウンタ
１１，１２が交互にリセツトされる。このため、第１，
第２のカウンタ１１，１２はいずれもその計数値がある
値以上を越えることはない。

従つて、ＯＲ回路１３の出力は“０”であり、サイリス
タ２が非導通となつて発光素子７が発光し、その光を受
けた受光素子９の出力が“１”となることにより、AND
回路１４の出力が“１”となり、サイリスタ非導通検出
器が正常でありサイリスタが非導通であると誤なりなく
判断できる。

一方、第１図の構成部品３〜10のいずれかに故障などの
不具合が発生すると、例えば、光フアイバ８が断線する
と受光素子９は光を受光できず該受光素子の出力は常
“０”となる。このため、第２のカウンタ１２はリセツ
トされることがなくなり、その計数値はある値以上にな
る。

また、上記とは反対に、受光素子９に故障が生じ（たと
えば、光を受けていないにもかからず受光している状態
の故障）該受光素子の出力を連続して“１”としてしま
つた場合には、第１のカウンタ１１はリセツトされるこ
とがなくなり、その計数値はある値以上になる。

上記のように第１，第２のカウンタ１１，１２の一方ま
たは双方の計数値がある値以上になると、ＯＲ回路１３
に出力が生じAND回路１４には連続して出力が生じなく
なる。そこで、上記ＯＲ回路１３の出力を利用するか、
AND回路１４の出力が連続して生じないことから、サイ
リスタ２が導通している、もしくは、サイリスタ非導通
検出器に異常があると判断することができる。

なお、上記実施例では発光素子，光フアイバ，受光素子
を設けたものを示したが、これらの代りにフオト・カプ
ラーを設けてもよい。また、上記実施例では単相回路を
示したが、３相全波整流回路の各サイリスタの非導通検
出器としても上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、受光素子が交流電源
の特定周期に同期して断続発光する発光素子の光を受け
て出力することを条件に、検出器に異常がなく、サイリ
スタが非導通であると判断するように構成したので、サ
イリスタが導通しているにも係らず非導通と誤検出する
ような不具合を確実に除去できる信頼性の高いサイリス
タ非導通検出器が得られる効果がある。

【図面の簡単な説明】 第１図はこの発明の一実施例によるサイリスタ非導通検
出器の回路図、第２図はその回路動作を示すタイミング
チヤート図、第３図は従来のサイリスタ非導通検出器の
概要図である。 ２はサイリスタ、７は発光素子、９は受光素子、１０は
クロツクパルス発振器、１１は第１のカウンタ、１２は
第２のカウンタ、１３はＯＲ回路、１４はAND回路。 なお、図中、同一符号は同一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】特定周期の交流電圧が印加されるサイリス
   タと、前記サイリスタと並列に接続された発光素子と、
   前記発光素子からの光を受ける受光素子と、クロツクパ
   ルス発振器からのクロツクパルスを計数して計数値があ
   る値以上になると出力し前記受光素子の出力“０”でリ
   セツトされる第１のカウンタと、前記クロツクパルスを
   計数して計数値がある値以上になると出力し前記受光素
   子の出力“１”でリセツトされる第２のカウンタと、前
   記第１，第２のカウンタの出力を論理するＯＲ回路と、
   前記ＯＲ回路の出力が“０”が前記受光素子の出力が
   “１”のとき出力“１”となるAND回路を備えたサイリ
   スタの非導通検出器。