JPH0613702A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPH0613702A JPH0613702A JP16649592A JP16649592A JPH0613702A JP H0613702 A JPH0613702 A JP H0613702A JP 16649592 A JP16649592 A JP 16649592A JP 16649592 A JP16649592 A JP 16649592A JP H0613702 A JPH0613702 A JP H0613702A
- Authority
- JP
- Japan
- Prior art keywords
- submount
- layer
- thickness
- stress
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 金属放熱体に重ねるサブマウントを介してマ
ウントするＬＤ素子において、サブマウント厚さを最適
化して、ＬＤ素子に加わるストレスの最大値を限定する
マウント構造を提供する点。 【構成】 サブマウントの厚さと単一縦モード発振歩留
りの関係を調査したところ、サブマウントの厚さがある
値を越えると単一縦モード発振歩留りが臨界的に改善さ
れる事実を見出だし、またこれを基にＬＤ素子に加わる
ストレスの最大値を把握できたことにより本発明を完成
した。
ウントするＬＤ素子において、サブマウント厚さを最適
化して、ＬＤ素子に加わるストレスの最大値を限定する
マウント構造を提供する点。 【構成】 サブマウントの厚さと単一縦モード発振歩留
りの関係を調査したところ、サブマウントの厚さがある
値を越えると単一縦モード発振歩留りが臨界的に改善さ
れる事実を見出だし、またこれを基にＬＤ素子に加わる
ストレスの最大値を把握できたことにより本発明を完成
した。
Description
【０００１】
【産業上の利用分野】本発明は、分布帰還型（以下ＤＦ
Ｂと略す）あるいは分布反射型（以下ＤＢＲと略す）半
導体レーザのマウント後の単一モード発振確率の改善を
可能にする光半導体装置に関する。
Ｂと略す）あるいは分布反射型（以下ＤＢＲと略す）半
導体レーザのマウント後の単一モード発振確率の改善を
可能にする光半導体装置に関する。
【０００２】
【従来の技術】半導体レーザダイオード（以下ＬＤ素子
と略す）を中心とした光半導体装置は、光情報処理や光
通信の分野で用いられている。その中でも回析格子を内
蔵したInP を基板材料とするＤＦＢ型ＬＤ素子は、ファ
イバ損失や分散が小さい波長帯での単一縦モード発振が
可能なことから、長距離大容量の光通信システムへの搭
載に不可欠な素子として実用化が急速に進んでいる。更
に、高出力が要求されるアナログ伝送用としては DFB−
LDの片端面に低反射膜（Anti Reflection 以後ＡＲと略
す）、他端面に高反射膜（High Reflection 以後ＨＲと
略す）を形成した構造が一般的である。
と略す）を中心とした光半導体装置は、光情報処理や光
通信の分野で用いられている。その中でも回析格子を内
蔵したInP を基板材料とするＤＦＢ型ＬＤ素子は、ファ
イバ損失や分散が小さい波長帯での単一縦モード発振が
可能なことから、長距離大容量の光通信システムへの搭
載に不可欠な素子として実用化が急速に進んでいる。更
に、高出力が要求されるアナログ伝送用としては DFB−
LDの片端面に低反射膜（Anti Reflection 以後ＡＲと略
す）、他端面に高反射膜（High Reflection 以後ＨＲと
略す）を形成した構造が一般的である。
【０００３】しかしながら、単一縦モード発振歩留り
は、レーザ内部の回析格子の深さや、正規化結合係数、
端面反射率及び回析格子の端面位相、位相シフト部の有
無などのパラメータに対して敏感であり、極めて緻密な
制御が要求される。
は、レーザ内部の回析格子の深さや、正規化結合係数、
端面反射率及び回析格子の端面位相、位相シフト部の有
無などのパラメータに対して敏感であり、極めて緻密な
制御が要求される。
【０００４】一方、ＤＣ駆動におけるＬＤ素子１の発熱
量が無視できないので、図１に示すように、ヒートシン
クとして機能する金属放熱体２を介してマウントする。
更に、金属放熱体２と光半導体材料であるＬＤ素子１と
の熱膨脹係数の差から生じるストレスを緩和する手段と
して、金属放熱体２とＬＤ素子１間にサブマウント３を
挟む構造（図１参照）が通常用いられており、詳細は、
特開平 3-148192 号公報に明らかである。
量が無視できないので、図１に示すように、ヒートシン
クとして機能する金属放熱体２を介してマウントする。
更に、金属放熱体２と光半導体材料であるＬＤ素子１と
の熱膨脹係数の差から生じるストレスを緩和する手段と
して、金属放熱体２とＬＤ素子１間にサブマウント３を
挟む構造（図１参照）が通常用いられており、詳細は、
特開平 3-148192 号公報に明らかである。
【０００５】即ち、この公報で開示された技術は、光デ
イスク装置や光通信などに利用する半導体レーザ装置を
主とする半導体装置の製造方法に関するものである。そ
の手法は、半導体素子、サブマウント及びヒートシンク
ブロックの夫々の接合面に金層を形成後、サブマウント
の両接合面に金層上に所定形状のＳｎ層を設ける。しか
し、Ａｕ層とＳｕ層の厚さの比を３：２としてサブマウ
ント及びヒートシンクブロックを積層して加熱溶融して
接合する。
イスク装置や光通信などに利用する半導体レーザ装置を
主とする半導体装置の製造方法に関するものである。そ
の手法は、半導体素子、サブマウント及びヒートシンク
ブロックの夫々の接合面に金層を形成後、サブマウント
の両接合面に金層上に所定形状のＳｎ層を設ける。しか
し、Ａｕ層とＳｕ層の厚さの比を３：２としてサブマウ
ント及びヒートシンクブロックを積層して加熱溶融して
接合する。
【０００６】このような接合方法は、接合面のＡｕ層に
Ｓｎ層を積層して加熱すると、各層が溶融拡散して、Ａ
ｕ層８０ｗｔ％、Ｓｎ層２０ｗｔ％の共晶合金半田とな
って接合する。即ち、ＬＤ素子におけるサブマウントと
の接合面には、厚さ１μｍのＡｕ層を、サブマウントに
おけるLDチップとの接合面には、厚さ０．５μｍのＡｕ
層を、サブマウントにおけるヒートシンクブロックとの
接合面には、厚さ０．５μｍのＡｕ層を、ヒートシンク
ブロックにおけるサブマウントとの接合面には、厚さ１
μｍのＡｕ層を形成する。更に、サブマウントに形成し
た厚さ０．５μｍのＡｕ層には、ＬＤ素子とほぼ同面積
で部分的に厚さ１μｍのＰｂ層を、サブマウントのヒー
シンクブロック側のＡｕ層に厚さ１μｍのＰｂ層を形成
する。このＡｕとＰｂの厚さの比は、約３：２である。
Ｓｎ層を積層して加熱すると、各層が溶融拡散して、Ａ
ｕ層８０ｗｔ％、Ｓｎ層２０ｗｔ％の共晶合金半田とな
って接合する。即ち、ＬＤ素子におけるサブマウントと
の接合面には、厚さ１μｍのＡｕ層を、サブマウントに
おけるLDチップとの接合面には、厚さ０．５μｍのＡｕ
層を、サブマウントにおけるヒートシンクブロックとの
接合面には、厚さ０．５μｍのＡｕ層を、ヒートシンク
ブロックにおけるサブマウントとの接合面には、厚さ１
μｍのＡｕ層を形成する。更に、サブマウントに形成し
た厚さ０．５μｍのＡｕ層には、ＬＤ素子とほぼ同面積
で部分的に厚さ１μｍのＰｂ層を、サブマウントのヒー
シンクブロック側のＡｕ層に厚さ１μｍのＰｂ層を形成
する。このＡｕとＰｂの厚さの比は、約３：２である。
【０００７】このようにＡｕ層とＰｂ層を被覆したＬＤ
素子、サブマウント及びヒーシンクブロックをヒートス
テージ上に積層してのせてから、LDチップに適当な荷重
をかけ、２８０℃以上で加熱する。この結果両層が溶
融、拡散し、次に冷却ガスなどにより冷却すると、Ａｕ
層：Ｐｂ層＝３：２から成り、Ａｕ層８０ｗｔ％、Ｓｎ
層２０ｗｔ％の共晶合金を形成する。
素子、サブマウント及びヒーシンクブロックをヒートス
テージ上に積層してのせてから、LDチップに適当な荷重
をかけ、２８０℃以上で加熱する。この結果両層が溶
融、拡散し、次に冷却ガスなどにより冷却すると、Ａｕ
層：Ｐｂ層＝３：２から成り、Ａｕ層８０ｗｔ％、Ｓｎ
層２０ｗｔ％の共晶合金を形成する。
【０００８】
【発明が解決しようとする課題】ＬＤ素子１をマウント
する際、素子単体でパルス駆動により電流−光出力特性
や発振スペクトルを測定・選別する手法が採られてい
る。しかし、ＤＦＢ型ＬＤ素子１では、マウント後のＤ
Ｃ特性が変わってしまい、電流光出力特性にキンク（あ
るしきい値を越えると電流ー光特性の直線性が失われ
て、折れが発生する現象）が発生したり、スペクトルの
単一縦モード性が失われたりするものがある。これが制
御性と歩留まりに対して一層悪影響を与えている。
する際、素子単体でパルス駆動により電流−光出力特性
や発振スペクトルを測定・選別する手法が採られてい
る。しかし、ＤＦＢ型ＬＤ素子１では、マウント後のＤ
Ｃ特性が変わってしまい、電流光出力特性にキンク（あ
るしきい値を越えると電流ー光特性の直線性が失われ
て、折れが発生する現象）が発生したり、スペクトルの
単一縦モード性が失われたりするものがある。これが制
御性と歩留まりに対して一層悪影響を与えている。
【０００９】熱伝導率が大きいことから良く用いられる
銅製の金属放熱体２上に、ＡＲーＨＲ構造で、かつＩｎ
Ｐを主材料とするＤＦＢーＬＤ素子に、ＩｎＰと比較的
熱膨脹係数が近いシリコンをサブマウント３に利用する
例について述べと、サブマウント３の厚みは、１５０μ
ｍ〜２００μｍが一般的である。パルス駆動で選別した
素子だけをマウントした場合でもＤＣ特性での単一縦モ
ード発振歩留まりは、３０〜５０％と低く、類似構造の
ＤＢＲ型ーＬＤ素子にもあてはまる。
銅製の金属放熱体２上に、ＡＲーＨＲ構造で、かつＩｎ
Ｐを主材料とするＤＦＢーＬＤ素子に、ＩｎＰと比較的
熱膨脹係数が近いシリコンをサブマウント３に利用する
例について述べと、サブマウント３の厚みは、１５０μ
ｍ〜２００μｍが一般的である。パルス駆動で選別した
素子だけをマウントした場合でもＤＣ特性での単一縦モ
ード発振歩留まりは、３０〜５０％と低く、類似構造の
ＤＢＲ型ーＬＤ素子にもあてはまる。
【００１０】このように、マウントによりＬＤ素子の特
性が変化する要因として、前記の残留ストレスもその一
つと考えられる。つまり、ＬＤ素子に加わるストレスが
無視できるパルス駆動時と比較して、ＬＤ素子活性層や
光導波路層などの内部電界や光強度分布が残留ストレス
により大きく変化し、従って発振モードに直接関係する
等価屈折率に影響を与える。
性が変化する要因として、前記の残留ストレスもその一
つと考えられる。つまり、ＬＤ素子に加わるストレスが
無視できるパルス駆動時と比較して、ＬＤ素子活性層や
光導波路層などの内部電界や光強度分布が残留ストレス
により大きく変化し、従って発振モードに直接関係する
等価屈折率に影響を与える。
【００１１】本発明は、このような事情により成された
もので、特に、金属放熱体上のサブマウント厚さを最適
化してＬＤ素子に加わるストレスの最大値を限定するこ
とを目的とする。
もので、特に、金属放熱体上のサブマウント厚さを最適
化してＬＤ素子に加わるストレスの最大値を限定するこ
とを目的とする。
【００１２】
【課題を解決するための手段】金属放熱体に固着するサ
ブマウントと，このサブマウントを介して取付けるＩｎ
Ｐを基板材料とする分布帰還型もしくは分布反射型半導
体レーザダイオード素子とを具備し，前記半導体レーザ
ダイオード素子に加わるストレス値が１×１０9 ダイン
以下になるように前記サブマウントの厚さを選定する点
に本発明に係わる光半導体装置の特徴がある。
ブマウントと，このサブマウントを介して取付けるＩｎ
Ｐを基板材料とする分布帰還型もしくは分布反射型半導
体レーザダイオード素子とを具備し，前記半導体レーザ
ダイオード素子に加わるストレス値が１×１０9 ダイン
以下になるように前記サブマウントの厚さを選定する点
に本発明に係わる光半導体装置の特徴がある。
【００１３】
【作用】このような構造を備えた光半導体装置は、ＬＤ
素子導波路内部の電界分布や光強度分布への影響が最小
限に押さえられ、ＤＦＢ型ＬＤ素子のＤＣ特性における
単一縦モード発振歩留まりが飛躍的に向上する。
素子導波路内部の電界分布や光強度分布への影響が最小
限に押さえられ、ＤＦＢ型ＬＤ素子のＤＣ特性における
単一縦モード発振歩留まりが飛躍的に向上する。
【００１４】
【実施例】本発明に係わる実施例を図面を参照して説明
する。図２は、本発明による光半導体装置の断面図であ
り、図１に明らかにする構造と同じようにＬＤ素子１と
金属放熱体２の中間にサブマウント３を配置する。金属
放熱体２は、銅製で厚さが２ｍｍであり、ＬＤ素子１
は、ＩｎＰを基板とする埋込型ＤＦＢ−ＬＤ素子で厚さ
１００μｍかつ、端面にＡＲ−ＨＲを設けＡＲ側を前端
面とする。また、ＬＤ素子１と金属放熱体２の中間に配
置するサブマウント３は、熱伝導率が高い上にＩｎＰと
比較的熱膨脹係数が近いシリコンを用いる。
する。図２は、本発明による光半導体装置の断面図であ
り、図１に明らかにする構造と同じようにＬＤ素子１と
金属放熱体２の中間にサブマウント３を配置する。金属
放熱体２は、銅製で厚さが２ｍｍであり、ＬＤ素子１
は、ＩｎＰを基板とする埋込型ＤＦＢ−ＬＤ素子で厚さ
１００μｍかつ、端面にＡＲ−ＨＲを設けＡＲ側を前端
面とする。また、ＬＤ素子１と金属放熱体２の中間に配
置するサブマウント３は、熱伝導率が高い上にＩｎＰと
比較的熱膨脹係数が近いシリコンを用いる。
【００１５】ＬＤ素子１、金属放熱体２及びサブマウン
ト３は、融点が３００℃程度の半田層４により固着する
が、その厚さが２μｍ〜５μｍと薄いので、ストレス発
生因子から除外することができる。ＬＤ素子１には、例
えばＡｕなどの２５μｍΦの金属細線５をいわゆるボン
ディング法により熱圧着して通電可能とする（図２参
照）。
ト３は、融点が３００℃程度の半田層４により固着する
が、その厚さが２μｍ〜５μｍと薄いので、ストレス発
生因子から除外することができる。ＬＤ素子１には、例
えばＡｕなどの２５μｍΦの金属細線５をいわゆるボン
ディング法により熱圧着して通電可能とする（図２参
照）。
【００１６】次に本発明において最も重要なサブマウン
ト３の厚さについて説明する。この厚さｄが、１００μ
ｍ、１５０μｍ、２００μｍ、２５０μｍ、３００μ
ｍ、３２０μｍ、４００μｍ、５００μｍ、６００μｍ
及び１０００μｍのサブマウント３を用意して、単一縦
モード発振歩留りを測定した。
ト３の厚さについて説明する。この厚さｄが、１００μ
ｍ、１５０μｍ、２００μｍ、２５０μｍ、３００μ
ｍ、３２０μｍ、４００μｍ、５００μｍ、６００μｍ
及び１０００μｍのサブマウント３を用意して、単一縦
モード発振歩留りを測定した。
【００１７】この測定に際しては、ＡＲ側の端面反射率
１％以下、回析格子深さ１００〜３００オングストロー
ム、正規化κＬ（共振器長さ）結合係数０．６〜０．９
とする。測定結果を示す図３に明らかなように、サブマ
ウント３の厚さが３２０μｍ以上の歩留りは、著しく向
上する。
１％以下、回析格子深さ１００〜３００オングストロー
ム、正規化κＬ（共振器長さ）結合係数０．６〜０．９
とする。測定結果を示す図３に明らかなように、サブマ
ウント３の厚さが３２０μｍ以上の歩留りは、著しく向
上する。
【００１８】図３は、縦軸に単一縦モード発振歩留り横
軸にサブマウント厚さ（×１０μｍ）を採っており、サ
ブマウント３の厚さ３２０μｍを臨界点とした結果とな
った。
軸にサブマウント厚さ（×１０μｍ）を採っており、サ
ブマウント３の厚さ３２０μｍを臨界点とした結果とな
った。
【００１９】この結果に関与する要因としてＬＤ素子に
加わる残留ストレスに注目し、多層シェル型のモデルを
用いて解析した。
加わる残留ストレスに注目し、多層シェル型のモデルを
用いて解析した。
【００２０】一般的に３層の多層構造において ｔ：全厚さ（ｔ＝ｔ1 ＋ｔ2 ＋ｔ3 ） ｔ1 ：ｉ層目の厚さ（ｉ＝１〜３：ｉ＝１はＣｕで２ｍ
ｍ、ｉ＝２はシリコンで厚さｄ、ｉ＝３はＩｎＰで１０
０μｍ） α1 ：ｉ層目の熱膨脹係数（ｉ＝１〜３） Ｅ1 ：ｉ層目のヤング率（ｉ＝１〜３） Ｒ：曲率半径 ΔＴ：接着温度と測定温度（通常は２５℃）との差 σ1 ：ｉ層目に加わる平均ストレス（ｉ＝１〜３） とすると、銅、シリコンならびにＩｎＰの組合せでは、
α1 ＞α2 ＞α3 なることを考慮して曲率半径は、 Ｒ＝ｔ3 ／［６｛ｔ1 ｔ2 （α1 −α2 ）＋ｔ2 ｔ3 （α2 −α3 ）｝ΔＴ］ となる。
ｍ、ｉ＝２はシリコンで厚さｄ、ｉ＝３はＩｎＰで１０
０μｍ） α1 ：ｉ層目の熱膨脹係数（ｉ＝１〜３） Ｅ1 ：ｉ層目のヤング率（ｉ＝１〜３） Ｒ：曲率半径 ΔＴ：接着温度と測定温度（通常は２５℃）との差 σ1 ：ｉ層目に加わる平均ストレス（ｉ＝１〜３） とすると、銅、シリコンならびにＩｎＰの組合せでは、
α1 ＞α2 ＞α3 なることを考慮して曲率半径は、 Ｒ＝ｔ3 ／［６｛ｔ1 ｔ2 （α1 −α2 ）＋ｔ2 ｔ3 （α2 −α3 ）｝ΔＴ］ となる。
【００２１】更にＬＤ素子１に加わるストレスσ3 は σ3 ＝ Ｅ3 ［ｔ1 ／ｔ［（α1 −α3 ）ΔＴ−｛（ｔ1 ＋２ｔ2 ＋ｔ3 ）／(2Ｒ) ｝］ ＋ｔ3 ／（２Ｒ）］ となり、各数値を本発明にあてはめると以下のようにな
る。
る。
【００２２】α1 ＝１．６７×１０-5ｄｅｇ-1、α2 ＝
７．３×１０-6ｄｅｇ-1、α3 ＝５．５×１０-5ｄｅｇ
-1、Ｅ3 ＝６．５３×１０11ｄｙｎ／ｃｍ2更に、ｔ1
＝２×１０-1ｃｍ、ｔ2 ＝ｄ×１０-4ｃｍ、ΔＴ＝２７
５℃となる。
７．３×１０-6ｄｅｇ-1、α3 ＝５．５×１０-5ｄｅｇ
-1、Ｅ3 ＝６．５３×１０11ｄｙｎ／ｃｍ2更に、ｔ1
＝２×１０-1ｃｍ、ｔ2 ＝ｄ×１０-4ｃｍ、ΔＴ＝２７
５℃となる。
【００２３】次にｄとσ3 の関係を図４に示す。縦軸に
ストレスσ（×１０9 ｄｙｎ）、横軸にサブマウント厚
さ（×１０μｍ）を採っており、図３と比べるとσ3 の
値が、１×１０9 ｄｙｎ以下の範囲でＤＣ特性における
単一縦モード発振歩留りが約１．６倍以上に改善する。
従って本発明に係わる光半導体装置では、半導体レーザ
ダイオード素子に加わるストレス値が１×１０9 ダイン
以下になるように前記サブマウントの厚さを選定する根
拠とする。
ストレスσ（×１０9 ｄｙｎ）、横軸にサブマウント厚
さ（×１０μｍ）を採っており、図３と比べるとσ3 の
値が、１×１０9 ｄｙｎ以下の範囲でＤＣ特性における
単一縦モード発振歩留りが約１．６倍以上に改善する。
従って本発明に係わる光半導体装置では、半導体レーザ
ダイオード素子に加わるストレス値が１×１０9 ダイン
以下になるように前記サブマウントの厚さを選定する根
拠とする。
【００２４】なお、単一縦モード発振歩留りの測定に際
しては、位相シフト部に関しては、有る時と無い時につ
いて夫々行ったことを付記する。
しては、位相シフト部に関しては、有る時と無い時につ
いて夫々行ったことを付記する。
【００２５】このように、解析によるストレスの値が前
記の範囲にあれば、金属放熱体２やサブマウント３の材
質は、前記の材質に限定されず、また、ＤＦＢ型のＬＤ
素子に限らず、類似構造のＤＢＲ型のＬＤ素子にも適用
できる。
記の範囲にあれば、金属放熱体２やサブマウント３の材
質は、前記の材質に限定されず、また、ＤＦＢ型のＬＤ
素子に限らず、類似構造のＤＢＲ型のＬＤ素子にも適用
できる。
【００２６】
【発明の効果】このように、ＬＤ素子１に加わるストレ
スの最大値を、サブマウント３の厚さを最適化すること
により選定して、マウント後のＬＤ素子の特性変化を抑
制し、制御性及びＤＣ特性歩留まりの向上を達成でき
る。
スの最大値を、サブマウント３の厚さを最適化すること
により選定して、マウント後のＬＤ素子の特性変化を抑
制し、制御性及びＤＣ特性歩留まりの向上を達成でき
る。
【図１】従来の光半導体装置の構造の概略を示す断面図
である。
である。
【図２】本発明に係わる光半導体装置の構造の概略を示
す断面図である。
す断面図である。
【図３】本発明によるサブマウント厚とＤＣ特性におけ
る単一縦モード発振歩留りの変化を示す図である。
る単一縦モード発振歩留りの変化を示す図である。
【図４】本発明におけるサブマウントの厚さとＬＤ素子
に加わるストレスの関係を表す図である。
に加わるストレスの関係を表す図である。
１：ＬＤ素子、 ２：金属放熱体、 ３：サブマウント、 ４：半田層、 ５：金属細線。
Claims (1)
- 【請求項１】 金属放熱体に固着するサブマウントと，
このサブマウントを介して取付けるＩｎＰを基板材料と
する分布帰還型もしくは分布反射型半導体レーザダイオ
ード素子とを具備し，前記半導体レーザダイオード素子
に加わるストレス値が１×１０9 ダイン以下になるよう
に前記サブマウントの厚さを選定することを特徴とする
光半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16649592A JPH0613702A (ja) | 1992-06-25 | 1992-06-25 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16649592A JPH0613702A (ja) | 1992-06-25 | 1992-06-25 | 光半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613702A true JPH0613702A (ja) | 1994-01-21 |
Family
ID=15832431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16649592A Pending JPH0613702A (ja) | 1992-06-25 | 1992-06-25 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613702A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168445A (ja) * | 1999-09-30 | 2001-06-22 | Denso Corp | 半導体レーザ装置 |
| JP2002299744A (ja) * | 2001-04-02 | 2002-10-11 | Sony Corp | 半導体レーザアセンブリ |
| CN105244755A (zh) * | 2015-10-24 | 2016-01-13 | 长沙青波光电科技有限公司 | 低应力高精度定位半导体激光单管芯片封装方法 |
-
1992
- 1992-06-25 JP JP16649592A patent/JPH0613702A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168445A (ja) * | 1999-09-30 | 2001-06-22 | Denso Corp | 半導体レーザ装置 |
| JP2002299744A (ja) * | 2001-04-02 | 2002-10-11 | Sony Corp | 半導体レーザアセンブリ |
| CN105244755A (zh) * | 2015-10-24 | 2016-01-13 | 长沙青波光电科技有限公司 | 低应力高精度定位半导体激光单管芯片封装方法 |
| CN105244755B (zh) * | 2015-10-24 | 2018-04-03 | 长沙青波光电科技有限公司 | 半导体激光单管芯片封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1434320B1 (en) | Semiconductor laser device and method of manufacturing the same | |
| JP2001168442A (ja) | 半導体レーザ素子の製造方法、配設基板および支持基板 | |
| JP2000252593A (ja) | ２波長半導体レーザ素子及びその製造方法 | |
| JP2001189519A (ja) | 半導体レーザ装置 | |
| JP2003101113A (ja) | 窒化物半導体レーザ装置 | |
| US5604761A (en) | Layered semiconductor laser having solder laminations and method of making same | |
| US20100296537A1 (en) | Optical component and method of manufacturing thereof | |
| Merritt et al. | Controlled solder interdiffusion for high power semiconductor laser diode die bonding | |
| US6961357B2 (en) | Semiconductor laser module | |
| US5684816A (en) | Light Interactive semiconductor device including wire connection at internal light distribution maximum | |
| US7359416B2 (en) | Optical semiconductor device | |
| JP2007250739A (ja) | 光半導体装置 | |
| JPH0613702A (ja) | 光半導体装置 | |
| US6829264B2 (en) | Laser frequency aging compensation | |
| JP2002299744A (ja) | 半導体レーザアセンブリ | |
| JP4755199B2 (ja) | 多波長集積半導体レーザ装置の製造方法 | |
| JPH0533838B2 (ja) | ||
| JPH04207091A (ja) | 半導体レーザ装置 | |
| US6967982B2 (en) | Semiconductor laser device with a strain reduction cushion function, semiconductor laser module, and semiconductor laser device fabrication method | |
| JP4974563B2 (ja) | 光半導体装置 | |
| KR20000005598A (ko) | 반도체발광장치 | |
| GB2306048A (en) | Electrodes for semiconductor lasers | |
| JP2003258365A (ja) | 半導体レーザ装置、半導体レーザモジュールおよび半導体レーザ装置の製造方法 | |
| JPH05183239A (ja) | 半導体レーザ装置 | |
| JP2677219B2 (ja) | 半導体レ−ザの製造方法 |