JPH06131264A - キャッシュメモリ制御方式 - Google Patents

Abstract

(57)【要約】 【構成】アドレス変換を制御するマッピング制御部にマ
ッピングの削除を検出するためのマッピング削除検出手
段１３ａと、マッピングが削除される領域のキャッシュ
メモリ上のデータを破棄制御するためのキャッシュ破棄
制御手段１４ａで構成される。 【効果】マッピング削除と連動して自動的にマッピング
が削除される領域のデータが占めるキャッシュメモリを
破棄制御することにより、オペレーティングシステムに
負担を掛けることなくキャッシュメモリの効率的な利用
が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵとメモリの間に
キャッシュメモリを備え、論理アドレスから物理アドレ
スへのアドレス変換を行うアドレス変換機構を有する計
算機におけるキャッシュメモリの制御方式に関する。

【０００２】

【従来の技術】近年、ＲＩＳＣ技術を用いた高速ＣＰＵ
が主流となりつつあるが、ＣＰＵの性能とメモリアクセ
ス速度のギャップは広がっており、このギャップを埋め
るためにＣＰＵとメモリ間に配置されるキャッシュメモ
リの役割が重要になっている。

【０００３】一方、キャッシュメモリはメモリに比較し
て小容量であるため効率的に利用することが要求され、
このことは計算機速度に大きく影響する。

【０００４】ワークステーション等の計算機は、固定長
の領域(以降、ページと呼ぶ)に対する論理アドレスと物
理アドレスの対応情報(以降、マッピングと呼ぶ)群をア
ドレス変換機構が保持しており、このマッピングを用い
て論理アドレスから物理アドレスの変換を行う。

【０００５】通常これらのマッピング情報の設定および
削除は、オペレーティングシステムと呼ばれる基本ソフ
トウエアのみが行う。そして、マッピング情報の設定お
よび削除は一般に計算機が備えるマッピング操作指令を
発行して行うか、または、アドレス変換機構が認識す
る、メモリ上に作成されたマッピング情報テーブルを操
作することで達成される。

【０００６】オペレーティングシステムはマッピングの
削除の際に、この領域は将来アクセスされることがない
ためキャッシュメモリ上に配置されたこの領域のデータ
をキャッシュメモリから追い出す必要があるが、従来の
ハードウエアはこのマッピングの削除とキャッシュメモ
リの破棄に連動がなく全く独立しているため次のような
問題点があった。

【０００７】通常、オペレーティングシステムはキャッ
シュメモリの内容をキャッシュ破棄指令を発行して明示
的に破棄するか、または、キャッシュメモリに配置した
ままの状態に保つかのどちらかの処置を行う。キャッシ
ュメモリを破棄する場合、ハードウエアが一般にある固
定の長さのキャッシュ破棄を行う指令しか持っていない
ため、ソフトウエアが必要な回数だけこの指令をループ
させて破棄を行う。例えば、１回のキャッシュ破棄指令
で３２バイトのキャッシュメモリを破棄する場合、４Ｋ
バイトの領域を破棄するには２５６回のキャッシュライ
ン破棄指令の発行が必要となる。これは無視できない処
理オーバヘッドとなる。また、ハードウエアにはすべて
のキャッシュメモリを一括して破棄する指令を持ってい
るものもあるが、この場合は有効なキャッシュメモリ上
のデータまでも破棄することになる。

【０００８】一方、キャッシュメモリの破棄を行わない
場合は、キャッシュメモリがアクセスされることがない
にもかかわらず、貴重なキャッシュ資源を占有してしま
うことになる。

【０００９】

【発明が解決しようとする課題】従来のようにある領域
のマッピング削除とその領域のデータが格納されたキャ
ッシュメモリの破棄動作が連動していないと、処理オー
バヘッドの発生もしくはキャッシュの無駄使いが生じて
しまう。

【００１０】本発明の目的はマッピング削除と当該領域
のキャッシュ破棄動作を連動させることにより上記問題
点を解決することにある。

【００１１】

【課題を解決するための手段】図１は本発明の動作原理
を示すブロック図である。図１において、１０はＣＰ
Ｕ、１１はメインメモリ、１２はキャッシュメモリ、１
３は論理アドレスを物理アドレスに変換するためのマッ
ピング制御部、１４はキャッシュを制御するためのキャ
ッシュ制御部を表す。

【００１２】ＣＰＵとメモリおよびキャッシュメモリは
データバスおよびアドレスバスで結合されている。この
ようなシステム構成でマッピングの削除とそれに連動し
たキャッシュの破棄制御を行うことでキャッシュの効率
的な利用を可能とするために、マッピング制御部にマッ
ピング削除の要求を検出するマッピング削除検出手段１
３ａ、キャッシュ制御部にマッピング削除検出手段から
の要求に応じて指定された領域のキャッシュメモリ上の
データの破棄制御を行なうキャッシュ破棄制御手段１４
ａを設ける。

【００１３】

【作用】ＣＰＵからある領域に対するマッピングの削除
が行われると、これがマッピング削除検出手段で検出さ
れる。マッピング削除検出手段ではマッピングが削除さ
れる領域のデータ破棄をキャッシュ破棄制御手段に要求
する。そうすると、キャッシュ破棄制御手段はキャッシ
ュメモリを調べ、要求のあった領域のデータがキャッシ
ュメモリ上に存在している場合はこれについて破棄制御
を行う。

【００１４】このように、ある領域のマッピングの削除
要求とこの領域が占めるキャッシュメモリ上のデータの
破棄制御とを連動させることにより、使用されないキャ
ッシュメモリを自発的に破棄し、キャッシュメモリの効
率的な利用を実現する。

【００１５】

【実施例】図１において１３は論理アドレスを物理アド
レスに変換するためのマッピング制御部であるが、本実
施例ではたとえば次の動作を行う。

【００１６】本マッピング制御部は４Ｋバイトの連続す
る仮想メモリ領域を４Ｋバイトの連続する物理メモリ領
域にマップするためのマッピングを複数個保持する。こ
のマッピングの設定／削除は専用のマッピング設定およ
びマッピング削除指令を発行することにより行う。マッ
ピング制御部に保持するマッピングが、ある上限個数で
あるときにマッピング設定指令によりマッピングを設定
する場合は、マッピング制御部がランダムに一つマッピ
ングを選択してこれを削除する。

【００１７】１４はキャッシュを制御するためのキャッ
シュ制御部を表すが、同様に本実施例ではキャッシュ制
御部はたとえば次の動作を行う。キャッシュ制御部はキ
ャッシュメモリにデータを持ってきたり、キャッシュメ
モリ上のデータをメモリに書き戻したり、キャッシュメ
モリ上のデータを破棄したりするものである。キャッシ
ュメモリはラインと呼ばれる単位に分割されており、キ
ャッシュメモリとメモリ間のデータ転送、および、デー
タ破棄はこのライン単位に行う。キャッシュメモリはラ
インサイズで分割されており、この分割されたキャッシ
ュメモリを、便宜上、スロットと呼ぶ。メモリ上のデー
タをキャッシュメモリに持ってくるに当っては、空きス
ロットがあればここに持ってくる。空きスロットがなけ
ればLRUアルゴリズムにより時間的に最も最近アクセス
されなかったものを選択してここに持ってくる。空きス
ロットか否かはスロットごとに保持する無効ビットによ
り判定される。

【００１８】マッピング制御部１３にはＣＰＵからのマ
ッピング削除の要求を検出するマッピング削除検出手段
１３ａを含む。このマッピング削除検出手段はマッピン
グ削除指令が発行されたときに、マッピング削除要求さ
れた領域のデータをキャッシュメモリから破棄するため
の要求をキャッシュ制御部に要求する。

【００１９】キャッシュ制御部１４にはマッピング削除
検出手段１３ａからの要求を受取り、指定された領域に
対するキャッシュメモリ上のデータを破棄制御するため
のキャッシュ破棄制御手段１４ａを含む。

【００２０】さらに、キャッシュメモリ１２の各スロッ
ト１２ａにはスロットが使用されていないことを示す無
効フラグ１２ｂ、スロットのデータを優先的に解放可能
であることを示す破棄候補フラグ１２ｃを持つ。この破
棄候補フラグはキャッシュ制御部により判定される。キ
ャッシュ制御部はキャッシュメモリに未使用スロットが
ない場合、つまり、無効フラグが設定されたスロットが
ない場合、この破棄候補フラグが設定されているスロッ
トを優先的に使用するような制御を行う。

【００２１】ここで、ある領域Ａに対してマッピング削
除指令が発行されて、これに伴いキャッシュが制御され
る動作を順を追って解説する。

【００２２】ある領域Ａのマッピング削除指令が発行さ
れると、マッピング制御部のマッピング削除検出手段が
これを検出して、キャッシュ制御部のキャッシュ破棄制
御手段に対して領域Ａの内容を保持するキャッシュメモ
リ上のデータを破棄する要求を行う。要求を受け取った
キャッシュ破棄制御手段は領域Ａの占めるすべてのキャ
ッシュメモリを破棄するか、または、キャッシュメモリ
スロットに対して破棄候補フラグを設定する。これによ
り、領域Ａのマッピング削除指令に連動して領域Ａの占
めるキャッシュメモリ上のデータが破棄または破棄候補
となる。

【００２３】ここで、マッピング削除指令はパラメタで
キャッシュ破棄方法を選択可能となっている。パラメタ
で指定するキャッシュ破棄方法は次の二つのどちらかが
指定される。（ａ）マッピング削除指令の発行後にマッ
ピング削除の対象となった領域が必ずアクセスされない
場合に指定するもので、この領域はアクセスされないの
でキャッシュ上のデータを直ちに破棄するものである。
（ｂ）この領域がマッピング削除後にアクセスされる可
能性がある場合に指定するもので、キャッシュメモリ上
のデータを破棄候補としてマークしておき直ちにはキャ
ッシュを破棄しないものである。破棄候補としてマーク
されたキャッシュ上のデータはキャッシュメモリが空き
が無くなったときに優先的に破棄される。このパラメタ
はマッピング削除検出手段からのキャッシュ破棄制御手
段に、それぞれキャッシュ破棄要求，キャッシュ破棄候
補化要求として通知される。

【００２４】図２を用いてマッピング削除検出手段から
要求が発行されたときのキャッシュ破棄制御手段の動作
を説明する。

【００２５】まず、キャッシュ破棄要求であるかどうか
を調べる(ステップ２１)。ここでキャッシュ破棄要求で
あればキャッシュメモリ上の領域Ａの内容をすべて破棄
する(ステップ２２)。つまり、領域Ａの内容を保持する
すべてスロットに無効フラグを設定する。キャッシュ破
棄要求でなければ次にキャッシュ破棄候補化要求である
かどうかを調べる(ステップ２３)。キャッシュ解放候補
化要求であれば、領域Ａの内容を保持するすべてのキャ
ッシュメモリスロットの破棄候補フラグを設定する(ス
テップ２４)。

【００２６】図３は、キャッシュ制御部のキャッシュメ
モリのスロット選択の方法のフロー図である。キャッシ
ュ制御部では、領域Ｂに対してキャッシュメモリを割当
てる必要が発生したとき、図３に示すフローでキャッシ
ュメモリを割当てる。

【００２７】まず、キャッシュメモリに空きスロットが
存在するかどうかを調べる（ステップ３１）。これは、
キャッシュラインの無効フラグが設定されているか否か
で判定する。空きスロットが複数存在するときはそのう
ちどれかを何らかのアルゴリズム(ランダム，スロット
番号の若いものから優先的に等々)により選択する（ス
テップ３２）。空きスロットが存在しない場合は、優先
的に解放できることを示す破棄候補フラグが設定された
スロットがあるかどうかを判定し(ステップ３３)、あれ
ばこのうち一つを何らかのアルゴリズムにより選択する
(ステップ３４)。空きスロットおよび破棄候補フラグの
設定されたスロットともに存在しない場合は、使用中の
スロットのどれか一つをＬＲＵのアルゴリズムにより選
択しこれを選択する(ステップ３５)。

【００２８】以上のようにキャッシュ制御部がキャッシ
ュメモリのスロットを選択するため、マッピングが削除
されアクセスされる可能性が無くなった、または、アク
セスされる可能性が低くなった領域のデータを保持して
いるスロットが優先的に選択されることになる。これに
より、キャッシュメモリの効率的な利用が達成される。

【００２９】キャッシュメモリにはキャッシュとメモリ
のマッピング方式としてダイレクトマップ方式，セット
アソシエティブ方式，フルアソシエティブ方式がある
が、本発明の効果があるのはセットアソシエティブ方式
とフルアソシエティブ方式であり、ダイレクトマップ方
式を採用したキャッシュに対しては効果がない。これは
ダイレクトマップ方式ではメモリ上のある領域は一つの
限られたキャッシュメモリスロットにしか配置されない
ため、いくらスロットを空きにしてもこれを使用する領
域でない限りこのスロットにデータを配置できないため
である。

【００３０】一方、キャッシュメモリには書き込み直後
にメモリに反映するライトスルー方式、キャッシュから
追い出されるときにメモリに反映するライトバック方式
といった書き込みに対する制御方式のバリエーション，
キャッシュメモリ上のデータがどのメモリのものである
かを示すタグを論理アドレスをベースにするか物理アド
レスにするかといったキャッシュアドレス付けに関する
バリエーション等、様々なバリエーションが存在する。
本発明は上記のマッピング方式のバリエーションを除い
た様々なバリエーションには無関係に効果的に働く。

【００３１】また、本実施例では専用のマッピング削除
指令ある計算機を前提としているが、マッピング削除指
令を持たない計算機であっても、仮想アドレスから物理
アドレスのマッピングの削除を検出する手段を持ってい
れば本発明は適用可能である。

【００３２】

【発明の効果】本発明によれば、キャッシュメモリの効
率的な利用が可能となる。最近では計算機の計算速度は
どれだけキャッシュミスを低く抑えるかに大きく依存す
る。よって、本発明によるキャッシュメモリの効率的な
利用がキャッシュミスの低減に貢献し、プログラムの処
理速度をあげることができるようになる。

【図面の簡単な説明】

【図１】本発明の動作原理を示すブロック図。

【図２】キャッシュメモリ破棄制御手段の動作を示すフ
ローチャート。

【図３】キャッシュ制御部のキャッシュメモリスロット
選択の方法を表したフローチャート。

【符号の説明】

１０…ＣＰＵ、１１…メモリ、１２…キャッシュメモ
リ、１２ａ…キャッシュメモリスロット、１２ｂ…無効
フラグ、１２ｃ…破棄候補フラグ、１３…マッピング制
御部、１３ａ…マッピング削除検出手段、１４…キャッ
シュ制御部、14ａ…キャッシュ破棄制御手段。

Claims (2)

【特許請求の範囲】
1. 【請求項１】ＣＰＵとメモリの間にキャッシュメモリを
   備え、論理アドレスから物理アドレスへのアドレス変換
   機構を具備する計算機装置において前記論理アドレスか
   ら前記物理アドレスへのマッピングの削除を検出するマ
   ッピング削除検出手段と、マッピング削除が行われた領
   域のデータを保持するキャッシュメモリに対してキャッ
   シュ破棄制御を行うキャッシュ破棄制御手段とを備え、
   前記キャッシュメモリ上のデータの破棄制御をマッピン
   グの削除に連動して自動的に行うことにより、前記キャ
   ッシュメモリを効率的に利用することを特徴とするキャ
   ッシュメモリ制御方式。
2. 【請求項２】請求項１において、前記キャッシュメモリ
   上のデータ破棄を伴うマッピング削除指令を備え、前記
   マッピング削除指令のパラメタで前記キャッシュメモリ
   のデータ破棄方法を指定することが可能であるキャッシ
   ュメモリ制御方式。