JPH0612872B2 - Current switching circuit - Google Patents

Current switching circuit

Info

Publication number
JPH0612872B2
JPH0612872B2 JP59203749A JP20374984A JPH0612872B2 JP H0612872 B2 JPH0612872 B2 JP H0612872B2 JP 59203749 A JP59203749 A JP 59203749A JP 20374984 A JP20374984 A JP 20374984A JP H0612872 B2 JPH0612872 B2 JP H0612872B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
base
current
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59203749A
Other languages
Japanese (ja)
Other versions
JPS6181024A (en
Inventor
光俊 菅原
典生 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
NEC Corp
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK, Nippon Electric Co Ltd filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP59203749A priority Critical patent/JPH0612872B2/en
Publication of JPS6181024A publication Critical patent/JPS6181024A/en
Publication of JPH0612872B2 publication Critical patent/JPH0612872B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はトランジスタスイッチによる電流切換回路に関
するものである。
TECHNICAL FIELD The present invention relates to a current switching circuit using a transistor switch.

(従来の技術) 従来、この種の電流切換回路に於て、入出力電流の誤差
を低減させるように切換スイッチ部は、第3図の回路図
の様に、4個のトランジスタTr1〜Tr4によるダーリン
トン差動接続で構成されていた。図中、Xは被切換電
流の入力端子、A,Aは被切換電流の出力端子、C
,Cは切換スイッチのコントロール端子である。こ
の入出力電流の誤差は、電流源Iより供給される被切換
電流が切換スイッチ部を経由して出力される際、その切
換スイッチ部のトランジスタのベース電流分によって生
じるものである。
(Prior Art) Conventionally, in this type of current switching circuit, the changeover switch unit has four transistors T r1 to T r as shown in the circuit diagram of FIG. 3 so as to reduce the error of the input / output current. It was composed of Darlington differential connection by r4 . In the figure, X 1 is the input terminal of the switched current, A 1 and A 2 are the output terminals of the switched current, and C
1 and C 2 are control terminals of the changeover switch. The error of the input / output current is caused by the base current of the transistor of the changeover switch section when the changed current supplied from the current source I is output via the changeover switch section.

例えば、トランジスタTr3,Tr4による切換スイッチ部
がオフ状態にあり、トランジスタTr1r2による切換ス
イッチ部がオン状態にある時、出力端子Aに得られる
出力電流Iの電流源電流Iに対する誤差電流ΔIは次
の様になる。
For example, when the changeover switch section formed by the transistors T r3 and T r4 is in the OFF state and the changeover switch section formed by the transistors T r1 and r2 is in the ON state, the current source current I 0 of the output current I 0 obtained at the output terminal A 1 is obtained. The error current ΔI with respect to is as follows.

但し、βは切換スイッチとなるトランジスタのエミッタ
接地での電流増幅率である。
Here, β is the current amplification factor when the emitter of the transistor that serves as a changeover switch is grounded.

このダーリントン接続構成の切換スイッチに対し、第4
図の様なトランジスタ1個の切換スイッチによる電流切
換回路もある。この図では、トランジスタTr6がオフ状
態、トランジスタTr5がオン状態にあり、トランジスタ
r5のコレクタ端子Aに出力電流I0′が得られる。
この回路では、出力電流I0′の電流源の電流Iに対す
る誤差電流ΔI′は次の様になる。
This is the fourth switch for this switch with Darlington connection.
There is also a current switching circuit using a single transistor changeover switch as shown in the figure. In this figure, the transistor T r6 is off and the transistor T r5 is on, and the output current I 0 ′ is obtained at the collector terminal A 3 of the transistor T r5 .
In this circuit, the error current ΔI ′ of the output current I 0 ′ with respect to the current I of the current source is as follows.

ここでβ=100とすると、出力電流の電流源電流に対
する誤差は、第3図の場合、前記(1)式より0.00098%で
あるのに対し、第4図の場合は前記(2)式により0.99%
となる。即ち、第3図の様なダーリントン接続による切
換スイッチは、第4図のトランジスタ1個による切換ス
イッチに比べ誤差が大きく改善され、高精度の電流切換
回路となるのである。
Assuming that β = 100, the error of the output current with respect to the current source current is 0.00098% in the case of FIG. 3 from the equation (1), whereas in the case of FIG. 4, it is calculated by the equation (2). 0.99%
Becomes That is, the changeover switch by the Darlington connection as shown in FIG. 3 has a significantly improved error as compared with the changeover switch by one transistor shown in FIG. 4 and becomes a highly accurate current changeover circuit.

しかしながら、ダーリントン接続による電流切換回路は
切換のスイッチングスピードが遅いという欠点がある。
However, the current switching circuit by the Darlington connection has a drawback that the switching speed of switching is slow.

いま、第3図に於て、トランジスタTr1,Tr2による切
換スイッチのコントロール信号がハイレベルで、同切換
スイッチがオン状態にあり、トランジスタTr3,Tr4
よる切換スイッチのコントロール信号がローレベルで同
切換スイッチがオフ状態にあるとする。ここでコトロー
ル信号のハイレベル,ローレベルとは、前者が電流切換
スイッチの入力端子Xの電位に対し、同スイッチがオ
ン状態となるような電位のことであり、後者は同様に入
力端子Xの電位に対し、同スイッチがオフ状態となる
ような電位のことであり、ハイレベルとローレベルとの
電位差は差動回路の原理より400〜600mV程度の
ものとなる。
Now, in FIG. 3, the control signal of the changeover switch by the transistors T r1 and T r2 is at high level, the changeover switch is in the ON state, and the control signal of the changeover switch by the transistors T r3 and T r4 is at low level. And the changeover switch is in the off state. Here, the high level and the low level of the control signal are the potentials such that the former is in the ON state with respect to the potential of the input terminal X 1 of the current changeover switch, and the latter is similarly the input terminal X 1. This is a potential with which the switch is turned off with respect to the potential of 1. The potential difference between the high level and the low level is about 400 to 600 mV according to the principle of the differential circuit.

次に、トランジスタTr1,Tr2による切換スイッチのコ
ントロール信号がローレベルになるのと同期して、トラ
ンジスタTr3,Tr4による切換スイッチのコントロール
信号がハイベルに変化すると、出力電流Iは出力端子
から出力端子Aへと移行する。この時の出力電流
の変化は、第5図に示す様にコントロール信号の変化よ
り時間tなる遅れを生ずる。
Next, when the control signal of the changeover switch by the transistors T r3 and T r4 changes to high level in synchronization with the control signal of the changeover switch by the transistors T r1 and T r2 becoming low level, the output current I 0 is output. The terminal A 1 is transferred to the output terminal A 2 . Change in the output current at this time produces a fifth becomes time t s than the change of the control signal as shown in FIG delay.

この遅れはトランジスタTr2のベース領域に蓄積された
電荷に起因するもので、次の様に考えることが出来る。
すなわちトランジスタTr1,Tr2による切換スイッチが
オン状態の時は、トランジスタTr2のベース領域にはエ
ミッタ接合容量等のトランジスタ個有の特性と、駆動条
件によって定まるQなる電荷が蓄積されていると考えら
れる。
This delay is due to the charges accumulated in the base region of the transistor T r2 and can be considered as follows.
That is, when the changeover switch formed by the transistors T r1 and T r2 is in the ON state, the characteristic of each transistor such as the emitter junction capacitance and the charge Q which is determined by the driving condition are accumulated in the base region of the transistor T r2 . Conceivable.

次に、トランジスタTr1のベース電位がローレベルにな
り、トランジスタTr1がオフ状態なると、トランジスタ
r2のベース領域の電荷QはトンランジスタTr1のエミ
ッタ・ベース間のハイインピーダンスを経て放電される
ことになるが、この電荷Qが十分に放電しきるまでトラ
ンジスタTr2はオン状態にあり、この間出力端子A
出力電流が流れることになり、電流の切換が100%行
われるまで時間を要することになる。即ち、電流切換の
スイッチングスピードを低下させていることになる。
Then, the base potential of the transistor T r1 becomes low level, the transistor T r1 is turned off, the charge Q of the base region of the transistor T r2 is discharged through a high impedance between the emitter and base of Tonranjisuta T r1 However, the transistor T r2 remains in the ON state until the charge Q is fully discharged, and the output current flows to the output terminal A 1 during this period, and it takes time until the current is switched to 100%. become. That is, the switching speed of current switching is reduced.

(発明の目的) 本発明の目的は、かかる電流切換のスイッチングスピー
ドを改善した電流切換回路を提供することにある。
(Object of the Invention) An object of the present invention is to provide a current switching circuit in which the switching speed of such current switching is improved.

(発明の構成) 本発明の電流切換回路は、入力端子に供給される入力電
流を第1及び第2のコントロール端子に与えられるコン
トロール信号及び反転コントロール信号に応じて第1ま
たは第2の出力端子から出力する電流切換回路であっ
て、基準電圧端子と上記入力端子との間に接続された電
流源、エミッタが上記入力端子にコレクタが上記第1の
出力端子にそれぞれ接続された第1導電型の第1のトラ
ンジスタ、エミッタが上記入力端子にコレクタが上記第
2の出力端子にそれぞれ接続された上記第1導電型の第
2のトランジスタ、ベースが上記第1のコントロール端
子にエミッタが上記第1のトランジスタのベースにコレ
クタが上記第1の出力端子にそれぞれ接続された上記第
1導電型の第3のトランジスタ、ベースが上記第2のコ
ントロール端子にエミッタが上記第2のトランジスタの
ベースにコレクタが上記第2の出力端子にそれぞれ接続
された上記第1導電型の第4のトランジスタ、ベースが
上記第1のコントロール端子にエミッタが上記第1のト
ランジスタのベースにコレクタが上記基準電圧端子にそ
れぞれ接続された第2導電型の第5のトランジスタ、及
びベースが上記第2のコントロール端子にエミッタが上
記第2のトランジスタのベースにコレクタが上記基準電
圧端子にそれぞれ接続された上記第2導電型の第6のト
ランジスタを有することを特徴とする。
(Structure of the Invention) According to the current switching circuit of the present invention, the input current supplied to the input terminal is supplied to the first and second control terminals according to the control signal and the inverted control signal. A current source circuit connected between a reference voltage terminal and the input terminal, a first conductivity type in which an emitter is connected to the input terminal and a collector is connected to the first output terminal. Second transistor of the first conductivity type, the emitter of which is connected to the input terminal and the collector of which is connected to the second output terminal, the base of which is the first control terminal and the emitter of which is the first control terminal. The third transistor of the first conductivity type, the collector of which is connected to the first output terminal, and the base of which is the second controller. The roll terminal has the emitter connected to the base of the second transistor, and the collector connected to the second output terminal. The fourth transistor of the first conductivity type has the base connected to the first control terminal and the emitter connected to the second control terminal. A second transistor of the second conductivity type, the collector of which is connected to the base of the first transistor, and the base of which is the second control terminal, the emitter of which is the base of the second transistor which is the collector of which is described above; It is characterized by having the sixth transistor of the second conductivity type connected to the reference voltage terminal, respectively.

本発明の電流切換回路によれば、第1のコントロール端
子に第3のトランジスタをオフさせる電位が与えられる
と第5のトランジスタはオンして第1のトランジスタの
ベースの蓄積電荷を放電させ、この放電が終わると第5
のトランジスタは放電によるエミッタ電位の低下により
自らオフになるので、飽和が起きず第5のトランジスタ
のターンオフ時間が問題とならないから、次の第1のト
ランジスタのターンオンも高速にできる。さらに、第2
のコントロール端子に第4のトランジスタをオフさせる
電位が与えられると第6のトランジスタはオンして第2
のトランジスタのベースの蓄積電荷を放電させ、この放
電が終わると第6のトランジスタは放電によるエミッタ
電位の低下により自らオフになるので、飽和が起きず第
6のトランジスタのターンオフ時間が問題とならないか
ら、次の第2のトランジスタのターンオフも高速にでき
る。さらに、入力端子と基準電圧端子との間に電流源が
設けらているので、第5及び第6のトランジスタが入力
端子に直接接続されているものと比べて、第5及び第6
のトランジスタの放電能力を向上させることができる。
According to the current switching circuit of the present invention, when the potential for turning off the third transistor is applied to the first control terminal, the fifth transistor is turned on to discharge the accumulated charge in the base of the first transistor, Fifth after discharging
Since the transistor (1) turns off by itself due to the decrease in the emitter potential due to discharge, saturation does not occur and the turn-off time of the fifth transistor does not matter, so that the turn-on of the next first transistor can be performed at high speed. Furthermore, the second
When a potential for turning off the fourth transistor is applied to the control terminal of, the sixth transistor turns on and the second transistor turns on.
The stored charge in the base of the transistor is discharged, and when this discharge ends, the sixth transistor turns off by itself due to the decrease in the emitter potential due to the discharge, so that saturation does not occur and the turn-off time of the sixth transistor does not matter. Also, the turn-off of the next second transistor can be performed at high speed. Further, since the current source is provided between the input terminal and the reference voltage terminal, the fifth and sixth transistors are different from those in which the fifth and sixth transistors are directly connected to the input terminal.
The discharge capacity of the transistor can be improved.

(実施例) 次に本発明を図面により詳細に説明する。(Example) Next, the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例の回路図である。図におい
て、第3図と同一記号は同一構成要素を示し、Tr10
11は本発明により付加されトランジスタTr1〜Tr4と異
極性(pnp)のトランジスタである。いま、トランジ
スタTr1のベース端子にハイレベル信号、トランジスタ
r3のベース端子にローレベル信号が印加されていると
すると、トランジスタTr1,Tr2のベースエミッタ間は
各々順方向バイアスになり、これらトランジスタTr1
r2による切換スイッチはオン状態にあり、他方のトラ
ンジスタTr3,Tr4のベース・エミッタ間は各々逆方向
バイアスとなり、Tr3,Tr4による切換スイッチはオフ
状態にあり、出力電流I0″は出力端子Aに出力され
ている。ここで、ハイレベルとは入力端子Xに対し切
換スイッチが十分オン出来る電位のことであり、ローレ
ベルとはハイレベルより少なくとも1.2〜1.4V低
い電位のことである。次に、トランジスタTr1のベース
端子がローレベル信号になるのと同期してトランジスタ
r3のベース端子がハイレベル信号に変化すると、トラ
ンジスタTr3,Tr4のベース・エミッタ間は順方向バイ
アスとなり、トランジスタTr3,Tr4による切換スイッ
チはオン状態になる。又、トランジスタTr1のベース・
エミッタ間は逆方向バイアスになりオフ状態となると同
時に、トランジスタTr10のベース・エミッタ間はトラ
ンジスタTr2のベース領域の蓄積電荷による電位保持で
順方向にバイアスされ、トランジスタTr10はオン状態
となってトランジスタTr2のベースに蓄積されている電
荷を吸い込み放電させる。この蓄積電荷の放電が終る
と、トランジスタTr10はオフ状態となるが、同時にト
ランジスタTr2も完全にオフ状態となっているので、ト
ランジスタTr1,Tr2による切換スイッチは完全にオフ
状態になる。従って、出力電流は、トランジスタTr3
r4による切換スイッチのみを流れ、出力端子A側に
安全にスイッチングされたことになる。しかも、この時
のトランジスタTr2のベース領域の蓄積電荷の放電は、
コントロール信号がローレベルになるのと同時に開始さ
れるので、極めて短時間でスイッチングされることにな
る。
FIG. 1 is a circuit diagram of an embodiment of the present invention. In the figure, the same symbols as in FIG. 3 indicate the same components, and T r10 ,
Reference numeral 11 is a transistor having a polarity (pnp) different from that of the transistors Tr1 to Tr4 added according to the present invention. Now, assuming that a high-level signal is applied to the base terminal of the transistor T r1 and a low-level signal is applied to the base terminal of the transistor T r3 , forward bias is applied between the base and emitter of the transistors T r1 and T r2. Transistor T r1 ,
The changeover switch by T r2 is in the ON state, the base-emitter of the other transistors T r3 and T r4 are reverse biased, and the changeover switch by T r3 , T r4 is in the OFF state, and the output current I 0 ″. Is output to the output terminal A 1. Here, the high level is a potential at which the changeover switch can be sufficiently turned on with respect to the input terminal X 1 , and the low level is at least 1.2 to 1. Next, when the base terminal of the transistor T r3 changes to a high level signal in synchronization with the low level signal of the base terminal of the transistor T r1 , the bases of the transistors T r3 and T r4 are changed. A forward bias is applied between the emitters, and the changeover switch formed by the transistors T r3 and T r4 is turned on, and the base of the transistor T r1 is
Emitter is at the same time turned off in reverse biased, the base-emitter of the transistor T r10 is forward biased at a potential retention by charges accumulated in the base region of the transistor T r2, transistor T r10 is turned on As a result, the electric charge accumulated in the base of the transistor T r2 is absorbed and discharged. When the discharge of the accumulated charge is completed, the transistor T r10 is turned off, but at the same time, the transistor T r2 is also completely turned off, so that the changeover switch by the transistors T r1 and T r2 is completely turned off. . Therefore, the output current is the transistor T r3 ,
Only the changeover switch by T r4 flows, and it means that the output terminal A 2 is safely switched. Moreover, the discharge of the accumulated charge in the base region of the transistor T r2 at this time is
Since the control signal is started at the same time as the low level, the switching is performed in an extremely short time.

第2図は第1図の回路による出力電流の切換の様子を示
した波形図である。この場合、第5図に比べてスイッチ
ングスピードが大きく改善される。例えば、出力端子に
接続される負荷インピーダンスが10kΩ程度の時、第
5図の場合、切換に要する時間が4〜6μsecであった
のに対し、第2図の場合はその時間が0.5〜1μsec
程度に短縮される。
FIG. 2 is a waveform diagram showing how the output current is switched by the circuit of FIG. In this case, the switching speed is greatly improved as compared with FIG. For example, when the load impedance connected to the output terminal is about 10 kΩ, the time required for switching is 4 to 6 μsec in the case of FIG. 5, whereas that time is 0.5 to 6 μsec in the case of FIG. 1 μsec
Shortened to a degree.

(発明の効果) 以上説明した様に、本発明によれば、電流切換スイッチ
をダーリントン接続による高精度を確保をしたまま、且
つ切換のスイッチを高速にすることが出来る。
(Effects of the Invention) As described above, according to the present invention, the changeover switch can be operated at high speed while ensuring high accuracy by the Darlington connection of the current changeover switch.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の回路図、第2図は第1図の
動作波形図、第3図,第4図は従来のダーリントン差動
およびトランジスタ1個の差動による電流切換回路の回
路図、第5図は第3図の動作波形図である。図におい
て、Tr14,T10,11……トランジスタ、I……電流源
電流、I0〜I0″……出力電流、C1,C2……コントロ
ール端子、A1,A2……出力端子、X……入力端子で
ある。
FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is an operation waveform diagram of FIG. 1, and FIGS. 3 and 4 are conventional Darlington differential and current switching circuits by differential of one transistor. FIG. 5 is an operation waveform diagram of FIG. In the figure, T r1 to 4 , T 10,11 ... Transistor, I ... Current source current, I 0 to I 0 ″ ... Output current, C 1 , C 2 ... Control terminal, A 1 , A 2 ... ... output terminal, X 1 ... input terminal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺田 典生 東京都港区芝5丁目7番15号 日本電気ア イシーマイコンシステム株式会社内 (56)参考文献 特公 昭57−11172(JP,B2) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Norio Terada 5-7-15 Shiba, Minato-ku, Tokyo NEC Electric Microcomputer System Co., Ltd. (56) References Japanese Patent Publication No. 57-11172 (JP, B2)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力端子に供給される入力電流を第1及び
第2のコントロール端子に与えられるコントロール信号
及び反転コントロール信号に応じて第1または第2の出
力端子から出力する電流切換回路であって、基準電圧端
子と前記入力端子との間に接続された電流源、エミッタ
が前記入力端子にコレクタが前記第1の出力端子にそれ
ぞれ接続された第1導電型の第1のトランジスタ、エミ
ッタが前記入力端子にコレクタが前記第2の出力端子に
それぞれ接続された前記第1導電型の第2のトランジス
タ、ベースが前記第1のコントロール端子にエミッタが
前記第1のトランジスタのベースにコレクタが前記第1
の出力端子にそれぞれ接続された前記第1導電型の第3
のトランジスタ、ベースが前記第2のコントロール端子
にエミッタが前記第2のトランジスタのベースにコレク
タが前記第2の出力端子にそれぞれ接続された前記第1
導電型の第4のトランジスタ、ベースが前記第1のコン
トロール端子にエミッタが前記第1のトランジスタのベ
ースにコレクタが前記基準電圧端子にそれぞれ接続され
た第2導電型の第5のトランジスタ、及びベースが前記
第2のコントロール端子にエミッタが前記第2のトラン
ジスタのベースにコレクタが前記基準電圧端子にそれぞ
れ接続された前記第2導電型の第6のトランジスタを有
することを特徴とする電流切換回路。
1. A current switching circuit for outputting an input current supplied to an input terminal from a first or second output terminal according to a control signal and an inverted control signal supplied to the first and second control terminals. A current source connected between the reference voltage terminal and the input terminal, a first conductive type first transistor having an emitter connected to the input terminal and a collector connected to the first output terminal, and an emitter A second transistor of the first conductivity type having a collector connected to the input terminal and the second output terminal, a base connected to the first control terminal, an emitter connected to the base of the first transistor, and a collector connected to the base. First
Of the first conductivity type connected to the output terminals of
Of the first transistor, the base of which is connected to the second control terminal, the emitter of which is connected to the base of the second transistor and the collector of which is connected to the second output terminal.
A conductive fourth transistor, a base connected to the first control terminal, an emitter connected to the first transistor base, and a collector connected to the reference voltage terminal; and a base. Has a second transistor of the second conductivity type in which the emitter is connected to the second control terminal, the collector is connected to the base of the second transistor, and the collector is connected to the reference voltage terminal.
JP59203749A 1984-09-28 1984-09-28 Current switching circuit Expired - Lifetime JPH0612872B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59203749A JPH0612872B2 (en) 1984-09-28 1984-09-28 Current switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59203749A JPH0612872B2 (en) 1984-09-28 1984-09-28 Current switching circuit

Publications (2)

Publication Number Publication Date
JPS6181024A JPS6181024A (en) 1986-04-24
JPH0612872B2 true JPH0612872B2 (en) 1994-02-16

Family

ID=16479206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59203749A Expired - Lifetime JPH0612872B2 (en) 1984-09-28 1984-09-28 Current switching circuit

Country Status (1)

Country Link
JP (1) JPH0612872B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387819A (en) * 1986-09-30 1988-04-19 Nec Ic Microcomput Syst Ltd Current switching circuit
JP2695791B2 (en) * 1987-07-22 1998-01-14 株式会社東芝 Semiconductor output circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711172A (en) * 1980-06-26 1982-01-20 Koyo Seiko Co Ltd Power steering device

Also Published As

Publication number Publication date
JPS6181024A (en) 1986-04-24

Similar Documents

Publication Publication Date Title
JPS60817B2 (en) Complementary emitter follower circuit
JPH0612872B2 (en) Current switching circuit
JPS6153893B2 (en)
JP2586601B2 (en) Current mirror circuit
JPS6237849B2 (en)
JPS5947396B2 (en) hold circuit
JPH0622325B2 (en) Level conversion circuit
JP2800522B2 (en) Current switching circuit
JPS597244B2 (en) Wind rattle comparator
JPH0445199Y2 (en)
JP3073619B2 (en) Sample hold circuit
JPS6311768Y2 (en)
JPH0833419B2 (en) Peak hold circuit
JPH0595276A (en) Or circuit
JPH057778Y2 (en)
JPS6155200B2 (en)
JPH0139014Y2 (en)
JPH05327446A (en) Current switch circuit
JP3074963B2 (en) Signal switching circuit
JPH0115217Y2 (en)
JPH0451094B2 (en)
JPS6150411B2 (en)
JPH05268024A (en) Switching circuit
JPS61126694A (en) Switch circuit for sample holding circuit
JPS5911228B2 (en) vertical deflection circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term