JP2695791B2 - Semiconductor output circuit - Google Patents
Semiconductor output circuitInfo
- Publication number
- JP2695791B2 JP2695791B2 JP62182721A JP18272187A JP2695791B2 JP 2695791 B2 JP2695791 B2 JP 2695791B2 JP 62182721 A JP62182721 A JP 62182721A JP 18272187 A JP18272187 A JP 18272187A JP 2695791 B2 JP2695791 B2 JP 2695791B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- output circuit
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体出力回路に係わり、特に光通信等に
利用されるECL（Emitter Coupled Logic）構造の半導体
出力回路に関する。
（従来の技術）
従来、この種の半導体出力回路は、第５図に示すよう
に、トランジスタ51のエミッタとトランジスタ52のエミ
ッタをそれぞれ抵抗53,54を介して接続し、該抵抗53,54
の接続点と負電圧電源VEEとの間に定電流源55を接続す
ると共に、各コレクタをそれぞれ抵抗58,59を介して電
源VCCに接続した差動回路に、トランジスタ51のコレク
タとトランジスタ56のベースを接続し、トランジスタ52
のコレクタとトランジスタ57のベースを接続し、トラン
ジスタ56,57をそれぞれオープンエミッタとした回路で
あった。
第５図の端子IN1,IN2が差動入力端子、端子OUT1,OUT2
が差動出力端子である。出力の応答速度はトランジスタ
56,57の容量及び抵抗58,59の時定数で決定されるため、
高速の応答を得るには抵抗58,59を小さくしなければな
らない。また、出力振幅は、抵抗58,59と定電流源55の
電流値の積で決まる。即ち、大振幅で高速応答の出力を
得るには、抵抗58,59を小さくし、定電流源55の電流値
を十分に与える必要がある。そのため、トランジスタ5
1,52のベース電流が増大し、コレクタ電流も増大する。
第５図の出力回路を駆動する駆動回路の例を第６図に
示す。図中右半分は第５図の出力回路であり、左半分が
駆動回路である。61,〜,64はトランジスタ、65は定電流
源、68,69,71,72は抵抗を示している。駆動回路は出力
回路と同様に差動回路構成となっており、トランジスタ
66,67のエミッタが抵抗71,72を介して負電圧電源VEEに
接続されている。
上述したように出力回路を高速応答させるには、トラ
ンジスタ51,52のベース電流を増大しコレクタ電流を増
大しなければならない。コレクタ電流が増大する時、抵
抗71,72に流れる電流I1,I2が小さいと、駆動回路の波形
が劣化する。即ち、電流I1,I2も増大させなければ、大
振幅でスイッチングするトランジスタ51,52の影響を受
け、駆動回路の波形が劣化する。しかしながら、半導体
回路においては、I1,I2に大電流を供給するより低電流
で良好な出力を得る方が望ましい。
（発明が解決しようとする問題点）
このように従来、半導体出力回路において高速応答性
の良好な出力波形を得るためには、出力回路を接続した
駆動回路に大電流を与えなければならないと云う問題が
あった。
本発明はこのような事情を考慮してなされたもので、
その目的とするところは、駆動回路の電流を絞っても、
出力波形の高速応答が得られ、しかも半導体回路におい
て望ましくない飽和状態にトランジスタがならない半導
体出力回路を提供することにある。
［発明の構成］
（問題点を解決するための手段）
本発明の骨子は、ダーリントン接続の２つのトランジ
スタのコレクタ間に抵抗を挿入し、入力側のトランジス
タのコレクタ電位を出力側のトランジスタのコレクタ電
位よりも高くすることにある。
即ち本発明は、ECL構造の半導体出力回路において、
ベースを入力端子とする第１のトランジスタのトランジ
スタのエミッタに第２のトランジスタのベースを接続
し、第２のトランジスタのコレクタ側において少なくと
も２個直列接続した抵抗を有し、該抵抗同志の接続点の
１つと第１のトランジスタのコレクタとを接続すると共
に、該接続点よりも第２のトランジスタのコレクタに近
い方の接続点を出力端子としたものである。
また本発明は、２つの増幅器を差動出力構成に接続し
てなる半導体出力回路において、前記各増幅器は、ベー
スを入力端子とする第１のトランジスタのエミッタを第
２のトランジスタのベースに接続し、第２のトランジス
タのコレクタ側において少なくとも２個を直列接続した
第１の抵抗を有し、該抵抗同志の接続点と第１のトラン
ジスタのコレクタを接続すると共に、該接続点よりも第
２のトランジスタのコレクタに近い方の接続点を出力端
子としたものであり、且つ前記各増幅器の第２のトラン
ジスタのエミッタをそれぞれ電流源に接続したものであ
る。
（作用）
本発明によれば、第１及び第２のトランジスタのダー
リントン接続により、第１のトランジスタのベース電流
が微小であっても大電流を流す第２のトランジスタをド
ライブすることができる。このため、本回路を駆動回路
に接続した際に、駆動回路に与える影響が少なくなり、
その結果良好な出力波形を得ることが可能となる。ま
た、第１及び第２のトランジスタのコレクタ同志を抵抗
を介して接続することにより、キャリア変化に対し両ト
ランジスタのスイッチングが高速に行われる。さらに、
両トランジスタのコレクタ間の抵抗により、各トランジ
スタのコレクタの電位に差が生じ、半導体回路において
望ましくない飽和状態にトランジスタがなり得なくな
る。
（実施例）
以下、本発明の詳細を図示の実施例によって説明す
る。
第１図は本発明の一実施例に係わる半導体出力回路を
示す回路構成図である。この回路は、第１及び第２のト
ランジスタ11,12と第２の抵抗13とから構成されてい
る。第１のトランジスタ11のベースは入力端子INに接続
され、トランジスタ11のエミッタが第２のトランジスタ
12のベースに接続されている。トランジスタ12のエミッ
タは負電圧電源VEEに接続され、コレクタは３つの抵抗1
3a,13b,13cを直列に介して正電圧電源VCCに接続されて
いる。抵抗13a,〜,13bは電源VCC側から上記順に接続さ
れたもので、抵抗13a,13bの接続点にトランジスタ11の
コレクタが接続され、抵抗13b,13cの接続点が出力端子O
UTに接続されている。
このような構成であれば、トランジスタ11,12は各コ
レクタ間に抵抗13b,13cを介したダーリントン結合とな
っている。従って、トランジスタ11,12の電流増幅効果
により、トランジスタ11のベース電流が微小であって
も、大電流を流すトランジスタ12をドライブすることが
可能となる。このため、本回路を駆動回路に接続した際
に、駆動回路に与える影響が少なくなり、その結果良好
な出力波形を得ることができる。また、トランジスタ1
1,12のコレクタ同志を抵抗13b,13cを介して接続するこ
とにより、キャリア変化に対し各トランジスタ11,12の
スイッチング高速に行われる。さらに、各トランジスタ
11,12のコレクタ間の抵抗13b,13cによりトランジスタ11
のコレクタとトランジスタ12のコレクタの電位に差が生
じ、トランジスタ11,12が飽和状態になることを未然に
防止することができる。従って、高速応答性に優れた出
力回路を実現することが可能となり、その有用性は絶大
である。
ここで、飽和が防止される理由は次の通りである。ト
ランジスタ11,12がON状態にあるときトランジスタ11の
ベース電位はトランジスタに11のエミッタ電位（トラン
ジスタ12のベース電位）よりも高く、トランジスタ11の
エミッタ電位はトランジスタ12のエミッタ電位よりも高
い。いま、一般的なダーリントン接続を仮定し、抵抗13
b,13cを短絡したものとすると、トランジスタ12に大電
流を流すことによりトランジスタ11,12のコレクタ電位
が低下する。このとき、コレクタ電位はトランジスタ11
のエミッタ電位よりも高いので、トランジスタ12のベー
ス・コレクタ間は逆バイアスであり、コレクタ・エミッ
タ間に十分に大きな電位差があり、トランジスタ12が飽
和状態になることはない。
ところが、トランジスタ11では、前記コレクタ電位が
ある値よりも下がると、ベース・コレクタ間が順バイア
スとなり、コレクタ・エミッタ間の電位差が極めて小さ
くなり、トランジスタ11は飽和状態となる。そして、ト
ランジスタ11が飽和状態になると、トランジスタ11のス
イッチング速度が低下し、応答性の劣化を招くことにな
る。これに対し本実施例のように、トランジスタ11,12
のコレクタ間に抵抗13b,13cを挿入しておけば、トラン
ジスタ12に流れる電流によりトランジスタ11のコレクタ
電位を持上げることになり、トランジスタ11が飽和状態
になることを防止できるのである。
なお、第１図は本発明の基体構成の一例を示すもので
あって、本発明がこれに限定されるものでないのは言う
までもない。例えば、第１図の構成に第２図（ａ）〜
（ｃ）に示す如く抵抗を適宜付加するようにしてもよ
い。第２図において、（ａ）はトランジスタ11のエミッ
タとトランジスタ12のベースとの間に第２の抵抗14を挿
入したもの、（ｂ）はトランジスタ11のエミッタとトラ
ンジスタ12のベースとの接続点に第３の抵抗15を接続し
たもの、（ｃ）は（ａ）（ｂ）を組合わせたものであ
る。このような構成であっても、第１図の回路と同様の
効果が得られるのは勿論のことである。
第３図は本発明の他の実施例を示す回路構成図であ
り、第１図の回路を差動回路構成にしたものである。即
ち、この回路は、前記第２図（ｂ）に示す如き増幅器の
２つをを差動出力構成に接続したものである。一方の増
幅器は、トランジスタ11,12及び抵抗13a,13b,15が先の
実施例と同様に接続されており、トランジスタ12のエミ
ッタは第４の抵抗16を介して定電流源30に接続されてい
る。また、トランジスタ12のコレクタはトランジスタ17
のベースに接続され、このトランジスタ17のコレクタは
電源VCCに接続されている。そして、トランジスタ11の
ベースが入力端子IN1となり、トランジスタ17のエミッ
タが出力端子OUT1となっている。他方の増幅器も上記と
同様にトランジスタ21,22,27及び抵抗23a,23b,25,26等
から構成されている。
第４図は上記出力回路にこれを駆動する駆動回路を接
続した回路構成図である。この駆動回路の構成は、前記
第６図に示した従来例と同様であるので、その説明は省
略する。
出力波形の振幅及び応答速度は、定電流源30の電流及
び抵抗13a,13b,23a,23bで決定されるが、高速応答を得
るためにはこれらの抵抗を小さくし定電流源30の電流を
増加させる必要がある。即ち、トランジスタ12,22のコ
レクタには大電流が流れる。しかし、前述のようにダー
リントン接続の効果でトランジスタ11,12のベース電流
が微小であっても大電流が流れるトランジスタ12,22を
ドライブすることができ、駆動回路が出力回路に供給す
る電流が大幅に減少し、その結果電流I1,I2を減少させ
ることができる。
また、トランジスタ11のコレクタ電流が減少する場
合、抵抗13aでの電圧降下が減少し、トランジスタ12の
ベース電流減少に伴いトランジスタ12のコレクタ電流も
減少し、抵抗13a,13bでの電圧降下が減少する。トラン
ジスタ21,22についても同様である。従って、両者の電
圧降下の減少の効果により、出力波形の高速な立上がり
が得られる。
さらに、トランジスタ11のコレクタ電流が増加する場
合、抵抗13aでの電圧降下が増加し、トランジスタ12の
ベース電流増加に伴いトランジスタ12のコレクタ電流も
増加し、抵抗13a,13bでの電圧降下が増加する。従っ
て、両者の電圧降下の増加の効果により、出力波形の高
速な立上がりが得られる。
このような理由から、出力波形の高速応答特性が得ら
れ、さらに駆動回路での電流消費を低減することがで
き、光通信用に用いて絶大なる効果が得られる。特に、
光通信用に適用した場合、第３図の回路が多数個並例に
配置されることになるので、駆動回路の消費電流の低減
効果は極めて大きい。また、先の実施例と同様に、トラ
ンジスタ11,12が飽和状態になることを未然に防止する
ことができ、この点からも高速応答に有利である。
なお、本発明は上述した各実施例に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変形して実施
することができる。例えば、前記第２のトランジスタと
して、複数のエミッタを持つマルチエミッタ構造のトラ
ンジスタを用いてもよい。さらに、前記２つ増幅器の第
２のトランジスタのコレクタ間に、温度補償回路を設け
て動作の安定化をはかることも可能である。この温度補
償回路としては、ダイオード２個を互いに逆方向に並列
接続した回路に抵抗を直列接続したものを用いればよ
い。
［発明の効果］
以上詳述したように本発明によれば、駆動回路の電流
を絞っても高速な出力応答が得られ、しかもトランジス
タの飽和状態を防止することができる。従って、全体の
消費電力を抑えることができ、出力波形の高速応答性に
優れた半導体出力回路を実現でき、その有用性は絶大で
ある。The present invention relates to a semiconductor output circuit, and more particularly to a semiconductor output circuit having an ECL (Emitter Coupled Logic) structure used for optical communication and the like. (Prior Art) Conventionally, as shown in FIG. 5, this type of semiconductor output circuit connects an emitter of a transistor 51 and an emitter of a transistor 52 via resistors 53 and 54, respectively.
Along with connecting the constant current source 55 between the connection point and the negative voltage supply V EE, the differential circuit the collectors were connected via a resistor 58, 59 to the power supply V CC, a collector of the transistor of the transistor 51 Connect the base of 56, transistor 52
Was connected to the base of the transistor 57, and the transistors 56 and 57 were each an open emitter. Terminals IN 1 and IN 2 in FIG. 5 are differential input terminals, and terminals OUT 1 and OUT 2
Is a differential output terminal. Output response speed is transistor
Because it is determined by the capacitance of 56,57 and the time constant of resistance 58,59,
To obtain a fast response, the resistors 58 and 59 must be small. The output amplitude is determined by the product of the resistances 58 and 59 and the current value of the constant current source 55. That is, in order to obtain a high-speed response output with a large amplitude, it is necessary to reduce the resistances 58 and 59 and sufficiently supply the current value of the constant current source 55. Therefore, transistor 5
The base current of 1,52 increases and the collector current also increases. FIG. 6 shows an example of a drive circuit for driving the output circuit of FIG. The right half in the figure is the output circuit of FIG. 5, and the left half is the drive circuit. 61 to 64 are transistors, 65 is a constant current source, and 68, 69, 71 and 72 are resistors. The drive circuit has a differential circuit configuration like the output circuit, and the transistor
The emitter of 66 and 67 are connected to the negative voltage source V EE through a resistor 71 and 72. As described above, in order to make the output circuit respond quickly, it is necessary to increase the base current of the transistors 51 and 52 and the collector current. When the collector current increases and the currents I 1 and I 2 flowing through the resistors 71 and 72 are small, the waveform of the drive circuit deteriorates. That is, unless the currents I 1 and I 2 are also increased, the waveforms of the drive circuit are deteriorated due to the influence of the transistors 51 and 52 that switch with a large amplitude. However, in a semiconductor circuit, it is desirable to obtain a good output at a low current rather than supplying a large current to I 1 and I 2 . (Problems to be Solved by the Invention) As described above, conventionally, in order to obtain an output waveform with good high-speed response in a semiconductor output circuit, a large current must be applied to a drive circuit to which the output circuit is connected. There was a problem. The present invention has been made in view of such circumstances,
The purpose is to reduce the current of the drive circuit,
It is an object of the present invention to provide a semiconductor output circuit that can provide a high-speed response of an output waveform and that does not cause a transistor to be in an undesirable saturated state in the semiconductor circuit. [Structure of the Invention] (Means for Solving the Problems) The gist of the present invention is to insert a resistor between the collectors of two Darlington-connected transistors and to change the collector potential of the input-side transistor to the collector of the output-side transistor. Is to make it higher than the potential. That is, the present invention provides a semiconductor output circuit having an ECL structure,
The base of the second transistor is connected to the emitter of the first transistor having the base as an input terminal, and at least two resistors are connected in series on the collector side of the second transistor. Is connected to the collector of the first transistor, and a connection point closer to the collector of the second transistor than the connection point is used as an output terminal. Further, according to the present invention, in a semiconductor output circuit in which two amplifiers are connected in a differential output configuration, in each of the amplifiers, an emitter of a first transistor having a base as an input terminal is connected to a base of a second transistor. A first resistor having at least two connected in series on the collector side of the second transistor, connecting a connection point between the resistances and the collector of the first transistor, and connecting a second connection point to the collector of the first transistor. The connection point closer to the collector of the transistor is used as an output terminal, and the emitter of the second transistor of each of the amplifiers is connected to a current source. (Operation) According to the present invention, the Darlington connection of the first and second transistors makes it possible to drive the second transistor through which a large current flows even if the base current of the first transistor is very small. For this reason, when this circuit is connected to the drive circuit, the influence on the drive circuit is reduced,
As a result, a good output waveform can be obtained. Further, by connecting the collectors of the first and second transistors via a resistor, switching of both transistors is performed at high speed in response to a carrier change. further,
The resistance between the collectors of both transistors causes a difference in the potential of the collector of each transistor, making it impossible for the transistors to be in an undesirable saturated state in the semiconductor circuit. (Examples) Hereinafter, details of the present invention will be described with reference to the illustrated examples. FIG. 1 is a circuit diagram showing a semiconductor output circuit according to one embodiment of the present invention. This circuit includes first and second transistors 11 and 12, and a second resistor 13. The base of the first transistor 11 is connected to the input terminal IN, and the emitter of the transistor 11 is connected to the second transistor IN.
Connected to 12 bases. The emitter of the transistor 12 is connected to the negative voltage power supply VEE , and the collector is connected to three resistors 1
3a, 13b, are connected 13c a through in series to the positive voltage source V CC. The resistors 13a to 13b are connected in the above order from the power supply V CC side.The collector of the transistor 11 is connected to the connection point of the resistors 13a and 13b, and the connection point of the resistors 13b and 13c is the output terminal O.
Connected to UT. With such a configuration, the transistors 11 and 12 are Darlington-coupled between the respective collectors via the resistors 13b and 13c. Therefore, due to the current amplification effect of the transistors 11 and 12, even if the base current of the transistor 11 is very small, it is possible to drive the transistor 12 through which a large current flows. For this reason, when this circuit is connected to the drive circuit, the influence on the drive circuit is reduced, and as a result, a good output waveform can be obtained. Also, transistor 1
By connecting the collectors 1 and 12 via the resistors 13b and 13c, the switching of the transistors 11 and 12 is performed at high speed with respect to the carrier change. In addition, each transistor
Transistor 11 is connected by resistors 13b and 13c between collectors 11 and 12.
A difference occurs between the collector of the transistor 12 and the collector of the transistor 12, and the transistors 11 and 12 can be prevented from becoming saturated. Therefore, it is possible to realize an output circuit excellent in high-speed response, and its usefulness is enormous. Here, the reason why saturation is prevented is as follows. When the transistors 11 and 12 are ON, the base potential of the transistor 11 is higher than the emitter potential of the transistor 11 (base potential of the transistor 12), and the emitter potential of the transistor 11 is higher than the emitter potential of the transistor 12. Now, assuming a general Darlington connection, the resistance 13
Assuming that b and 13c are short-circuited, a large current flows through the transistor 12, so that the collector potentials of the transistors 11 and 12 decrease. At this time, the collector potential is
, The reverse bias is applied between the base and the collector of the transistor 12, and there is a sufficiently large potential difference between the collector and the emitter, so that the transistor 12 does not become saturated. However, in the transistor 11, when the collector potential falls below a certain value, a forward bias is applied between the base and the collector, the potential difference between the collector and the emitter becomes extremely small, and the transistor 11 becomes saturated. When the transistor 11 is saturated, the switching speed of the transistor 11 is reduced, and the response is deteriorated. On the other hand, as in the present embodiment, the transistors 11, 12
If the resistors 13b and 13c are inserted between the collectors, the current flowing through the transistor 12 raises the collector potential of the transistor 11, thereby preventing the transistor 11 from being saturated. FIG. 1 shows an example of the base structure of the present invention, and it goes without saying that the present invention is not limited to this. For example, FIG. 2 (a) to FIG.
A resistance may be appropriately added as shown in FIG. In FIG. 2, (a) shows a state where a second resistor 14 is inserted between the emitter of the transistor 11 and the base of the transistor 12, and (b) shows a state where the emitter of the transistor 11 and the base of the transistor 12 are connected. The third resistor 15 is connected, and (c) is a combination of (a) and (b). Even with such a configuration, it is needless to say that the same effect as the circuit of FIG. 1 can be obtained. FIG. 3 is a circuit diagram showing another embodiment of the present invention, in which the circuit of FIG. 1 is configured as a differential circuit. That is, in this circuit, two amplifiers as shown in FIG. 2B are connected in a differential output configuration. In one amplifier, transistors 11, 12 and resistors 13a, 13b, 15 are connected in the same manner as in the previous embodiment, and the emitter of the transistor 12 is connected to a constant current source 30 via a fourth resistor 16. I have. The collector of the transistor 12 is the transistor 17
And the collector of this transistor 17 is connected to the power supply V CC . The base of the transistor 11 is the input terminal IN 1, and the emitter of the transistor 17 is an output terminal OUT 1. The other amplifier is also composed of transistors 21, 22, 27 and resistors 23a, 23b, 25, 26, etc., as described above. FIG. 4 is a circuit configuration diagram in which a drive circuit for driving the output circuit is connected to the output circuit. The configuration of this drive circuit is the same as that of the conventional example shown in FIG. 6, and a description thereof will be omitted. The amplitude and response speed of the output waveform are determined by the current of the constant current source 30 and the resistors 13a, 13b, 23a, and 23b.To obtain a high-speed response, reduce these resistors and reduce the current of the constant current source 30. Need to increase. That is, a large current flows through the collectors of the transistors 12 and 22. However, due to the effect of the Darlington connection as described above, even if the base current of the transistors 11 and 12 is very small, it is possible to drive the transistors 12 and 22 through which a large current flows. And as a result, the currents I 1 and I 2 can be reduced. Further, when the collector current of the transistor 11 decreases, the voltage drop at the resistor 13a decreases, and the collector current of the transistor 12 also decreases with the decrease of the base current of the transistor 12, so that the voltage drop at the resistors 13a and 13b decreases. . The same applies to the transistors 21 and 22. Therefore, a rapid rise of the output waveform can be obtained by the effect of reducing the voltage drop between the two. Furthermore, when the collector current of the transistor 11 increases, the voltage drop at the resistor 13a increases, and as the base current of the transistor 12 increases, the collector current of the transistor 12 also increases, and the voltage drop at the resistors 13a and 13b increases. . Therefore, a fast rise of the output waveform can be obtained due to the effect of increasing the voltage drop between the two. For this reason, a high-speed response characteristic of the output waveform can be obtained, the current consumption in the drive circuit can be reduced, and a great effect can be obtained when used for optical communication. Especially,
When applied to optical communication, a large number of the circuits shown in FIG. 3 are arranged in parallel, so that the effect of reducing the current consumption of the drive circuit is extremely large. Further, similarly to the previous embodiment, it is possible to prevent the transistors 11 and 12 from becoming saturated, which is advantageous for high-speed response. The present invention is not limited to the above-described embodiments, and can be implemented with various modifications without departing from the scope of the invention. For example, a transistor having a multi-emitter structure having a plurality of emitters may be used as the second transistor. Furthermore, it is possible to stabilize the operation by providing a temperature compensation circuit between the collectors of the second transistors of the two amplifiers. As the temperature compensation circuit, a circuit in which two diodes are connected in parallel in opposite directions to each other and a resistor is connected in series may be used. [Effects of the Invention] As described above in detail, according to the present invention, a high-speed output response can be obtained even when the current of the drive circuit is reduced, and the saturation state of the transistor can be prevented. Therefore, the overall power consumption can be suppressed, and a semiconductor output circuit excellent in high-speed response of an output waveform can be realized, and its usefulness is enormous.
【図面の簡単な説明】
第１図は本発明の一実施例に係わる半導体出力回路を示
す回路構成図、第２図は第１図の回路の変形例を示す回
路構成図、第３図は本発明の他の実施例を示す回路構成
図、第４図は第３図の回路に駆動回路を接続した例を示
す回路構成図、第５図は従来の半導体出力回路を示す回
路構成図、第６図は第５図の回路に駆動回路を接続した
例を示す回路構成図である。
11,21……第１のトランジスタ、12,22……第２のトラン
ジスタ、17、27……第３のトランジスタ、13,23……第
１の抵抗、14……第２の抵抗、15,25……第３の抵抗、1
6,26……第４の抵抗、30……定電流源。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a semiconductor output circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing a modification of the circuit of FIG. 1, and FIG. FIG. 4 is a circuit diagram showing another embodiment of the present invention, FIG. 4 is a circuit diagram showing an example in which a drive circuit is connected to the circuit of FIG. 3, FIG. 5 is a circuit diagram showing a conventional semiconductor output circuit, FIG. 6 is a circuit diagram showing an example in which a drive circuit is connected to the circuit of FIG. 11,21 ... first transistor, 12,22 ... second transistor, 17, 27 ... third transistor, 13,23 ... first resistor, 14 ... second resistor, 15, 25 ... third resistance, 1
6, 26: fourth resistor, 30: constant current source.
Claims (1)
の第１のトランジスタのエミッタにベースを接続された
第２のトランジスタと、この第２のトランジスタのコレ
クタ側において少なくとも２個直列接続されその接続点
の１つを前記第１のトランジスタのコレクタに接続され
た第１の抵抗と、前記第２のトランジスタのコレクタ側
に接続された出力端子とを具備したことを特徴とする半
導体出力回路。 ２．前記出力端子は、前記第２のトランジスタのコレク
タ及び前記抵抗の各接続点のうち前記第１のトランジス
タのコレクタに接続された接続点よりも前記第２のトラ
ンジスタのコレクタに近い方の接続点に接続されている
ことを特徴とする特許請求の範囲第１項記載の半導体出
力回路。 ３．前記第１のトランジスタのエミッタと前記第２のト
ランジスタのベースとの間に、第２の抵抗を接続したこ
とを特徴とする特許請求の範囲第１項記載の半導体出力
回路。 ４．前記第２のトランジスタのベースとこれよりも該ト
ランジスタのエミッタに近い電位点との間に、第３の抵
抗を接続したことを特徴とする特許請求の範囲第１項又
は第２項記載の半導体出力回路。 ５．２つの増幅器を差動出力構成に接続してなる半導体
出力回路において、前記各増幅器は、ベースを入力端子
とする第１のトランジスタのエミッタを第２のトランジ
スタのベースに接続し、第２のトランジスタのコレクタ
側において少なくとも２個の直列接続した第１の抵抗を
有し、該抵抗同志の接続点と第１のトランジスタのコレ
クタを接続すると共に、該接続点よりも第２のトランジ
スタのコレクタに近い方の接続点を出力端子としたもの
であり、且つ前記各増幅器の第２のトランジスタのエミ
ッタをそれぞれ電流源に接続したことを特徴とする半導
体出力回路。 ６．前記第１のトランジスタのエミッタと前記第２のト
ランジスタのベースとの間に、第２の抵抗を接続したこ
とを特徴とする特許請求の範囲第５項記載の半導体出力
回路。 ７．前記第２のトランジスタのベースとこれよりも該ト
ランジスタのエミッタに近い電位点との間に、第３の抵
抗を接続したことを特徴とする特許請求の範囲第５項又
は第６項記載の半導体出力回路。 ８．前記第２のトランジスタのエミッタと前記電流源と
の間に、それぞれ第４の抵抗を接続したことを特徴とす
る特許請求の範囲第５項記載の半導体出力回路。 ９．前記出力端子をベースに接続され、前記第１のトラ
ンジスタのコレクタよりも電源端子に近い電位点にコレ
クタを接続された第３のトランジスタを設け、この第３
のトランジスタのエミッタを新たな出力端子としたこと
を特徴とする特許請求の範囲第５項記載の半導体出力回
路。 １０．前記２つの増幅器の第２のトランジスタのコレク
タ間に、ダイオード２個を互いに逆方向に並列接続した
ものに抵抗を直列接続してなる温度補償回路を挿入した
ことを特徴とする特許請求の範囲第５項記載の半導体出
力回路。 １１．前記第２のトランジスタは、少なくとも２個のエ
ミッタを持つマルチエミッタ構造であることを特徴とす
る特許請求の範囲第５項記載の半導体出力回路。 １２．前記第２のトランジスタのコレクタと前記第１の
抵抗との接続点を前記出力端子としたことを特徴とする
特許請求の範囲第５項記載の半導体出力回路。(57) [Claims] A first transistor having a base as an input terminal, a second transistor having a base connected to the emitter of the first transistor, and at least two connected in series on the collector side of the second transistor; A semiconductor output circuit, comprising: a first resistor connected to a collector of the first transistor; and an output terminal connected to a collector of the second transistor. 2. The output terminal is connected to a connection point closer to the collector of the second transistor than a connection point connected to the collector of the first transistor among connection points of the collector and the resistor of the second transistor. 2. The semiconductor output circuit according to claim 1, wherein said semiconductor output circuit is connected. 3. 2. The semiconductor output circuit according to claim 1, wherein a second resistor is connected between an emitter of said first transistor and a base of said second transistor. 4. 3. The semiconductor according to claim 1, wherein a third resistor is connected between a base of the second transistor and a potential point closer to an emitter of the transistor than the second transistor. Output circuit. 5. In a semiconductor output circuit in which two amplifiers are connected in a differential output configuration, each of the amplifiers connects an emitter of a first transistor having a base as an input terminal to a base of a second transistor; And at least two first resistors connected in series on the collector side of the first transistor, the connection point between the resistors being connected to the collector of the first transistor, and the collector of the second transistor being connected to the connection point. A semiconductor output circuit, wherein a connection point closer to the above is used as an output terminal, and an emitter of a second transistor of each of the amplifiers is connected to a current source. 6. 6. The semiconductor output circuit according to claim 5, wherein a second resistor is connected between an emitter of said first transistor and a base of said second transistor. 7. 7. The semiconductor according to claim 5, wherein a third resistor is connected between a base of the second transistor and a potential point closer to an emitter of the transistor than the base. Output circuit. 8. 6. The semiconductor output circuit according to claim 5, wherein a fourth resistor is connected between the emitter of the second transistor and the current source. 9. A third transistor connected to the base of the output terminal and having a collector connected to a potential point closer to a power supply terminal than a collector of the first transistor;
6. The semiconductor output circuit according to claim 5, wherein an emitter of said transistor is used as a new output terminal. 10. A temperature compensation circuit comprising two diodes connected in parallel in opposite directions and a resistor connected in series between the collectors of the second transistors of the two amplifiers is inserted. 6. The semiconductor output circuit according to claim 5. 11. 6. The semiconductor output circuit according to claim 5, wherein said second transistor has a multi-emitter structure having at least two emitters. 12. 6. The semiconductor output circuit according to claim 5, wherein a connection point between a collector of said second transistor and said first resistor is used as said output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62182721A JP2695791B2 (en) | 1987-07-22 | 1987-07-22 | Semiconductor output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62182721A JP2695791B2 (en) | 1987-07-22 | 1987-07-22 | Semiconductor output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6425604A JPS6425604A (en) | 1989-01-27 |
| JP2695791B2 true JP2695791B2 (en) | 1998-01-14 |
Family
ID=16123280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62182721A Expired - Fee Related JP2695791B2 (en) | 1987-07-22 | 1987-07-22 | Semiconductor output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695791B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666814B2 (en) * | 1989-02-16 | 1994-08-24 | 住友電気工業株式会社 | Optical receiver circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5977708A (en) * | 1982-10-27 | 1984-05-04 | Matsushita Electric Ind Co Ltd | Transistor circuit of darlington connection |
| JPS59178021A (en) * | 1983-03-29 | 1984-10-09 | Fujitsu Ltd | Constant current stabilizing circuit |
| JPH0612872B2 (en) * | 1984-09-28 | 1994-02-16 | 日本電気株式会社 | Current switching circuit |
-
1987
- 1987-07-22 JP JP62182721A patent/JP2695791B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6425604A (en) | 1989-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945259A (en) | Bias voltage generator and method | |
| US4229705A (en) | Differential amplifiers | |
| US4112314A (en) | Logical current switch | |
| JPH0531850B2 (en) | ||
| US4833424A (en) | Linear amplifier with transient current boost | |
| US4837523A (en) | High slew rate linear amplifier | |
| US3887878A (en) | Transistor series amplifier | |
| JPH0580163B2 (en) | ||
| JP3492891B2 (en) | Output circuit device | |
| US4883975A (en) | Schmitt trigger circuit | |
| US3532909A (en) | Transistor logic scheme with current logic levels adapted for monolithic fabrication | |
| JP2695791B2 (en) | Semiconductor output circuit | |
| JPS60817B2 (en) | Complementary emitter follower circuit | |
| JP3466717B2 (en) | Line driver-switching stage | |
| US4219744A (en) | DC-Coupled Schmitt trigger circuit with input impedance peaking for increasing switching speed | |
| US4845387A (en) | Non-stacked ECL type and function | |
| JP3200021B2 (en) | Output circuit device | |
| US4506176A (en) | Comparator circuit | |
| US4910477A (en) | Bridge-type linear amplifier with wide dynamic range and high efficiency | |
| US4308469A (en) | Unity gain emitter follower bridge circuit | |
| JPS61293022A (en) | Ecl-ttl converting and outputting circuit | |
| JP3401084B2 (en) | Digital switching stage | |
| US20050231258A1 (en) | Static flip-flop circuit | |
| US5124591A (en) | Low power push pull driver | |
| JP2998334B2 (en) | ECL type semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |