JPH06124950A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JPH06124950A
JPH06124950A JP41075090A JP41075090A JPH06124950A JP H06124950 A JPH06124950 A JP H06124950A JP 41075090 A JP41075090 A JP 41075090A JP 41075090 A JP41075090 A JP 41075090A JP H06124950 A JPH06124950 A JP H06124950A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
wiring layer
manufacturing
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP41075090A
Other languages
Japanese (ja)
Inventor
Hideo Ikutsu
英夫 生津
Tsuneo Takahashi
庸夫 高橋
Hitoshi Ishii
仁 石井
Masao Nagase
雅夫 永瀬
Tetsuo Hosoya
徹夫 細矢
Misao Sekimoto
美佐雄 関本
Shuichi Kanamori
周一 金森
Hideo Oikawa
秀男 及川
Hideo Akitani
秀夫 秋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP41075090A priority Critical patent/JPH06124950A/en
Publication of JPH06124950A publication Critical patent/JPH06124950A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To make it difficult to separate an extension insulation layer covering a wiring layer from the wiring layer by a method wherein the wiring layer is formed as a laminated body forming a layer composed of Mo or a layer composed of MoSi or WSi. CONSTITUTION:On a layer 6 composed of Mo, having higher stress migration strength and electro-migration strength than a layer composed of Al, a wiring layer 5 is formed as a laminated body forming a layer 10 composed of W or MoSi or WSi, having the higher stress migration and electro-migration strength than the layer composed of Al. Thus, even if an extension insulation layer 7 covering the wiring layer 5 is formed, thereafter further heat treatment is performed, or acid washing is performed, the insulation film is almost never separated from the wiring layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板上に、配線
層が形成されているとともに、その配線層を覆って延長
している絶縁層が形成されている構成を有する半導体装
置の製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a structure in which a wiring layer is formed on a semiconductor substrate and an insulating layer extending over the wiring layer is formed. .

【0002】[0002]

【従来の技術】従来、図6及び図7を伴って次に述べる
工程を有する半導体装置の製法が提案されている。
2. Description of the Related Art Conventionally, a method of manufacturing a semiconductor device has been proposed which has the following steps with reference to FIGS.

【0003】すなわち、半導体素子またはそれを構成す
る半導体領域2、電極(図示せず)などを形成し且つ例
えばその半導体領域2に爾後配線層5が連結される半導
体基板1を用意する(図6A)。
That is, there is prepared a semiconductor substrate 1 on which a semiconductor element or a semiconductor region 2 constituting the semiconductor element, electrodes (not shown), etc. are formed and a subsequent wiring layer 5 is connected to the semiconductor region 2 (FIG. 6A). ).

【0004】そして、その半導体基板1上に、半導体領
域2を外部に臨ませる窓3を有する例えばシリコン酸化
物でなる絶縁層4を形成する(図6B)。
Then, an insulating layer 4 made of, for example, silicon oxide having a window 3 for exposing the semiconductor region 2 to the outside is formed on the semiconductor substrate 1 (FIG. 6B).

【0005】次に、絶縁層4上に、その窓3を通って半
導体領域2に達するまで延長し、そしてそれに連結して
いる配線層5を所望のパタ―ンに形成する(図6C)。
Next, a wiring layer 5 which extends through the window 3 to reach the semiconductor region 2 and is connected to the insulating layer 4 is formed in a desired pattern (FIG. 6C).

【0006】この場合、配線層5を、Moでなる層6で
なるものとして形成する。
In this case, the wiring layer 5 is formed as a layer 6 made of Mo.

【0007】次に、絶縁層4上に、配線層5を覆って延
長している例えばシリコン酸化物でなる絶縁層7を形成
する(図7A)。
Next, an insulating layer 7 made of, for example, silicon oxide is formed on the insulating layer 4 so as to cover and extend the wiring layer 5 (FIG. 7A).

【0008】次に、絶縁層7に、配線層5を所望の位置
において外部に臨ませる窓8を形成する(図7B)。
Next, a window 8 for exposing the wiring layer 5 to the outside at a desired position is formed in the insulating layer 7 (FIG. 7B).

【0009】次に、絶縁層7上に、その窓8を通って配
線層5に達するまで延長し、そしてそれに連結している
他の配線層9を、所望のパタ―ンに形成する(図7
C)。
Then, another wiring layer 9 which extends through the window 8 to reach the wiring layer 5 and is connected to the insulating layer 7 is formed in a desired pattern (see FIG. 7
C).

【0010】以上が、従来提案されている半導体装置の
製法である。
The above is the conventionally proposed method for manufacturing a semiconductor device.

【0011】このような従来の半導体装置の製法によれ
ば、半導体基板1上に、配線層5が形成されているとと
もに、その配線層5を覆って延長している絶縁層7が形
成されている構成を有する半導体装置を製造することが
できる。
According to such a conventional method for manufacturing a semiconductor device, the wiring layer 5 is formed on the semiconductor substrate 1, and the insulating layer 7 extending over the wiring layer 5 is formed. A semiconductor device having the above structure can be manufactured.

【0012】また、図6及び図7に示す従来の半導体装
置の製法によれば、配線層5を、Alでなる層に比し高
いストレスマイグレ―ション耐性及びエレクトロマイグ
レ―ション耐性を有するMoでなる層6でなるものとし
て形成しているので、その配線層5を、Alでなる層で
なるものとして形成する場合に比し、良好な配線層とし
ての特性を有するものとして形成することができる。
Further, according to the conventional method for manufacturing a semiconductor device shown in FIGS. 6 and 7, the wiring layer 5 is made of Mo which has higher stress migration resistance and electromigration resistance than a layer made of Al. Since the wiring layer 5 is formed of the layer 6 made of Al, the wiring layer 5 can be formed as a wiring layer having excellent characteristics as compared with the case of being formed of a layer of Al. .

【0013】[0013]

【発明が解決しようとする課題】しかしながら、図3に
示す従来の半導体装置の製法の場合、絶縁層7が、配線
層上に、それを構成しているMoでなる層6と接触して
形成されているため、その絶縁層7が配線層5と低い密
着性しか有していないものとして形成される。
However, in the case of the conventional semiconductor device manufacturing method shown in FIG. 3, the insulating layer 7 is formed on the wiring layer in contact with the layer 6 composed of Mo. Therefore, the insulating layer 7 is formed as having a low adhesion to the wiring layer 5.

【0014】このため、絶縁層7を形成する工程や、絶
縁層7を形成する工程後に熱処理の工程を伴うとした場
合のその熱処理工程などにおいて、絶縁層7が配線層5
上から剥離するおそれを有していた。
Therefore, in the step of forming the insulating layer 7 and the heat treatment step in which the heat treatment step is performed after the step of forming the insulating layer 7, the insulating layer 7 becomes the wiring layer 5.
There was a risk of peeling from above.

【0015】また、そのようなおそれを回避するため
に、配線層5を形成する工程後、絶縁層7を形成する工
程前において、配線層5の表面に、Mo酸化物でなる層
を形成することが試みられている。
In order to avoid such a possibility, a layer made of Mo oxide is formed on the surface of the wiring layer 5 after the step of forming the wiring layer 5 and before the step of forming the insulating layer 7. Is being attempted.

【0016】しかしながら、この場合、そのMo酸化物
でなる層が、水溶性を有し、また弗酸、アンモニアなど
の溶液に溶解し易いので、絶縁層7に窓8を形成する工
程後、水を用いた洗浄処理を行ったり、Mo酸化物の絶
縁層7の窓8に臨む領域を弗酸、アンモニアなどの溶液
を用いて溶去し、爾後の配線層9を形成する工程におい
て、その配線層9を配線層5に良好に連結させようとし
たりした場合、Mo酸化物でなる層が、絶縁層7下にお
いて溶解する、
However, in this case, since the Mo oxide layer is water-soluble and is easily dissolved in a solution of hydrofluoric acid, ammonia or the like, after the step of forming the window 8 in the insulating layer 7, water is added. In a step of forming a wiring layer 9 after the step of performing a cleaning process using Al2O3 or removing the region of the Mo oxide insulating layer 7 facing the window 8 with a solution of hydrofluoric acid, ammonia, or the like. When the layer 9 is satisfactorily connected to the wiring layer 5, the layer made of Mo oxide is dissolved under the insulating layer 7,

【0017】従って、この場合も、絶縁層7が、配線層
5上から剥離するおそれを有していた。
Therefore, also in this case, the insulating layer 7 may be peeled off from the wiring layer 5.

【0018】よって、本発明は、上述した欠点のない、
新規な半導体装置の製法を提案せんとするものである。
Therefore, the present invention does not have the above-mentioned drawbacks.
It proposes a new manufacturing method of a semiconductor device.

【0019】[0019]

【課題を解決するための手段】本発明による半導体装置
の製法は、図6及び図7で上述した従来の半導体装置の
製法の場合と同様に、半導体基板上に配線層を形成する
工程と、上記半導体基板上に、上記配線層を覆って延長
している絶縁層を形成する工程とを有する。
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a wiring layer on a semiconductor substrate, as in the case of the conventional method of manufacturing a semiconductor device described above with reference to FIGS. And a step of forming an insulating layer on the semiconductor substrate, the insulating layer covering and extending the wiring layer.

【0020】しかしながら、本発明による半導体装置の
製法は、このような半導体装置の製法における配線層を
形成する工程において、配線層を、Moでなる層上にW
(タングステン)またはMoSi(モリブデンシリサイ
ド)もしくはWSi(タングステンシリサイド)でなる
層が形成されている積層体でなるものとして形成する。
However, in the method for manufacturing a semiconductor device according to the present invention, in the step of forming the wiring layer in the method for manufacturing the semiconductor device, the wiring layer is formed on the layer made of Mo by W.
(Tungsten) or MoSi (molybdenum silicide) or WSi (tungsten silicide).

【0021】[0021]

【作用・効果】本発明による半導体装置の製法によれ
ば、図6及び図7で上述した従来の半導体装置の製法と
同様に、半導体基板上に、配線層が形成されているとと
もに、その配線層を覆って延長している絶縁層が形成さ
れている構成を有する半導体装置を製造することができ
る。
According to the method of manufacturing a semiconductor device of the present invention, as in the conventional method of manufacturing a semiconductor device described above with reference to FIGS. 6 and 7, a wiring layer is formed on a semiconductor substrate and its wiring is formed. It is possible to manufacture a semiconductor device having a structure in which an insulating layer extending over the layers is formed.

【0022】また、本発明による半導体装置の製法によ
れば、配線層を、Alでなる層に比し高いストレスマイ
グレ―ション耐性及びエレクトロマイグレ―ション耐性
を有するMoでなる層上に、それと同様に、Alでなる
層に比し高いストレスマイグレ―ション耐性及びエレク
トロマイグレ―ション耐性を有するWまたはMoSiも
しくはWSiでなる層が形成されている積層体でなるも
のとして形成しているので、その配線層を、図6及び図
7で上述した従来の半導体装置の製法の場合と同様に、
Alでなる層でなるものとして形成する場合に比し、良
好な配線層としての特性を有するものとして形成するこ
とができる。
According to the method of manufacturing a semiconductor device of the present invention, the wiring layer is formed on the Mo layer having a higher stress migration resistance and electromigration resistance than the Al layer, and Is formed as a laminated body in which a layer made of W or MoSi or WSi having higher stress migration resistance and electromigration resistance than a layer made of Al is formed. As in the case of the conventional semiconductor device manufacturing method described above with reference to FIGS. 6 and 7,
It can be formed as one having excellent characteristics as a wiring layer as compared with the case where it is formed as a layer made of Al.

【0023】しかしながら、本発明による半導体装置の
製法の場合、絶縁層が、配線層上に、それを構成してい
るWまたはMoSiもしくはMoでなる層と接触して形
成されるため、その絶縁層が、図6及び図7で上述した
従来の半導体装置の製法によって、配線層上に、それを
構成ているMoでなる層と接触して形成される場合に比
し、高い密着性を有して形成される。
However, in the case of the method for manufacturing a semiconductor device according to the present invention, the insulating layer is formed on the wiring layer in contact with the W or MoSi or Mo layer forming the insulating layer, and therefore the insulating layer is formed. However, it has a higher adhesiveness as compared with the case where it is formed on the wiring layer in contact with the Mo layer constituting the wiring layer by the conventional method for manufacturing a semiconductor device described above with reference to FIGS. 6 and 7. Formed.

【0024】このため、絶縁層を形成する工程や、絶縁
層を形成する工程後に熱処理工程を伴うとした場合のそ
の熱処理工程などにおいて、絶縁層が配線層上から剥離
するおそれをほとんど有しない。
Therefore, there is almost no risk of the insulating layer peeling off from the wiring layer in the step of forming the insulating layer or in the heat treatment step in which the heat treatment step is performed after the step of forming the insulating layer.

【0025】以上のことから、本発明による半導体装置
の製法によれば、図6及び図7で上述した従来の半導体
装置の製法の場合に比し高い信頼性を有する半導体装置
を、高い歩留りで、容易に製造することができる。
From the above, according to the method of manufacturing a semiconductor device according to the present invention, a semiconductor device having a higher reliability than that of the conventional method of manufacturing a semiconductor device described with reference to FIGS. , Can be easily manufactured.

【0026】[0026]

【実施例1】次に、図1及び図2を伴って、本発明によ
る半導体装置の第1の実施例を述べよう。
First Embodiment Next, a first embodiment of the semiconductor device according to the present invention will be described with reference to FIGS.

【0027】図1及び図2において、図3との対応部分
には同一符号を付して示す。
1 and 2, parts corresponding to those in FIG. 3 are designated by the same reference numerals.

【0028】図1及び図2に示す本発明による半導体装
置の製法は、次に述べる順次の工程を有する。
The method for manufacturing the semiconductor device according to the present invention shown in FIGS. 1 and 2 has the following sequential steps.

【0029】すなわち、図6及び図7で前述した従来の
半導体装置の製法の場合と同様の、半導体素子またはそ
れを構成する半導体領域2、電極(図示せず)などを形
成し且つ例えば半導体領域2に爾後配線層5が連結され
る半導体基板1を用意する(図1A)。
That is, a semiconductor element or a semiconductor region 2 constituting the semiconductor element, electrodes (not shown), etc. are formed in the same manner as in the conventional method for manufacturing a semiconductor device described above with reference to FIGS. A semiconductor substrate 1 to which the subsequent wiring layer 5 is connected to 2 is prepared (FIG. 1A).

【0030】そして、その半導体基板1上に、図6及び
図7で前述した従来の半導体装置の製法の場合と同様
に、半導体領域2を外部に臨ませる窓3を有する例えば
シリコン酸化物SiO2 )でなる絶縁層4を、それ自体
は公知の例えば常圧CVD法と、リソグラフィ法と、反
応性エッチング法とを適用することによって形成する
(図1B)。
Then, for example, silicon oxide SiO 2 having a window 3 for exposing the semiconductor region 2 to the outside is formed on the semiconductor substrate 1 as in the case of the conventional semiconductor device manufacturing method described above with reference to FIGS. 6 and 7. 2) is formed by applying, for example, a known atmospheric pressure CVD method, a lithographic method, and a reactive etching method (FIG. 1B).

【0031】次に、絶縁層4上に、図6及び図7で前述
した従来の半導体装置の製法において配線層をMoでな
る層6でなるものとして形成する場合と同様に、絶縁層
4の窓3を通って半導体基板1の半導体領域2に達する
まで延長し、そしてそれに連結しているMoでなる層6
を、所望のパタ―ンに、例えばそれ自体は公知のスパッ
タリング法と、ECRエッチング法とを適用することに
よって形成する(図1C)。
Next, as in the case where the wiring layer is formed as the layer 6 made of Mo in the conventional semiconductor device manufacturing method described above with reference to FIGS. 6 and 7, the insulating layer 4 is formed on the insulating layer 4. A layer 6 of Mo extending through the window 3 to reach the semiconductor region 2 of the semiconductor substrate 1 and connected thereto.
To the desired pattern, for example, by applying the sputtering method known per se and the ECR etching method (FIG. 1C).

【0032】次に、Moでなる層6の外表面上に、Wで
なる層10を、それ自体は公知の例えば原料ガスをWF
2 とH2 とし、温度を420℃とし、圧力を0.17T
orrとする熱CVD法によって、500Aの厚さに、
選択成長させて形成し、それによって、Moでなる層6
上にWでなる層10が形成されている積層体でなる配線
層5を形成する(図1D)。次に、絶縁層4上に、図6
及び図7で前述した従来の半導体装置の製法の場合に準
じて、配線層5を覆って延長している例えばシリコン酸
化物でなる絶縁層7を、それ自体は公知の例えばバイア
スECR法によって形成する(図2A)。
Next, on the outer surface of the layer 6 made of Mo, the layer 10 made of W and, for example, a material gas known per se is used as WF.
2 and H 2 , temperature is 420 ° C, pressure is 0.17T
By the thermal CVD method with orr, the thickness of 500A,
Layer 6 formed by selective growth and thereby made of Mo
The wiring layer 5 is formed as a laminated body on which the layer 10 made of W is formed (FIG. 1D). Next, as shown in FIG.
In accordance with the conventional method for manufacturing a semiconductor device described above with reference to FIG. 7, the insulating layer 7 made of, for example, silicon oxide, which extends to cover the wiring layer 5, is formed by a known method such as the bias ECR method. (Fig. 2A).

【0033】次に、絶縁層7に、図6及び図7で前述し
た従来の半導体装置の製法の場合に準じて、配線層5を
所望の位置において外部に臨ませる窓8を、それ自体は
公知のリソグラフィ法とエッチング法とを適用すること
によって形成する(図2B)。
Next, the insulating layer 7 is provided with a window 8 for exposing the wiring layer 5 to the outside at a desired position according to the conventional method for manufacturing a semiconductor device described above with reference to FIGS. 6 and 7. It is formed by applying a known lithography method and etching method (FIG. 2B).

【0034】次に、例えば0.5%の弗酸溶液を用いた
洗浄処理を施して後、絶縁層7上に、図6及び図7で前
述した従来の半導体装置の製法の場合に準じて、絶縁層
7の窓8を通って配線層5に達するまで延長し、そして
それに連結しているWでなる層でなる他の配線層9を、
所望のパタ―ンに、配線層5のWでなる層10を形成す
る場合に準じたそれ自体は公知の方法で、形成する(図
2C)。
Then, after performing a cleaning treatment using, for example, a 0.5% hydrofluoric acid solution, the insulating layer 7 is subjected to a cleaning treatment in accordance with the conventional semiconductor device manufacturing method described above with reference to FIGS. , Another wiring layer 9 consisting of a layer of W which extends through the window 8 of the insulating layer 7 to reach the wiring layer 5 and is connected to it.
The layer 10 made of W of the wiring layer 5 is formed on a desired pattern by a known method per se (FIG. 2C).

【0035】以上が、本発明による半導体装置の製法で
ある。
The above is the method of manufacturing a semiconductor device according to the present invention.

【0036】このような本発明による半導体装置の製法
によれば、図6及び図7で前述した従来の半導体装置の
製法と同様に、半導体基板1上に、配線層5が形成され
ているとともに、その配線層5を覆って延長している絶
縁層7が形成されている構成を有する半導体装置を製造
することができる。
According to the method of manufacturing a semiconductor device according to the present invention, the wiring layer 5 is formed on the semiconductor substrate 1 as in the conventional method of manufacturing a semiconductor device described above with reference to FIGS. 6 and 7. It is possible to manufacture a semiconductor device having a structure in which the insulating layer 7 extending over the wiring layer 5 is formed.

【0037】また、図1及び図2に示す本発明による半
導体装置の製法によれば、配線層5を、Alでなる層に
比し高いストレスマイグレ―ション耐性及びエレクトロ
マイグレ―ション耐性を有するMoでなる層6上に、そ
れと同様にAlでなる層に比し高いストレスマイグレ―
ション耐性及びエレクトロマイグレ―ション耐性を有す
るWでなる層10が形成されている積層体でなるものと
して形成しているので、その配線層5を、図6及び図7
で前述した従来の半導体装置の製法の場合と同様に、A
lでなる層でなるものとして形成する場合に比し、良好
な配線層としての特性を有するものとして形成すること
ができる。
Further, according to the method of manufacturing a semiconductor device of the present invention shown in FIGS. 1 and 2, the wiring layer 5 is Mo which has higher stress migration resistance and electromigration resistance than a layer made of Al. On the layer 6 made of Al, which has a higher stress migration than the layer made of Al.
Since the wiring layer 5 is formed as a laminated body in which the layer 10 made of W having the resistance to ionization and the resistance to electromigration is formed, the wiring layer 5 is formed as shown in FIGS.
As in the case of the conventional semiconductor device manufacturing method described above in
It can be formed as a layer having excellent characteristics as a wiring layer as compared with the case where it is formed as a layer made of l.

【0038】しかしながら、図1及び図2に示す本発明
による半導体装置の製法の場合、絶縁層7が、配線層5
上に、それを構成しているWでなる層10と接触して形
成されるため、その絶縁層7が、図6及び図7で前述し
た従来の半導体装置の製法によって、配線層5上に、そ
れを構成ているMoでなる層6と接触して形成される場
合に比し、高い密着性を有して形成される。
However, in the method of manufacturing the semiconductor device according to the present invention shown in FIGS. 1 and 2, the insulating layer 7 is replaced by the wiring layer 5.
The insulating layer 7 is formed on the wiring layer 5 by the conventional semiconductor device manufacturing method described above with reference to FIGS. As compared with the case where it is formed in contact with the layer 6 made of Mo, which forms it, it is formed with high adhesion.

【0039】このため、絶縁層7を形成する工程や、絶
縁層7を形成する工程後に熱処理工程を伴うとした場合
のその熱処理工程などにおいて、絶縁層7が配線層5か
ら剥離するおそれをほとんど有しない。
Therefore, there is almost no possibility that the insulating layer 7 will be separated from the wiring layer 5 in the step of forming the insulating layer 7 or in the case where a heat treatment step is performed after the step of forming the insulating layer 7, etc. I don't have it.

【0040】また、絶縁層7に窓8を形成する工程後、
絶縁層7上に他の配線層9を形成する工程前において、
弗酸溶液を用いた洗浄処理を行っているが、その処理に
おいて、配線層5を構成しているWでなる層10が、絶
縁層7の窓8に臨む領域においても溶解することはない
ので、絶縁層7が配線層5上から剥離するおそれを有し
ない。
After the step of forming the window 8 in the insulating layer 7,
Before the step of forming another wiring layer 9 on the insulating layer 7,
Although a cleaning process using a hydrofluoric acid solution is performed, in the process, the layer 10 of W forming the wiring layer 5 does not dissolve even in the region of the insulating layer 7 facing the window 8. The insulating layer 7 does not have a risk of peeling from the wiring layer 5.

【0041】さらに、絶縁層7を形成する工程におい
て、その絶縁層を加熱された酸素雰囲気中で形成するこ
とによって、配線層5を構成しているWでなる層10が
酸化されても、それがまたはその表面が水に不活性なW
酸化物でなる層になるだけであるので、洗浄処理を行っ
ても、絶縁層7が配線層上から剥離するおそれを有しな
い。
Further, in the step of forming the insulating layer 7, by forming the insulating layer in a heated oxygen atmosphere, even if the W layer 10 forming the wiring layer 5 is oxidized, Or W whose surface is inert to water
Since only the oxide layer is formed, the insulating layer 7 will not be peeled off from the wiring layer even if the cleaning process is performed.

【0042】以上のことから、図1及び図2に示す本発
明による半導体装置の製法によれば、図6及び図7で前
述した従来の半導体装置の製法の場合に比し高い信頼性
を有する半導体装置を、高い歩留りで、容易に製造する
ことができる。
From the above, the method of manufacturing a semiconductor device according to the present invention shown in FIGS. 1 and 2 has higher reliability than the conventional method of manufacturing a semiconductor device described with reference to FIGS. 6 and 7. A semiconductor device can be easily manufactured with a high yield.

【0043】[0043]

【実施例2】次に、図3〜図5を伴って、本発明による
半導体装置の第2の実施例を述べよう。
Second Embodiment Next, a second embodiment of the semiconductor device according to the present invention will be described with reference to FIGS.

【0044】図3〜図5において、図1及び図2との対
応部分には同一符号を付して示す。
3 to 5, parts corresponding to those in FIGS. 1 and 2 are designated by the same reference numerals.

【0045】図3〜図5に示す本発明による半導体装置
の製法は、次に述べる順次の工程を有する。
The method of manufacturing the semiconductor device according to the present invention shown in FIGS. 3 to 5 has the following sequential steps.

【0046】すなわち、図1及び図2で上述した本発明
による半導体装置の製法の場合と同様の、半導体素子ま
たはそれを構成する半導体領域2、電極(図示せず)な
どを形成し且つ例えば半導体領域2に爾後配線層5が連
結される半導体基板1を用意する(図3A)。
That is, a semiconductor element or a semiconductor region 2 constituting the semiconductor element, electrodes (not shown), etc. are formed in the same manner as in the method of manufacturing a semiconductor device according to the present invention described above with reference to FIGS. A semiconductor substrate 1 in which the subsequent wiring layer 5 is connected to the region 2 is prepared (FIG. 3A).

【0047】そして、その半導体基板1上に、図1及び
図2で上述した本発明による半導体装置の製法の場合と
同様に、半導体領域2を外部に臨ませる窓3を有する例
えばシリコン酸化物SiO2 )でなる絶縁層4を、それ
自体は公知の例えば常圧CVD法と、リソグラフィ法と
反応性エッチング法とによって形成する(図3B)。
Then, as in the case of the method for manufacturing the semiconductor device according to the present invention described above with reference to FIGS. 1 and 2, the semiconductor substrate 1 is provided with a window 3 for exposing the semiconductor region 2 to the outside, for example, silicon oxide SiO 2. The insulating layer 4 consisting of 2 ) is formed by, for example, a publicly known atmospheric pressure CVD method, a lithography method and a reactive etching method (FIG. 3B).

【0048】次に、絶縁層4上に、図1及び図2で上述
した本発明による半導体装置の製法においてMoでなる
層6を形成する場合に準じて、絶縁層4の窓3を通って
半導体基板1の半導体領域2に達するまで延長し、そし
てそれと連結しているMoでなる層6′を、例えばそれ
自体は公知のスパッタリング法によって形成する(図3
C)。
Then, through the window 3 of the insulating layer 4 in accordance with the case where the layer 6 made of Mo is formed on the insulating layer 4 in the method of manufacturing the semiconductor device according to the present invention described above with reference to FIGS. A layer 6'of Mo, which extends to reach the semiconductor region 2 of the semiconductor substrate 1 and is connected to it, is formed, for example, by a sputtering method known per se (FIG. 3).
C).

【0049】次に、Moでなる層6′上に、MoSiで
なる層11′を、それ自体は公知のスパッタリング法に
よって形成し、それによって、Moでなる層6′上にM
oSiでなる層11′が形成されている積層体を形成す
る(図4A)。
Next, a layer 11 'made of MoSi is formed on the layer 6'made of Mo by a sputtering method known per se, whereby M is formed on the layer 6'made of Mo.
A laminated body in which a layer 11 'made of oSi is formed is formed (FIG. 4A).

【0050】次に、Moでなる層6′上にMoSiでな
る層11′が形成されている積層体に対する、それ自体
は公知の、例えばエッチャントとして塩素系ガスを用い
たエッチング処理によって、Moでなる層6′上にMo
Siでなる層11′が形成されている積層体から、Mo
でなる層6上にMoSiでなる層11が形成されている
積層体でなり且つ所望のパタ―ンを有する配線層5を形
成する(図4B)。
Next, the layered body in which the layer 11 'made of MoSi is formed on the layer 6'made of Mo is subjected to a known etching process using, for example, a chlorine-based gas as an etchant, so as to remove Mo. On the layer 6 '
From the laminated body in which the layer 11 'made of Si is formed,
A wiring layer 5 is formed which is a laminated body in which the layer 11 made of MoSi is formed on the layer 6 made of (3) and has a desired pattern (FIG. 4B).

【0051】次に、絶縁層4上に、図1及び図2で上述
した本発明による半導体装置の製法の場合に準じて、配
線層5を覆って延長している例えばシリコン酸化物でな
る絶縁層7を、それ自体は公知の例えばバイアスECR
法によって形成する(図4C)。
Next, on the insulating layer 4, according to the method of manufacturing the semiconductor device according to the present invention described above with reference to FIGS. 1 and 2, the insulating layer made of, for example, silicon oxide is extended to cover the wiring layer 5. The layer 7 is known per se, for example a bias ECR
Formed by the method (FIG. 4C).

【0052】次に、絶縁層7に、図1及び図2で上述し
た本発明による半導体装置の製法の場合に準じて、配線
層5を所望の位置において外部に臨ませる窓8を、それ
自体は公知のリソグラフィ法とエッチング法とを適用す
ることによって形成する(図5A)。
Next, in the insulating layer 7, a window 8 for exposing the wiring layer 5 to the outside at a desired position is provided in the insulating layer 7 according to the method for manufacturing the semiconductor device according to the present invention described above with reference to FIG. Are formed by applying a known lithography method and etching method (FIG. 5A).

【0053】次に、図1及び図2で上述した本発明によ
る半導体装置の製法の場合に、例えば0.5%の弗酸溶
液を用いた線状処理を施して後、絶縁層7上に、図1及
び図2で上述した本発明による半導体装置の製法の場合
に準じて、その窓7を通って配線層5に達するまで延長
し、そしてそれに連結しているWでなる層でなる他の配
線層9を、所望のパタ―ンに、形成する(図5B)。
Next, in the case of the method for manufacturing a semiconductor device according to the present invention described above with reference to FIGS. 1 and 2, linear processing using, for example, a 0.5% hydrofluoric acid solution is performed, and then the insulating layer 7 is formed. According to the method of manufacturing a semiconductor device according to the present invention described above with reference to FIGS. 1 and 2, the layer formed of W is extended through the window 7 to reach the wiring layer 5, and is connected to the wiring layer 5. The wiring layer 9 is formed in a desired pattern (FIG. 5B).

【0054】以上が、本発明による半導体装置の製法の
第2の実施例である。
The above is the second embodiment of the method for manufacturing a semiconductor device according to the present invention.

【0055】このような本発明による半導体装置の製法
によれば、図1及び図2で上述した本発明による半導体
装置の製法と同様に、半導体基板1上に、配線層5が形
成されているとともに、その配線層5を覆って延長して
いる絶縁層7が形成されている構成を有する半導体装置
を製造することができる。
According to the method of manufacturing the semiconductor device of the present invention, the wiring layer 5 is formed on the semiconductor substrate 1 as in the method of manufacturing the semiconductor device of the present invention described above with reference to FIGS. At the same time, it is possible to manufacture a semiconductor device having a structure in which the insulating layer 7 that extends to cover the wiring layer 5 is formed.

【0056】また、図3〜図5に示す本発明による半導
体装置の製法によれば、配線層5を、Alでなる層に比
し高いストレスマイグレ―ション耐性及びエレクトロマ
イグレ―ション耐性を有するMoでなる層6上に、それ
と同様にAlでなる層に比し高いストレスマイグレ―シ
ョン耐性及びエレクトロマイグレ―ション耐性を有する
MoSiでなる層11が形成されている積層体でなるも
のとして形成しているので、その配線層5を、図1及び
図2で上述した本発明による半導体装置の製法の場合と
同様に、Alでなる層でなるものとして形成する場合に
比し、良好な配線層としての特性を有するものとして形
成することができる。
Further, according to the method of manufacturing a semiconductor device according to the present invention shown in FIGS. 3 to 5, the wiring layer 5 is Mo which has higher stress migration resistance and electromigration resistance than a layer made of Al. And a layer 11 made of MoSi having a higher stress migration resistance and electromigration resistance than the layer made of Al. Therefore, as in the case of forming the wiring layer 5 as a layer made of Al as in the case of the semiconductor device manufacturing method according to the present invention described above with reference to FIGS. It can be formed to have the following characteristics.

【0057】さらに、図3〜図5に示す本発明による半
導体装置の製法の場合、図1及び図2で上述した本発明
による半導体装置の製法の場合に準じて、絶縁層7が、
配線層5上に、それを構成しているMoSiでなる層1
1と接触して形成されるため、その絶縁層7が、図1及
び図2で上述した本発明による半導体装置の製法の場合
と同様に、配線層5上に、高い密着性を有して形成され
る。
Further, in the case of the method for manufacturing the semiconductor device according to the present invention shown in FIGS. 3 to 5, the insulating layer 7 is formed in accordance with the method for manufacturing the semiconductor device according to the present invention described above with reference to FIGS.
On the wiring layer 5, the layer 1 made of MoSi constituting the wiring layer 5
Since it is formed in contact with 1, the insulating layer 7 has a high adhesiveness on the wiring layer 5, as in the case of the method for manufacturing a semiconductor device according to the present invention described above with reference to FIGS. It is formed.

【0058】このため、図1及び図2で上述した本発明
による半導体装置の製法の場合と同様に、絶縁層7を形
成する工程や、絶縁層7を形成する工程後に熱処理工程
を伴うとした場合のその熱処理工程などにおいて、絶縁
層7が配線層5から剥離するおそれをほとんど有しな
い。
Therefore, similar to the method of manufacturing a semiconductor device according to the present invention described above with reference to FIGS. 1 and 2, a step of forming the insulating layer 7 and a heat treatment step after the step of forming the insulating layer 7 are involved. In that case, there is almost no risk of the insulating layer 7 peeling from the wiring layer 5 in the heat treatment step or the like.

【0059】また、図1及び図2で上述した本発明によ
る半導体装置の製法の場合と同様に、絶縁層7に窓8を
形成する工程後、絶縁層7上に他の配線層9を形成する
工程前において、弗酸溶液を用いた洗浄処理を行ってい
るが、その処理において、配線層5を構成しているMo
Siでなる層11が、絶縁層7の窓8に臨む領域におい
ても溶解することはないので、絶縁層7が配線層5上か
ら剥離するおそれを有しない。
Similar to the method of manufacturing the semiconductor device according to the present invention described above with reference to FIGS. 1 and 2, another wiring layer 9 is formed on the insulating layer 7 after the step of forming the window 8 in the insulating layer 7. Before the step of performing the cleaning process, a cleaning process using a hydrofluoric acid solution is performed. In the process, the Mo forming the wiring layer 5 is processed.
Since the layer 11 made of Si does not dissolve even in the region of the insulating layer 7 that faces the window 8, the insulating layer 7 does not have a risk of peeling from the wiring layer 5.

【0060】さらに、絶縁層7を形成する工程におい
て、その絶縁層を加熱された酸素雰囲気中で形成するこ
とによって、配線層5を構成しているMoSiでなる層
11が酸化されても、それがまたはその表面が水に不活
性なSiO2 でなる層になるだけであるので、洗浄処理
を行っても、絶縁層7が配線層上から剥離するおそれを
有しない。
Further, in the step of forming the insulating layer 7, even if the layer 11 of MoSi forming the wiring layer 5 is oxidized by forming the insulating layer in a heated oxygen atmosphere, However, since the surface of the insulating layer 7 is only a layer made of SiO2 which is inactive to water, the insulating layer 7 is not likely to be peeled off from the wiring layer even if the cleaning process is performed.

【0061】以上のことから、図3〜図5に示す本発明
による半導体装置の製法によっても、図1及び図2で上
述した本発明による半導体装置の製法の場合と同様に、
高い信頼性を有する半導体装置を、高い歩留りで、容易
に製造することができる。
From the above, the manufacturing method of the semiconductor device according to the present invention shown in FIGS. 3 to 5 is similar to the manufacturing method of the semiconductor device according to the present invention described above with reference to FIGS. 1 and 2.
A semiconductor device having high reliability can be easily manufactured with a high yield.

【0062】[0062]

【実施例3】次に、本発明による半導体装置の製法の第
3の実施例を述べよう。
Third Embodiment Next, a third embodiment of the method for manufacturing a semiconductor device according to the present invention will be described.

【0063】本発明による半導体装置の製法の第3の実
施例は、図3〜図5を伴って上述した本発明による半導
体装置の製法の第2の実施例において、「MoSiでな
る層11′」を「WSiでなる層12′」と読み代え、
またこれに応じて「MoSiでなる層11」を「WSi
でなる層12」と読み代えた順次の工程をとって半導体
装置を製造する。
The third embodiment of the method of manufacturing a semiconductor device according to the present invention is the same as the second embodiment of the method of manufacturing a semiconductor device according to the present invention described above with reference to FIGS. Is read as "layer 12 'of WSi",
In addition, in response to this, the “layer 11 made of MoSi” is changed to “WSi”.
The semiconductor device is manufactured by taking the sequential steps of reading "the layer 12".

【0064】本発明による半導体装置の製法の第3の実
施例は、図3〜図5を伴って上述した本発明による半導
体装置の製法において、上述した読み代えた順次の工程
をとるので、詳細説明は省略するが、図3〜図5で上述
した本発明による半導体装置の製法の第2の実施例にお
いて、「MoSiでなる層11」を「WSiでなる層1
2」と読み代えた、図3〜図5で上述した本発明による
半導体装置の製法の第2の実施例の場合と同様の優れた
作用効果が得られる。
The third embodiment of the method for manufacturing a semiconductor device according to the present invention is the same as the method for manufacturing a semiconductor device according to the present invention described above with reference to FIGS. Although not described, in the second embodiment of the method for manufacturing a semiconductor device according to the present invention described above with reference to FIGS. 3 to 5, the “layer 11 made of MoSi” is replaced with the “layer 1 made of WSi”.
2 ", which is the same as in the case of the second embodiment of the method for manufacturing a semiconductor device according to the present invention described above with reference to FIGS.

【0065】なお、上述においては、本発明のわずかな
実施例を示したに留まり、本発明の精神を脱することな
しに、種々の変型、変更をなし得るであろう。
In the above description, only a few examples of the present invention are shown, and various modifications and changes can be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による半導体装置の製法の第1の実施例
を示す順次の工程における略線的断面図である。
FIG. 1 is a schematic cross-sectional view in a sequential process showing a first embodiment of a method for manufacturing a semiconductor device according to the present invention.

【図2】本発明による半導体装置の製法の第1の実施例
を示す順次の工程における略線的断面図である。
FIG. 2 is a schematic cross-sectional view in a sequential process showing a first embodiment of a method for manufacturing a semiconductor device according to the present invention.

【図3】本発明による半導体装置の製法の第2及び第3
の実施例を示す順次の工程における略線的断面図であ
る。
FIG. 3 is a second and a third method of manufacturing a semiconductor device according to the present invention.
FIG. 6 is a schematic cross-sectional view in a sequential process showing the embodiment of FIG.

【図4】本発明による半導体装置の製法の第2及び第3
の実施例を示す順次の工程における略線的断面図であ
る。
FIG. 4 is a second and a third method of manufacturing a semiconductor device according to the present invention.
FIG. 6 is a schematic cross-sectional view in a sequential process showing the embodiment of FIG.

【図5】本発明による半導体装置の製法の第2及び第3
の実施例を示す順次の工程における略線的断面図であ
る。
FIG. 5 is a second and a third method of manufacturing a semiconductor device according to the present invention.
FIG. 6 is a schematic cross-sectional view in a sequential process showing the embodiment of FIG.

【図6】従来の半導体装置の製法を示す順次の工程にお
ける略線的断面図である。
FIG. 6 is a schematic cross-sectional view in a sequential process showing a method for manufacturing a conventional semiconductor device.

【図7】従来の半導体装置の製法を示す順次の工程にお
ける略線的断面図である。
FIG. 7 is a schematic cross-sectional view in sequential steps showing a method for manufacturing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 半導体領域 3 窓 4 絶縁層 5 配線層 6、6′ Moでなる層 8 窓 7 絶縁層 9 配線層 10 Wでなる層 11、11′ MoSiでなる層 12、12′ WSiでなる層 DESCRIPTION OF SYMBOLS 1 semiconductor substrate 2 semiconductor region 3 window 4 insulating layer 5 wiring layer 6, 6'layer made of Mo 8 window 7 insulating layer 9 wiring layer 10 layer made of W 11, 11 'layer made of MoSi 12, 12' made of WSi layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永瀬 雅夫 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 細矢 徹夫 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 関本 美佐雄 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 金森 周一 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 及川 秀男 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 秋谷 秀夫 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masao Nagase 1-1-6 Uchiyuki-cho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corp. (72) Tetsuo Hosoya 1-1-6 Uchiyuki-cho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (72) Inventor Misao Sekimoto 1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (72) Inventor Shuichi Kanamori 1-1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corp. (72) Inventor Hideo Oikawa 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corp. (72) Hideo Akiya 1-1-6 Uchisaiwai-cho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に配線層を形成する工程
と、 上記半導体基板上に、上記配線層を覆って延長している
絶縁層を形成する工程とを有する半導体装置の製法にお
いて、 上記配線層を形成する工程において、上記配線層を、M
oでなる層上にWまたはMoSiもしくはWSiでなる
層が形成されている積層体でなるものとして形成するこ
とを特徴とする半導体装置の製法。
1. A method of manufacturing a semiconductor device, comprising: a step of forming a wiring layer on a semiconductor substrate; and a step of forming an insulating layer extending on the semiconductor substrate to cover the wiring layer. In the step of forming a layer, the wiring layer is
A method of manufacturing a semiconductor device, which is characterized in that the semiconductor device is formed as a laminated body in which a layer made of W or MoSi or WSi is formed on a layer made of o.
JP41075090A 1990-12-14 1990-12-14 Method of manufacturing semiconductor device Pending JPH06124950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41075090A JPH06124950A (en) 1990-12-14 1990-12-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41075090A JPH06124950A (en) 1990-12-14 1990-12-14 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH06124950A true JPH06124950A (en) 1994-05-06

Family

ID=18519861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41075090A Pending JPH06124950A (en) 1990-12-14 1990-12-14 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH06124950A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188921A (en) * 1989-01-18 1990-07-25 Sony Corp Formation of high-melting-point-metal multilayer film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188921A (en) * 1989-01-18 1990-07-25 Sony Corp Formation of high-melting-point-metal multilayer film

Similar Documents

Publication Publication Date Title
JPS60138918A (en) Manufacture of semiconductor device
US4310569A (en) Method of adhesion of passivation layer to gold metalization regions in a semiconductor device
KR100212689B1 (en) Method for forming a contact plug
JPH06124950A (en) Method of manufacturing semiconductor device
JP2000022096A (en) Manufacture of semiconductor device
JP2000003944A (en) Manufacture of flexible board
JP2003142521A (en) Semiconductor device and method for manufacturing the same
JPH07183299A (en) Method for forming copper wirings
JPH1187272A (en) Manufacture of semiconductor device
JPH06163528A (en) Fabrication of semiconductor device
JPS5934647A (en) Manufacture of semiconductor device
JP2966418B2 (en) Method of forming wiring contact
JPH09321006A (en) Manufacture of semiconductor device
JP2770653B2 (en) Method for manufacturing semiconductor integrated circuit device
KR0156216B1 (en) Fabricating method of thin film transistor
JPH11186269A (en) Semiconductor integrated circuit and manufacture thereof
JP2002164350A (en) Method of fabricating semiconductor device
KR20010058541A (en) A method for forming metal wire in semiconductor device
JPS5918632A (en) Formation of electrode of semiconductor device
JPS6154650A (en) Manufacturing method of semiconductor device
JPH04326750A (en) Manufacture of semiconductor device
JPH05291245A (en) Manufacture of semiconductor device
JPH1079445A (en) Wiring forming method for semiconductor element
JP2000188328A (en) Semiconductor device and its manufacture
JPH05166803A (en) Compound semiconductor device