JPH05291245A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05291245A
JPH05291245A JP9310192A JP9310192A JPH05291245A JP H05291245 A JPH05291245 A JP H05291245A JP 9310192 A JP9310192 A JP 9310192A JP 9310192 A JP9310192 A JP 9310192A JP H05291245 A JPH05291245 A JP H05291245A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
metal thin
forming
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9310192A
Other languages
Japanese (ja)
Inventor
Akira Mase
晃 間瀬
Kyoji Matsubara
享治 松原
Kenichi Morikawa
憲一 森川
Yuji Suzuki
雄司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP9310192A priority Critical patent/JPH05291245A/en
Publication of JPH05291245A publication Critical patent/JPH05291245A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent disconnection of a metallic thin film formed on a semiconductor substrate. CONSTITUTION:The manufacturing process of a semiconductor devide includes the following: a process which performs one out of a process wherein a film which is errosion-resistant in a wet etching operation is formed on a semiconductor substrate 1 on which a silicon dioxide insulating film 2 has been formed and a process wherein an electrode is formed selectively; a process wherein the other of said processes is performed; a process wherein a PSG film 4 is formed on the whole surface and a photoresist pattern 5 is formed on its surface; a process wherein a metal thin film 6 is formed on the whole surface; and a process wherein the metal thin film 6 on the photoresist is removed by a lift-off method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板上に所望の
金属薄膜パターンを形成する半導体装置の製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which a desired metal thin film pattern is formed on a semiconductor substrate.

【0002】[0002]

【従来の技術】従来半導体基板上に電極や配線等の各種
の薄膜パターンを形成する場合の製造方法としては例え
ば、特開昭59−124780号公報に開示されるよう
な方法が知られている。以下、図3を参照しながら従来
の半導体装置の製造方法について説明する。
2. Description of the Related Art Conventionally, as a manufacturing method for forming various thin film patterns such as electrodes and wirings on a semiconductor substrate, for example, a method disclosed in JP-A-59-124780 is known. . Hereinafter, a conventional method for manufacturing a semiconductor device will be described with reference to FIG.

【0003】図3(a)において、砒化ガリウム基板1
上にその砒化ガリウム基板1に形成された半導体素子を
保護する二酸化シリコン絶縁膜2を形成し、その二酸化
シリコン絶縁膜2上にアルミニウム電極3を選択的に形
成する。次に図3(b)において、燐ドープ二酸化シリ
コン絶縁膜4(以下PSG膜とする)を全面に形成す
る。続いて、PSG膜4上にPSG膜4をウエットエッ
チングする際のエッチングマスクとなるフォトレジスト
膜5を塗布し、選択露光によってフォトレジスト膜5の
パターンを形成する。図3(c)において、そのフォト
レジスト膜5をマスクとして前記PSG膜4を選択的に
ウエットエッチングする。図3(d)おいて、全面に蒸
着によってニッケル−コバルト金属薄膜6を形成し、図
3(d)において、アセトンを含む溶液にフォトレジス
ト膜5およびPSG膜4を溶解させ、フォトレジスト膜
5上のニッケル−コバルト金属薄膜6を除去し、前記砒
化ガリウム基板1上に金属薄膜パターンを形成する。
In FIG. 3A, a gallium arsenide substrate 1
A silicon dioxide insulating film 2 for protecting the semiconductor element formed on the gallium arsenide substrate 1 is formed thereon, and an aluminum electrode 3 is selectively formed on the silicon dioxide insulating film 2. Next, in FIG. 3B, a phosphorus-doped silicon dioxide insulating film 4 (hereinafter referred to as a PSG film) is formed on the entire surface. Subsequently, a photoresist film 5 that serves as an etching mask when the PSG film 4 is wet-etched is applied on the PSG film 4, and a pattern of the photoresist film 5 is formed by selective exposure. In FIG. 3C, the PSG film 4 is selectively wet-etched using the photoresist film 5 as a mask. In FIG. 3D, a nickel-cobalt metal thin film 6 is formed on the entire surface by vapor deposition, and in FIG. 3D, the photoresist film 5 and the PSG film 4 are dissolved in a solution containing acetone to form the photoresist film 5. The nickel-cobalt metal thin film 6 is removed, and a metal thin film pattern is formed on the gallium arsenide substrate 1.

【0004】従来、リフトオフを行う際にはフォトレジ
スト膜5下層に絶縁膜を設けることが一般に行われてい
る。これは絶縁膜のエッチングの際にエッチング溶液に
よる浸食によってフォトレジスト膜5のパターン端部に
オーバーハング構造を生じさせることで、金属薄膜6形
成時に砒化ガリウム基板1に残す金属薄膜と除去する金
属薄膜とを段差切れにより容易に分離することができる
ためである。また砒化ガリウム基板1に残す金属薄膜の
盛り上がりや、めくれが生じないため金属薄膜端部下層
にリフトオフ用の溶剤がしみ込むことも少なく、良好な
パターニングが可能なため、有効な方法である。段差切
れによって砒化ガリウム基板1に残す金属薄膜と除去す
る金属薄膜とを分離し易くするためにはフォトレジスト
膜5下層の絶縁膜は厚い方が好ましい。この絶縁膜とし
てPSG膜4が用いられるのは、燐を含有するシリコン
酸化膜(つまりPSG膜)は膜の応力を緩和でき、厚く
形成してもひび割れが発生しにくいため、燐を含まない
膜に比べて膜を厚く成膜できるという理由によるもので
ある。
Conventionally, when performing lift-off, an insulating film is generally provided as a lower layer of the photoresist film 5. This is because a metal thin film left on the gallium arsenide substrate 1 at the time of forming the metal thin film 6 and a metal thin film to be removed by forming an overhang structure at the pattern end portion of the photoresist film 5 by erosion by the etching solution at the time of etching the insulating film. This is because and can be easily separated by cutting the step. Further, since the metal thin film to be left on the gallium arsenide substrate 1 does not rise or turn up, the solvent for lift-off does not soak into the lower layer of the end of the metal thin film, and good patterning is possible, which is an effective method. In order to facilitate the separation of the metal thin film left on the gallium arsenide substrate 1 and the metal thin film to be removed due to step breakage, the insulating film under the photoresist film 5 is preferably thick. The PSG film 4 is used as this insulating film because a silicon oxide film containing phosphorus (that is, a PSG film) can relax the stress of the film and cracks are less likely to occur even if formed thick, so that the film does not contain phosphorus. This is because the film can be formed thicker than

【0005】[0005]

【発明が解決しようとする課題】ところで通常の半導体
装置の場合、半導体素子を機械的または化学的に保護す
るためにシリコン酸化膜の絶縁膜が半導体基板上には形
成される。半導体基板上に形成される保護膜は半導体素
子を保護する目的から膜厚を大きくする必要がある。シ
リコン酸化膜は膜厚を大きくしても応力によるひび割れ
を生じることがなく半導体素子に悪影響を及ぼすことが
ないので保護膜として適している。ところがこのシリコ
ン酸化膜上に導電部、例えば電極3等を形成する工程を
行い、上面に段差が存在するような場合には、PSG膜
のウエットエッチング時に電極下部(図3(c)のI
部)にもオーバーハング構造が生じてしまう。これは絶
縁用PSG膜と二酸化シリコン絶縁膜はシリコン酸化膜
用のエッチング溶液に浸食される割合がほぼ等しいため
PSG膜のエッチング時に二酸化シリコン絶縁膜も容易
に浸食されてしまうという理由によるものである。この
ように電極3を形成する工程を行い、PSG膜4および
フォトレジスト膜5のパターンを形成したあとに金属薄
膜を形成した場合、電極端部つまり電極3と二酸化シリ
コン絶縁膜2の段差部分(図3(d)のII部)で金属薄
膜が断線する確率が高くなるという問題が生じる。
By the way, in the case of an ordinary semiconductor device, an insulating film of a silicon oxide film is formed on a semiconductor substrate in order to mechanically or chemically protect a semiconductor element. The protective film formed on the semiconductor substrate needs to have a large film thickness for the purpose of protecting the semiconductor element. The silicon oxide film is suitable as a protective film because it does not crack due to stress and does not adversely affect the semiconductor element even if the film thickness is increased. However, when a step of forming a conductive portion such as the electrode 3 is performed on the silicon oxide film and there is a step on the upper surface, the lower portion of the electrode (I in FIG. 3C) is subjected to wet etching of the PSG film.
Part) also has an overhang structure. This is because the insulating PSG film and the silicon dioxide insulating film are almost eroded by the etching solution for the silicon oxide film at the substantially same rate, so that the silicon dioxide insulating film is easily eroded during the etching of the PSG film. . When the metal thin film is formed after the pattern of the PSG film 4 and the photoresist film 5 is formed by performing the step of forming the electrode 3 as described above, the electrode end portion, that is, the step portion between the electrode 3 and the silicon dioxide insulating film 2 ( There is a problem that the probability that the metal thin film will be broken becomes high in the part II of FIG. 3D.

【0006】本発明はこのような問題点に鑑み、その目
的とするところは、オーバーハング構造を生じさせたく
ない導電部下層のシリコン酸化膜をエッチング溶液から
遮断して、導電部下層にオーバーハング構造が発生する
のを防止することである。
In view of the above problems, the present invention has an object to cut off the silicon oxide film in the lower layer of the conductive portion which is not desired to form an overhang structure from the etching solution to overhang the lower layer of the conductive portion. It is to prevent the structure from occurring.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、半導体基板上に
第1のシリコン酸化膜を形成し、その第1のシリコン酸
化膜上にシリコン酸化膜用のエッチング溶液に対して耐
浸食性を有する保護膜を形成し、次にその保護膜上に選
択的に導電部を形成し、全面に第2のシリコン酸化膜を
形成し、さらにその第2のシリコン酸化膜上に選択的に
フォトレジスト膜を形成し、そのフォトレジスト膜をエ
ッチングマスクとして第2のシリコン酸化膜をウエット
エッチングし、その後に全面に金属薄膜を形成し、前記
フォトレジスト膜を除去して前記フォトレジスト膜上の
金属薄膜を除去することにより金属薄膜パターンを形成
することを特徴としている。あるいは半導体基板上に第
1のシリコン酸化膜を形成し、その第1のシリコン酸化
膜上に選択的に導電部を形成し、そのあとに前記第1の
シリコン酸化膜および導電部上にシリコン酸化膜用のエ
ッチング溶液に対して耐浸食性を有する保護膜を形成
し、それから前述の如く全面に第2のシリコン酸化膜を
形成する工程から前記フォトレジスト膜を除去してフォ
トレジスト膜上の金属薄膜を除去することにより金属薄
膜パターンを形成することを特徴としている。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises forming a first silicon oxide film on a semiconductor substrate and forming a first silicon oxide film on the first silicon oxide film. A protective film having erosion resistance against an etching solution for a silicon oxide film is formed, then a conductive portion is selectively formed on the protective film, and a second silicon oxide film is formed on the entire surface. A photoresist film is selectively formed on the second silicon oxide film, the second silicon oxide film is wet-etched using the photoresist film as an etching mask, and then a metal thin film is formed on the entire surface. The metal thin film pattern is formed by removing the resist film and then removing the metal thin film on the photoresist film. Alternatively, a first silicon oxide film is formed on a semiconductor substrate, a conductive portion is selectively formed on the first silicon oxide film, and then silicon oxide is formed on the first silicon oxide film and the conductive portion. The metal on the photoresist film is removed by removing the photoresist film from the step of forming a protective film having erosion resistance against the etching solution for the film and then forming the second silicon oxide film on the entire surface as described above. It is characterized in that a metal thin film pattern is formed by removing the thin film.

【0008】[0008]

【作 用】上記手段よって、導電部下層の第1のシリコ
ン酸化膜がシリコン酸化膜用のエッチング溶液に対して
耐浸食性を有する保護膜に覆われ、第2のシリコン酸化
膜のウエットエッチングの際に導電部下層の第1のシリ
コン酸化膜がシリコン酸化膜用のエッチング溶液に接触
せず浸食されないため、導電部の端部下層にオーバーハ
ング構造が生じない。
[Operation] By the above means, the first silicon oxide film under the conductive portion is covered with the protective film having corrosion resistance to the etching solution for the silicon oxide film, and the second silicon oxide film is wet-etched. At this time, the first silicon oxide film under the conductive portion does not come into contact with the etching solution for the silicon oxide film and is not corroded, so that the overhang structure does not occur in the lower layer at the end of the conductive portion.

【0009】[0009]

【実施例】以下に本発明の一実施例について図面を参照
しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0010】図1は、本発明の一実施例における半導体
基板上に電極および金属配線パターンを形成する一連の
製造工程を示すものである。なお、図3と同一の部分に
ついては同じ符号を付してある。
FIG. 1 shows a series of manufacturing steps for forming electrodes and metal wiring patterns on a semiconductor substrate according to an embodiment of the present invention. The same parts as those in FIG. 3 are designated by the same reference numerals.

【0011】図1(a)において、砒化ガリウム基板1
上に常圧CVD法(化学気相成長法)により、砒化ガリ
ウム基板1に形成された半導体素子を保護するためおよ
び砒化ガリウム基板1上に形成された下地回路との絶縁
のための二酸化シリコン絶縁膜2を1450nm程度形
成する。次に、スパッタ法等によって金属アルミニウム
層をその二酸化シリコン絶縁膜2上全面に800nm形
成し、その金属アルミニウム層表面に電極配線パターン
に対応したフォトレジストパターンを形成する。そして
フォトレジストパターン開口部の金属アルミニウム層を
等方エッチングによって選択的に除去し、アルミニウム
電極3を形成する。なお本実施例では導電部としてアル
ミニウム電極を形成した例を示したが、これは金属電極
に限られるものではなく多結晶シリコン、または拡散抵
抗であってもよい。図1(b)において、常圧CVD法
(化学気相成長法)または、スパッタ法等によって後述
のPSG膜4をウエットエッチングする際に二酸化シリ
コン絶縁膜2をエッチング溶液から保護するための窒化
シリコン膜7を全面に50〜100nm程度形成する。
そしてアルミニウム電極3の上面にコンタクト孔24を
ドライエッチングによって形成する。ここでコンタクト
孔24は、後述のニッケル−コバルト金属薄膜6と前記
アルミニウム電極3とが電気的につながるようにするた
めに形成される。図1(c)において、常圧CVD法に
より燐ドープ二酸化シリコン絶縁膜4(以下PSG膜と
する)を全面に400nm程度成膜し、そのPSG膜4
上にPSG膜4のウエットエッチングの際のエッチング
マスクとしてのフォトレジスト膜を塗布し、選択露光に
よってレジスト膜パターン5を形成する。フォトレジス
ト膜は後のPSG膜のウエットエッチングに耐えられる
ものを用いる。図3(d)において、フォトレジスト膜
5をエッチングマスクとしてPSG膜4のウエットエッ
チングを行う。この時PSG膜4のパターン端部をレジ
スト端より縮退させてオーバーハング構造を生じさせる
(図1(d)のIII 部参照)。こうすることにより後述
の砒化ガリウム基板1上に金属薄膜6を形成したとき、
フォトレジスト膜5端部で砒化ガリウム基板1上に残す
金属薄膜とフォトレジスト膜5上の除去する金属薄膜を
分離することができ、フォトレジスト膜5上の金属薄膜
を容易にリフトオフすることができる。ただし、アルミ
ニウム電極3端部は二酸化シリコン絶縁膜2が窒化シリ
コン膜7に覆われているため、二酸化シリコン絶縁膜2
がPSG膜4のウエットエッチング時でもPSG膜用の
エッチング溶液に接触しないため浸食されず、したがっ
てこの部分はオーバーハング構造を生じない。窒化シリ
コン膜の耐浸食性は窒化シリコン膜が緻密構造を有し、
かつSiおよびNの化学結合力が強く、PSG膜用のエ
ッチング液中のH+ や、OH- の浸入を防止し、かつ化
学反応速度が非常に遅いという理由によるものである。
図1(e)において、ニッケル−コバルト金属薄膜6を
蒸着法により100nm成膜する。最後に図1(f)に
おいて、砒化ガリウム基板1をアセトンを含む溶液中に
浸し、フォトレジスト膜5をその溶液に溶解させて、フ
ォトレジスト膜5上の不要なニッケル−コバルト金属薄
膜6を除去するリフトオフ法により、所望の金属配線パ
ターンを有する半導体装置を得る。また、砒化ガリウム
基板1上に残ったPSG膜4はその存在が不都合な場合
には後工程でフッ酸系(HF系)の溶液を用いて除去す
ることができる。
In FIG. 1A, a gallium arsenide substrate 1
Silicon dioxide insulation for protecting the semiconductor element formed on the gallium arsenide substrate 1 and for insulating the underlying circuit formed on the gallium arsenide substrate 1 by the atmospheric pressure CVD method (chemical vapor deposition method). The film 2 is formed with a thickness of about 1450 nm. Next, a metal aluminum layer is formed to a thickness of 800 nm on the entire surface of the silicon dioxide insulating film 2 by a sputtering method or the like, and a photoresist pattern corresponding to the electrode wiring pattern is formed on the surface of the metal aluminum layer. Then, the aluminum metal layer in the photoresist pattern opening is selectively removed by isotropic etching to form an aluminum electrode 3. In the present embodiment, the example in which the aluminum electrode is formed as the conductive portion is shown, but this is not limited to the metal electrode, and may be polycrystalline silicon or diffusion resistance. In FIG. 1B, silicon nitride for protecting the silicon dioxide insulating film 2 from the etching solution when the PSG film 4 described later is wet-etched by the atmospheric pressure CVD method (chemical vapor deposition method) or the sputtering method. The film 7 is formed on the entire surface by about 50 to 100 nm.
Then, a contact hole 24 is formed on the upper surface of the aluminum electrode 3 by dry etching. Here, the contact hole 24 is formed to electrically connect the nickel-cobalt metal thin film 6 described later and the aluminum electrode 3 to each other. In FIG. 1C, a phosphorus-doped silicon dioxide insulating film 4 (hereinafter referred to as a PSG film) is formed on the entire surface by atmospheric pressure CVD to a thickness of about 400 nm.
A photoresist film as an etching mask at the time of wet etching of the PSG film 4 is applied thereon, and a resist film pattern 5 is formed by selective exposure. As the photoresist film, a film that can withstand the later wet etching of the PSG film is used. In FIG. 3D, the PSG film 4 is wet-etched using the photoresist film 5 as an etching mask. At this time, the pattern end portion of the PSG film 4 is degenerated from the resist end portion to form an overhang structure (see part III in FIG. 1D). By doing so, when the metal thin film 6 is formed on the gallium arsenide substrate 1 described later,
The metal thin film left on the gallium arsenide substrate 1 and the metal thin film to be removed on the photoresist film 5 can be separated at the end of the photoresist film 5, and the metal thin film on the photoresist film 5 can be easily lifted off. . However, since the silicon dioxide insulating film 2 is covered with the silicon nitride film 7 at the end of the aluminum electrode 3, the silicon dioxide insulating film 2
Is not corroded even when the PSG film 4 is wet-etched because it does not come into contact with the etching solution for the PSG film, so that this portion does not form an overhang structure. The erosion resistance of the silicon nitride film is that the silicon nitride film has a dense structure,
The reason is that the chemical bonding force of Si and N is strong, the invasion of H + and OH − in the etching solution for the PSG film is prevented, and the chemical reaction rate is very slow.
In FIG. 1E, a nickel-cobalt metal thin film 6 is formed to a thickness of 100 nm by vapor deposition. Finally, in FIG. 1F, the gallium arsenide substrate 1 is dipped in a solution containing acetone to dissolve the photoresist film 5 in the solution to remove the unnecessary nickel-cobalt metal thin film 6 on the photoresist film 5. By the lift-off method described above, a semiconductor device having a desired metal wiring pattern is obtained. Further, the PSG film 4 remaining on the gallium arsenide substrate 1 can be removed by using a hydrofluoric acid-based (HF-based) solution in a later step when the existence thereof is inconvenient.

【0012】また本発明の他の実施例として、図2に示
すように、砒化ガリウム基板1上に二酸化シリコン絶縁
膜2を形成する工程の後、窒化シリコン膜3を全面に形
成する工程を行い(図2(a))、それからアルミニウ
ム電極3を形成する工程(図2(b))を行っても(そ
のあとの工程は前述と同じ)アルミニウム電極3の下層
に二酸化シリコン絶縁膜をPSG用のエッチング溶液か
ら保護する窒化シリコン膜3があり、PSG膜4のウエ
ットエッチング時に二酸化シリコン絶縁膜2が浸食され
ないのでアルミニウム電極下部にオーバーハング構造が
生じない。その結果金属薄膜パターン形成時の金属薄膜
の断線が防止できる。
As another embodiment of the present invention, as shown in FIG. 2, after the step of forming the silicon dioxide insulating film 2 on the gallium arsenide substrate 1, the step of forming the silicon nitride film 3 on the entire surface is performed. (FIG. 2 (a)), and even if the step of forming the aluminum electrode 3 (FIG. 2 (b)) is performed (the subsequent steps are the same as those described above), a silicon dioxide insulating film for the PSG is formed under the aluminum electrode 3 There is a silicon nitride film 3 for protecting it from the etching solution, and since the silicon dioxide insulating film 2 is not eroded during the wet etching of the PSG film 4, an overhang structure does not occur under the aluminum electrode. As a result, disconnection of the metal thin film at the time of forming the metal thin film pattern can be prevented.

【0013】さらに、二酸化シリコン絶縁膜上に形成す
る膜として窒化シリコン膜の他に炭化シリコン膜や炭素
膜などのシリコン酸化膜用のエッチング溶液に対する耐
浸食性を有する膜を用いてもよい。これらのものを用い
ても電極下部にオーバーハング構造が生じるのを防止で
き、金属薄膜の断線を防止できるという効果を得ること
ができる。
Further, as the film formed on the silicon dioxide insulating film, other than the silicon nitride film, a film having corrosion resistance to an etching solution for a silicon oxide film such as a silicon carbide film or a carbon film may be used. Even if these materials are used, it is possible to prevent an overhang structure from being formed in the lower part of the electrode, and it is possible to obtain an effect of preventing disconnection of the metal thin film.

【0014】本発明によれば、砒化ガリウム基板1のほ
ぼ全面を窒化シリコン膜7で覆うことで砒化ガリウム基
板1の耐熱性、耐湿性を向上させる効果も期待できる。
According to the present invention, the effect of improving the heat resistance and the moisture resistance of the gallium arsenide substrate 1 can be expected by covering almost the entire surface of the gallium arsenide substrate 1 with the silicon nitride film 7.

【0015】[0015]

【発明の効果】以上説明したように、本発明によれば、
半導体装置の製造方法において、第1のシリコン酸化膜
上にシリコン酸化膜用のエッチング溶液に対して耐浸食
性を有する保護膜を形成する工程を有しているので、第
2のシリコン酸化膜のウエットエッチング時に第1のシ
リコン酸化膜はシリコン酸化膜用のエッチング溶液に接
触せず浸食されないため、導電部の端部下層にオーバー
ハング構造を生じないため、金属薄膜パターンを形成し
た際に金属薄膜が断線することなく良好な金属薄膜パタ
ーンを有する半導体装置の製造が可能になる。
As described above, according to the present invention,
Since the method of manufacturing a semiconductor device has a step of forming a protective film having erosion resistance against an etching solution for a silicon oxide film on the first silicon oxide film, During the wet etching, the first silicon oxide film does not come into contact with the etching solution for the silicon oxide film and is not corroded. Therefore, an overhang structure does not occur in the lower layer at the end of the conductive portion. Therefore, the metal thin film is formed when the metal thin film pattern is formed. It is possible to manufacture a semiconductor device having a good metal thin film pattern without disconnection.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例を示す半導体装置の製造
方法における工程図。
FIG. 1 is a process drawing in a method of manufacturing a semiconductor device showing an embodiment of the present invention.

【図2】 本発明の他の実施例を示す半導体装置の製
造方法における工程図。
FIG. 2 is a process drawing in the method of manufacturing a semiconductor device showing another embodiment of the present invention.

【図3】 従来の半導体装置の製造方法における工程
図。
FIG. 3 is a process diagram of a conventional semiconductor device manufacturing method.

【符号の説明】[Explanation of symbols]

1 ・・・砒化ガリウム基板 2 ・・・二酸化シリコン絶縁膜 3 ・・・アルミニウム電極 4 ・・・PSG膜 5 ・・・フォトレジスト膜 6 ・・・ニッケル−コバルト金属薄膜 7 ・・・窒化シリコン膜 1 ... Gallium arsenide substrate 2 ... Silicon dioxide insulating film 3 ... Aluminum electrode 4 ... PSG film 5 ... Photoresist film 6 ... Nickel-cobalt metal thin film 7 ... Silicon nitride film

フロントページの続き (72)発明者 鈴木 雄司 愛知県豊田市トヨタ町1番地 トヨタ自動 車株式会社内Front Page Continuation (72) Inventor Yuji Suzuki 1 Toyota Town, Toyota City, Aichi Prefecture Toyota Automobile Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に第1のシリコン酸化膜を
形成する第1工程と、 その第1のシリコン酸化膜上にシリコン酸化膜用のエッ
チング溶液に対して耐浸食性を有する保護膜を形成する
第2工程と、 その保護膜上に選択的に導電部を形成する第3工程と、 全面に第2のシリコン酸化膜を形成する第4工程と、 さらにその第2のシリコン酸化膜上に選択的にフォトレ
ジスト膜を形成する第5工程と、 そのフォトレジスト膜をエッチングマスクとして第2の
シリコン酸化膜をウエットエッチングする第6工程と、 全面に金属薄膜を形成する第7工程と、 前記フォトレジスト膜を除去して前記フォトレジスト膜
上の金属薄膜を除去することにより金属薄膜パターンを
形成する第8工程を含むことを特徴とする半導体装置の
製造方法。
1. A first step of forming a first silicon oxide film on a semiconductor substrate, and a protective film having erosion resistance against an etching solution for a silicon oxide film on the first silicon oxide film. A second step of forming, a third step of selectively forming a conductive portion on the protective film, a fourth step of forming a second silicon oxide film on the entire surface, and further on the second silicon oxide film. A fifth step of selectively forming a photoresist film on the substrate, a sixth step of wet etching the second silicon oxide film using the photoresist film as an etching mask, and a seventh step of forming a metal thin film on the entire surface, A method for manufacturing a semiconductor device, comprising: an eighth step of forming a metal thin film pattern by removing the photoresist film and removing the metal thin film on the photoresist film.
【請求項2】 半導体基板上に第1のシリコン酸化膜を
形成する第1工程と、 その第1のシリコン酸化膜上に選択的に導電部を形成す
る第2工程と、 前記第1のシリコン酸化膜および導電部上にシリコン酸
化膜用のエッチング溶液に対して耐浸食性を有する保護
膜を形成する第3工程と、 全面に第2のシリコン酸化膜を形成する第4工程と、 さらにその第2のシリコン酸化膜上に選択的にフォトレ
ジスト膜を形成する第5工程と、 そのフォトレジスト膜をエッチングマスクとして第2の
シリコン酸化膜をウエットエッチングする第6工程と、 全面に金属薄膜を形成する第7工程と、 前記フォトレジスト膜を除去して前記フォトレジスト膜
上の金属薄膜を除去することにより金属薄膜パターンを
形成する第8工程を含むことを特徴とする半導体装置の
製造方法。
2. A first step of forming a first silicon oxide film on a semiconductor substrate, a second step of selectively forming a conductive portion on the first silicon oxide film, and the first silicon. A third step of forming a protective film having corrosion resistance against an etching solution for a silicon oxide film on the oxide film and the conductive portion, a fourth step of forming a second silicon oxide film on the entire surface, and further A fifth step of selectively forming a photoresist film on the second silicon oxide film, a sixth step of wet etching the second silicon oxide film using the photoresist film as an etching mask, and a metal thin film on the entire surface. And a seventh step of forming and a eighth step of forming a metal thin film pattern by removing the photoresist film and removing the metal thin film on the photoresist film. Method of manufacturing a body apparatus.
JP9310192A 1992-04-13 1992-04-13 Manufacture of semiconductor device Pending JPH05291245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9310192A JPH05291245A (en) 1992-04-13 1992-04-13 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9310192A JPH05291245A (en) 1992-04-13 1992-04-13 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05291245A true JPH05291245A (en) 1993-11-05

Family

ID=14073136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9310192A Pending JPH05291245A (en) 1992-04-13 1992-04-13 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05291245A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081435A (en) * 1995-01-31 2007-03-29 Fujitsu Ltd Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081435A (en) * 1995-01-31 2007-03-29 Fujitsu Ltd Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US5397742A (en) Method for forming tungsten plug for metal wiring
JPH0817930A (en) Semiconductor device structure using etching stop layer and its method
JP2000077625A5 (en)
KR100277377B1 (en) Formation method of contact/through hole
JPH07335831A (en) Method of fabricating semiconductor device having thin film resistor
JP4075228B2 (en) Manufacturing method of semiconductor device
US5874357A (en) Method of forming wiring structure of semiconductor device
US6130167A (en) Method of preventing corrosion of a metal structure exposed in a non-fully landed via
US4990467A (en) Method of preventing residue on an insulator layer in the fabrication of a semiconductor device
KR100847365B1 (en) Isotropic resistor protect etch to aid in residue removal
JPH05291245A (en) Manufacture of semiconductor device
JPH0590417A (en) Method for forming multilayered interconnection of semiconductor element
US7598137B2 (en) Method for manufacturing semiconductor device including MIM capacitor
JP3519641B2 (en) Semiconductor device having gold wiring and method of manufacturing the same
JP3956118B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3614771B2 (en) Manufacturing method of semiconductor device
KR20050070769A (en) Method for fabricating semiconductor
KR0169759B1 (en) Tungsten plug forming method of semiconductor device
KR100568098B1 (en) Method for forming metal pattern
KR100411026B1 (en) Method of manufacturing a semiconductor device
KR0154190B1 (en) Formation method of tungsten plug in semiconductor device
KR100468694B1 (en) Method for forming contact for semiconductor device
KR100618794B1 (en) Method of forming contact hole for semiconductor device
JPH0629409A (en) Manufacture of semiconductor device
JPH0590420A (en) Connecting-hole forming method