JPH06120634A - Through hole structure for ceramic board and production thereof - Google Patents
Through hole structure for ceramic board and production thereofInfo
- Publication number
- JPH06120634A JPH06120634A JP28659892A JP28659892A JPH06120634A JP H06120634 A JPH06120634 A JP H06120634A JP 28659892 A JP28659892 A JP 28659892A JP 28659892 A JP28659892 A JP 28659892A JP H06120634 A JPH06120634 A JP H06120634A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic substrate
- metal
- pin
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、セラミックス配線基板
に設けられたスルーホールでの導通を、このスルーホー
ル内に装填した金属ピンにより行い、このスルーホール
導通部での抵抗を低減し、配線の引き回し等の不具合を
回避したセラミックス基板のスルーホール構造およびス
ルーホールセラミックス基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention conducts conduction in a through hole provided in a ceramic wiring board by means of metal pins loaded in the through hole to reduce resistance at the conduction portion of the through hole. The present invention relates to a through-hole structure for a ceramic substrate and a method for manufacturing the through-hole ceramic substrate, which avoids such problems as routing.
【０００２】[0002]
【従来の技術】半導体装置実装用の回路基板、両面配線
基板または多層配線基板における配線層同士を接続する
には、該配線基板にスルーホールを設け、このスルーホ
ール内壁に導体層をメッキして行うのが一般的である。
特に、３次元回路構造の場合、能動層間の電気的信号の
授受は、上記スルーホール内壁の導体層を介して行って
いた。2. Description of the Related Art In order to connect wiring layers in a circuit board for mounting a semiconductor device, a double-sided wiring board or a multilayer wiring board, a through hole is provided in the wiring board and a conductor layer is plated on the inner wall of the through hole. It is generally done.
In particular, in the case of a three-dimensional circuit structure, transmission and reception of an electric signal between the active layers is performed through the conductor layer on the inner wall of the through hole.
【０００３】図４は従来の配線基板におけるスルーホー
ル部分を示すものである。絶縁基板１にあっては、その
スルーホール４２の内壁にはメッキ層４３が被着されて
いる。この場合、スルーホール４２の内径は例えば０．
５〜１ｍｍ程度である。したがって、このメッキ層４３
により、絶縁基板４１の表裏面の厚膜回路４４，４５が
電気的に接続されることとなる。FIG. 4 shows a through hole portion in a conventional wiring board. In the insulating substrate 1, a plated layer 43 is deposited on the inner wall of the through hole 42. In this case, the inner diameter of the through hole 42 is, for example, 0.
It is about 5 to 1 mm. Therefore, this plating layer 43
As a result, the thick film circuits 44 and 45 on the front and back surfaces of the insulating substrate 41 are electrically connected.
【０００４】このようなスルーホールによる導通法は、
厚膜で回路を形成した小電力用の回路基板、例えばガラ
スエポキシ樹脂基板等の場合は好適なものである。しか
しながら、大電力用の絶縁基板（例えばハイブリッドＩ
Ｃ基板）の場合には、例えば導通部（メッキ層）の抵抗
値が大きくなり、適切な導通法とはいえなかった。その
ため大電力用絶縁基板、例えば０．３〜１．５ｍｍの厚
さのセラミックス基板であってその表裏面にはアルミニ
ウム板が固着されたものの場合には、そのセラミックス
基板の側面を利用してリード線（例えばコの字形状のリ
ードフレーム）により表裏両面のアルミニウム板による
配線（またはアース）同士を接続する方法がとられてき
た。The conduction method using such a through hole is
It is suitable in the case of a circuit board for small electric power in which a circuit is formed of a thick film, such as a glass epoxy resin board. However, insulating substrates for high power (eg Hybrid I
In the case of the C substrate), for example, the resistance value of the conducting portion (plating layer) was large, and it could not be said to be an appropriate conducting method. Therefore, in the case of a high-power insulating substrate, for example, a ceramic substrate having a thickness of 0.3 to 1.5 mm and an aluminum plate fixed to the front and back surfaces, the side surface of the ceramic substrate is used to lead the leads. A method of connecting wires (or grounds) made of aluminum plates on both front and back sides with a wire (for example, a U-shaped lead frame) has been used.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、この方
法によれば、絶縁基板の側面に沿ってリード線を配線し
なければならず、この配線形成が煩雑であり、また、リ
ードフレーム等により基板自体が大型化するおそれがあ
るという問題点があった。また、もしセラミックス基板
にスルーホールを形成し、その内壁面にメッキを施した
とすると、このメッキが熱サイクルに対しての信頼性に
欠け、また、このメッキの厚さを厚くすることができな
いため、セラミックス基板自体を大電流用として使用す
ることができないという問題が生じることとなる。However, according to this method, the lead wire must be wired along the side surface of the insulating substrate, and this wiring is complicated, and the substrate itself is formed by the lead frame or the like. However, there is a problem in that the size may increase. Also, if a through hole is formed on the ceramic substrate and its inner wall surface is plated, this plating lacks reliability in heat cycles and the thickness of this plating cannot be increased. Therefore, there arises a problem that the ceramic substrate itself cannot be used for a large current.
【０００６】そこで、本発明の目的は、大電力用の回路
基板において、抵抗値の低いスルーホール構造を提供
し、併せてこの大口径スルーホールの簡便な導通方法を
提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a through hole structure having a low resistance value in a circuit board for high power, and at the same time, to provide a simple conducting method for the large diameter through hole.
【０００７】[0007]
【課題を解決するための手段】上記目的は、下記の本発
明により解決される。すなわち、請求項１に記載の発明
は、スルーホールが形成されたセラミックス基板と、こ
のセラミックス基板の表裏両面にそれぞれ配設された一
対の導体層と、上記スルーホール内に装填され、これら
の一対の導体層同士を電気的に接続する導体と、を備え
セラミックス基板のスルーホール構造である。The above object can be achieved by the present invention described below. That is, the invention according to claim 1 is such that a ceramic substrate having a through hole formed therein, a pair of conductor layers provided on both front and back surfaces of the ceramic substrate, and a pair of conductor layers loaded in the through hole. And a conductor for electrically connecting the conductor layers to each other, the through hole structure of the ceramic substrate.
【０００８】請求項２に記載の発明は、上記一対の導体
層は、アルミニウムの板材をアルミニウム系ろう材によ
りセラミックス基板に被着することにより形成されると
ともに、上記導体は、アルミニウムまたはアルミニウム
合金からなるピンまたはボールで形成した請求項１に記
載のセラミックス基板のスルーホール構造である。According to a second aspect of the present invention, the pair of conductor layers are formed by attaching an aluminum plate material to a ceramic substrate with an aluminum brazing material, and the conductor is made of aluminum or an aluminum alloy. The through-hole structure of the ceramic substrate according to claim 1, wherein the through-hole structure is formed of the following pins or balls.
【０００９】請求項３に記載の発明は、銅を成分元素と
して含むろう材または銅と共晶反応を生じる元素を含む
ろう材により、銅板材をセラミックス基板に被着するこ
とにより、上記一対の導体層を形成するとともに、上記
導体を、銅または銅合金からなるピンまたはボールで形
成した請求項１に記載のセラミックス基板のスルーホー
ル構造である。According to a third aspect of the present invention, a copper plate material is adhered to a ceramic substrate by a brazing material containing copper as a component element or a brazing material containing an element that causes a eutectic reaction with copper. The through-hole structure of the ceramic substrate according to claim 1, wherein the conductor layer is formed and the conductor is formed of a pin or a ball made of copper or a copper alloy.
【００１０】請求項４に記載の発明は、セラミックス基
板にスルーホールを形成する工程と、このスルーホール
に金属製のピンまたはボールを装填する工程と、このス
ルーホールを封止するように上記セラミックス基板の表
裏両面に導体層を設ける工程と、を備えたスルーホール
セラミックス基板の製造方法である。According to a fourth aspect of the present invention, a step of forming a through hole in a ceramic substrate, a step of loading a metal pin or a ball into the through hole, and the above ceramic so as to seal the through hole. A method of manufacturing a through-hole ceramics substrate, comprising the steps of providing conductor layers on both front and back surfaces of the substrate.
【００１１】[0011]
【作用】本発明にあっては、スルーホール内に金属ピン
（導体）等を装填し、例えばこの金属ピンと表裏両面の
導体層をろう接し、あるいは、この金属ピンとスルーホ
ール内壁面との間の空隙に金属ろうを溶融して穴埋め
し、装填した金属ピンを固定する。絶縁性のセラミック
ス基板両面にはこの金属ろうにより金属導体層が接合さ
れる。この結果、表裏両面の金属導体層同士は金属ピン
からなるスルーホール導通部により電気的に接続され
る。In the present invention, a metal pin (conductor) or the like is loaded in the through hole, and, for example, this metal pin and the conductor layers on both the front and back sides are brazed, or between the metal pin and the inner wall surface of the through hole. The metal brazing material is melted and filled in the voids, and the loaded metal pins are fixed. A metal conductor layer is joined to both surfaces of the insulating ceramic substrate by the metal brazing. As a result, the metal conductor layers on the front and back surfaces are electrically connected to each other by the through-hole conducting portion made of metal pins.
【００１２】この金属導体層、金属ろう、および、金属
ピンは、同種の金属あるいはその合金により形成される
ことが望ましい。また、スルーホールの導通部を形成す
る金属ろうと金属ピンの材質は電気抵抗値の低いものを
用いることは当然のことである。It is desirable that the metal conductor layer, the brazing metal, and the metal pin are formed of the same kind of metal or its alloy. Further, it goes without saying that the materials of the metal brazing material and the metal pins forming the conducting portion of the through hole should be those having a low electric resistance value.
【００１３】[0013]
【実施例】以下、本発明の実施例について詳述する。図
１の（Ａ）〜（Ｅ）は本発明の一実施例に係るスルーホ
ールセラミックス基板の製造工程、特にスルーホール部
の導通を行う各工程を示す断面図である。EXAMPLES Examples of the present invention will be described in detail below. 1A to 1E are cross-sectional views showing a process of manufacturing a through-hole ceramics substrate according to an embodiment of the present invention, particularly processes for conducting a through-hole portion.
【００１４】図１（Ｅ）に示すように、例えばＡｌ
2Ｏ3、ＡｌＮ、ＳｉＯ2、ＳｉＣ等のセラミックス製絶
縁基板１１には断面円形のスルーホール１２が厚さ方向
に貫通して穿設されている。セラミックス基板１１の厚
さは、例えば０．３ｍｍ、スルーホール１２の径は、例
えば０．５ｍｍとする。このスルーホール１２の内部に
は円柱形のアルミニウム製ピン１３が装填されている。
このピン１３の長さおよび径は、スルーホール１２のそ
れと同じかそれよりもわずかに小さく、例えばそれぞれ
０．３ｍｍ、０．４ｍｍ程度とする。As shown in FIG. 1E, for example, Al
A through hole 12 having a circular cross section is formed in a ceramic insulating substrate 11 made of 2 O 3 , AlN, SiO 2 , SiC or the like so as to penetrate in the thickness direction. The thickness of the ceramic substrate 11 is, for example, 0.3 mm, and the diameter of the through hole 12 is, for example, 0.5 mm. Inside the through hole 12, a cylindrical pin 13 made of aluminum is loaded.
The length and diameter of the pin 13 are the same as or slightly smaller than that of the through hole 12, for example, about 0.3 mm and 0.4 mm, respectively.
【００１５】セラミックス基板１１の表裏両面には金属
ろう１４Ａ、１４Ｂにより金属導体層であるアルミニウ
ム板１５Ａ、１５Ｂが、それぞれ固着、積層されてい
る。金属ろう１４Ａ、１４Ｂとしては、Ａｌ系、Ａｇ
系、Ａｕ系のろう材を用いる。金属ろう１４Ａ、１４Ｂ
は、好ましくは、金属導体層１５Ａ、１５Ｂと同種のろ
う材を使用する。殊にＡｌ系、または、Ａｌ合金系、例
えばＡｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−ＧｅまたはＡｌ−
Ｍｇ合金等のろう材を用いることが好ましい。金属導体
層１５Ａ、１５Ｂと金属ピン１３は、金属ろう１４Ａ、
１４Ｂによりろう接されている。また、金属ピン１３と
スルーホール１２との間の空隙１６への流入を容易とす
るため、溶融状態で流動性の良いＡｌあるいはＡｌ合金
系ろう材を用いれば好適である。金属ろう１４Ａ、１４
Ｂの一部はこの空隙１６に溶融して侵入している。この
結果、表面のアルミニウム板１５Ａは例えば個別電子部
品の配線として、また、裏面のアルミニウム板１５Ｂは
例えばヒートシンクおよびアース体として、それぞれ使
用される場合、これらはこのアルミニウムピン１３およ
び金属ろう層１４Ａ、１４Ｂにより電気的に接続される
こととなっている。Aluminum plates 15A and 15B, which are metal conductor layers, are fixed and laminated on the front and back surfaces of the ceramic substrate 11 by metal brazings 14A and 14B, respectively. As the metal brazes 14A and 14B, Al-based, Ag
An Au-based brazing material is used. Metal wax 14A, 14B
Preferably uses the same brazing material as the metal conductor layers 15A and 15B. In particular Al-based or Al-alloy-based, such as Al-Si, Al-Cu, Al-Ge or Al-
It is preferable to use a brazing material such as Mg alloy. The metal conductor layers 15A and 15B and the metal pin 13 are made of metal brazing material 14A,
Soldered by 14B. Further, in order to facilitate the inflow into the space 16 between the metal pin 13 and the through hole 12, it is preferable to use an Al or Al alloy brazing material having good fluidity in the molten state. Metal wax 14A, 14
Part of B melts and enters the void 16. As a result, when the aluminum plate 15A on the front surface is used as wiring for individual electronic components, and the aluminum plate 15B on the back surface is used as, for example, a heat sink and a grounding body, these are used for the aluminum pin 13 and the metal brazing layer 14A. It is supposed to be electrically connected by 14B.
【００１６】そして、この金属ろう層１４Ａ、１４Ｂの
厚みは０．００５〜０．１ｍｍ程度とするのが好まし
い。これらの金属ろう層１４Ａ、１４Ｂ上に積層される
金属導体層１５Ａ、１５Ｂは、通常の電気良導体、例え
ばＡｌ等を用いて薄板として積層すればよく、その厚さ
は０．１〜１ｍｍ程度とする。The metal brazing layers 14A and 14B preferably have a thickness of about 0.005 to 0.1 mm. The metal conductor layers 15A and 15B to be laminated on the metal brazing layers 14A and 14B may be laminated as a thin plate using an ordinary good electrical conductor, such as Al, and the thickness thereof is about 0.1 to 1 mm. To do.
【００１７】次に、本発明に係るスルーホール付きのセ
ラミックス基板の製造方法、詳しくはスルーホール部分
の穴埋め方法について説明する。図１にて（Ａ）〜
（Ｅ）に示すように、まず、（Ａ）絶縁性セラミックス
基板１１にスルーホール１２を切穿し、次に、（Ｂ）こ
のセラミックス基板１１の裏面に第１の層として金属ろ
う層１４Ｂ、第２の層として金属導体層１５Ｂを積層す
る。すなわち、アルミニウム板１５Ｂをアルミニウムろ
う１４Ｂでセラミックス基板１１の裏面に固着するもの
である。この結果、スルーホール１２の裏面側開口はア
ルミニウム板１５Ｂにより封止される。さらに、（Ｃ）
スルーホール１２内に金属ピン１３を挿入、装填し、次
いで、（Ｄ）セラミックス基板１１の表面に金属ろう１
４Ａにより金属導体層であるアルミニウム板１５Ａを固
着する。そして、（Ｅ）このようにして得られた積層体
を所定の温度に加熱して金属ろう１４Ａ、１４Ｂを溶融
することにより、本発明に係るスルーホールを有するセ
ラミックス基板１１が製造されることとなる。Next, a method of manufacturing the ceramic substrate with through holes according to the present invention, more specifically, a method of filling the through holes will be described. In Figure 1 (A) ~
As shown in (E), first, (A) the through holes 12 are cut in the insulating ceramics substrate 11, and then (B) a metal brazing layer 14B is formed as a first layer on the back surface of the ceramics substrate 11. The metal conductor layer 15B is laminated as the second layer. That is, the aluminum plate 15B is fixed to the back surface of the ceramic substrate 11 with the aluminum solder 14B. As a result, the back surface side opening of the through hole 12 is sealed by the aluminum plate 15B. Furthermore, (C)
A metal pin 13 is inserted and loaded in the through hole 12, and then (D) a metal solder 1 is attached to the surface of the ceramic substrate 11.
The aluminum plate 15A which is a metal conductor layer is fixed by 4A. (E) The ceramic substrate 11 having through holes according to the present invention is manufactured by heating the laminated body thus obtained to a predetermined temperature to melt the metal brazes 14A and 14B. Become.
【００１８】詳しくは、（Ａ）工程でスルーホール１２
を切穿する方法としては、通常のドリルマシーン法、金
型パンチング法、エッチング法、レーザ法等を用いる。
例えば、５０×５０×０．８ｍｍ寸法のＡｌＮ基板１１
の所定位置にドリリングマシーンを用いて直径１．０ｍ
ｍのスルーホールを複数個切穿する。Specifically, in the step (A), the through hole 12
As a method for cutting and punching, a usual drill machine method, die punching method, etching method, laser method, or the like is used.
For example, an AlN substrate 11 having a size of 50 × 50 × 0.8 mm
1.0m diameter with a drilling machine at a predetermined position
Cut a plurality of m through holes.
【００１９】次いで、このＡｌＮ基板１１の裏面に０．
０５ｍｍ厚の箔状のＡｌ−Ｓｉろう材を積層し、さら
に、このＡｌ−Ｓｉろう材層１４Ｂ上に０．５ｍｍ厚の
Ａｌ層１５Ｂを積層する。金属ろう層１４Ｂは、通常の
箔で供給したり、または、クラッド加工によりアルミニ
ウム層１５Ｂと一体化して積層、供給することもでき
る。Then, the back surface of the AlN substrate 11 is covered with 0.
A foil-shaped Al-Si brazing material having a thickness of 05 mm is laminated, and an Al layer 15B having a thickness of 0.5 mm is further laminated on the Al-Si brazing material layer 14B. The metal brazing layer 14B can be supplied with a normal foil, or can be laminated and supplied integrally with the aluminum layer 15B by clad processing.
【００２０】次いで、スルーホール１２のＡｌＮ基板１
１の表面側の開口端から直径０．８ｍｍ、長さ０．７５
ｍｍの円柱状のＡｌ−Ｍｎ合金製金属ピン１３をスルー
ホール１２内に装填する。この（Ｃ）工程で用いられる
金属ピン１３は、例えば上記金属ろう層１４Ｂとの適合
性を考慮してＡｌあるいは前述のＡｌ系合金を用いて作
製され、その形状は、スルーホール１２内に装填可能で
あれば、どのような形状でもよい（例えば球体でもよ
い）が、スルーホール１１の形状と同じ円柱形状とする
のが最適である。また、その径はスルーホール径の５０
〜９０％の範囲内でできるだけ大きくすることが好まし
い。長さもセラミックス基板の厚さの５０〜１２０％の
範囲内でできるだけセラミックス基板の厚さに近いこと
が望ましい。Next, the AlN substrate 1 having the through holes 12 is formed.
0.8 mm in diameter and 0.75 in length from the open end on the surface side of 1.
A columnar metal pin 13 made of Al-Mn alloy of mm is loaded into the through hole 12. The metal pin 13 used in the step (C) is made of, for example, Al or the Al-based alloy described above in consideration of compatibility with the metal brazing layer 14B, and its shape is loaded in the through hole 12. If possible, it may have any shape (for example, a spherical shape), but it is optimal to have the same cylindrical shape as the shape of the through hole 11. The diameter is 50 of the through hole diameter.
It is preferable to make it as large as possible within the range of 90%. It is desirable that the length is as close as possible to the thickness of the ceramic substrate within the range of 50 to 120% of the thickness of the ceramic substrate.
【００２１】そして、この後に、上記と同様の方法でス
ルーホール開口面側に同じ厚さのＡｌろう材層１４Ａお
よびＡｌ層１５Ａを設層し、スルーホールの両開口端を
封止した。この（Ｄ）工程は上記（Ｂ）工程とセラミッ
クス基板１１の表裏を逆にして行う全く同一の工程であ
る。After that, an Al brazing material layer 14A and an Al layer 15A having the same thickness are formed on the opening surface side of the through hole by the same method as described above, and both opening ends of the through hole are sealed. The step (D) is exactly the same as the step (B), except that the front and back of the ceramic substrate 11 are reversed.
【００２２】このようにして作製した積層体１１、１
３、１４、１５を６２０℃に加熱し、Ａｌ−Ｓｉろう材
層１４Ａ、１４Ｂを溶融し、スルーホール１２内にアル
ミニウムピン１３からなる導通部を形成した。この
（Ｅ）工程は、金属ろう層１４Ａ、１４Ｂを溶融する加
熱工程である。加熱温度はろう材１４Ａ、１４Ｂの融点
以上とすることが必要であり、例えばＡｌ−Ｓｉ系ろう
材の場合は５８０〜６２０℃程度である。加熱温度がこ
の範囲を超えるとその上の金属導体層１５Ａ、１５Ｂに
金属ろう層中の成分が拡散し溶融してしまうおそれがあ
る。The laminates 11 and 1 produced in this way
3, 14, 15 were heated to 620 [deg.] C. to melt the Al-Si brazing filler metal layers 14A, 14B, and a conductive portion formed of the aluminum pin 13 was formed in the through hole 12. The step (E) is a heating step of melting the metal brazing layers 14A and 14B. It is necessary that the heating temperature is equal to or higher than the melting points of the brazing filler metals 14A and 14B. If the heating temperature exceeds this range, the components in the metal brazing layer may be diffused and melted in the metal conductor layers 15A and 15B thereover.
【００２３】また、本発明の他の態様としては、この加
熱工程においてスルーホール１２に装填した金属ピン１
３が溶融される場合も包含される。この場合も金属ピン
１３と金属ろう１４Ａ、１４Ｂが相溶して好適な穴埋め
構造のスルーホール導通部が得られる。なお、このよう
な加熱温度にてスルーホール１２内に流入した金属ろう
１４Ａ、１４Ｂは、スルーホール１２内の全空間を埋め
る必要はない。金属ろう層１４Ａ、１４Ｂでスルーホー
ル１２を封止した際にスルーホール１２内に存在した空
気を包み込んで気泡あるいは空洞部１６が生じるのは当
然のことであり、この金属ろうに包絡された空洞部１６
は、導通部としての機能を損なうということはない。以
上の（Ａ）〜（Ｅ）工程により得られたスルーホール構
造は、従来のペーストやめっきにより形成されたスルー
ホール構造と比較して導通部の容量が大きいので、大電
流を使用することが可能である。As another aspect of the present invention, the metal pin 1 loaded in the through hole 12 in this heating step.
The case where 3 is melted is also included. Also in this case, the metal pin 13 and the metal solders 14A and 14B are compatible with each other to obtain a through-hole conductive portion having a suitable hole filling structure. In addition, it is not necessary for the metal brazing materials 14A and 14B flowing into the through hole 12 at such a heating temperature to fill the entire space in the through hole 12. When the through hole 12 is sealed with the metal brazing layers 14A and 14B, it is natural that the air existing in the through hole 12 is enclosed to generate a bubble or a cavity portion 16. Part 16
Does not impair the function of the conducting portion. Since the through-hole structure obtained by the above steps (A) to (E) has a larger capacity of the conductive portion than the conventional through-hole structure formed by paste or plating, it is possible to use a large current. It is possible.
【００２４】また、図２は本発明の他の実施例を示して
いる。この実施例では、厚さ０．６３５ｍｍのセラミッ
クス基板２１に径１．０ｍｍφのスルーホール２２を形
成している。そして、このセラミックス基板２１の表裏
両面には無酸素銅（ＪＩＳＣ１０２０）の板、例えば厚
さ０．３ｍｍの銅板２３Ａ、２３Ｂを、ろう材２４Ａ、
２４Ｂによりそれぞれ被着したものである。これらのろ
う材２４Ａ、２４Ｂとしては、Ａｇ系、Ａｇ−Ｃｕ系、
Ａｇ−Ｃｕ−Ｔｉ系、Ａｇ−Ｃｕ−Ｚｒ系、Ｃｕ−Ｐ系
のろう材を用いることができる。そして、そのろう材２
４Ａ、２４Ｂの塗布厚さは５〜１００μｍ、例えば３０
μｍとする。そして、上記スルーホール２２にはＣｕ製
のピン２５を挿入している。ピン２５は径が０．８ｍｍ
φ、長さが０．６ｍｍとする。このような構造からなる
スルーホール構造にあって、所定の温度にて加熱ろう接
することにより、表裏両面を構成する銅板２３Ａ、２３
Ｂからなる導体層はピン２５により導通されるものであ
る。FIG. 2 shows another embodiment of the present invention. In this embodiment, a through hole 22 having a diameter of 1.0 mmφ is formed in a ceramic substrate 21 having a thickness of 0.635 mm. Oxygen-free copper (JISC1020) plates, for example, copper plates 23A and 23B having a thickness of 0.3 mm, and brazing filler metal 24A
24B respectively. These brazing materials 24A and 24B are Ag-based, Ag-Cu-based,
Ag-Cu-Ti type | system | group, Ag-Cu-Zr type | system | group, and Cu-P type brazing | wax material can be used. And the brazing material 2
The coating thickness of 4A and 24B is 5 to 100 μm, for example, 30
μm. Then, a pin 25 made of Cu is inserted into the through hole 22. Pin 25 has a diameter of 0.8 mm
φ and length is 0.6 mm. In the through-hole structure having such a structure, the copper plates 23A, 23A constituting the front and back surfaces are formed by heating and brazing at a predetermined temperature.
The conductor layer made of B is electrically connected by the pin 25.
【００２５】さらに、図３は本発明のさらに他の実施例
を示すものである。この実施例では、セラミックス基板
３１としては０．５ｍｍの厚さのものを、スルーホール
３２は０．８ｍｍφの径で形成している。銅製のピン３
３は径０．６ｍｍφ、長さが０．４ｍｍのものを使用し
ている。ろう材３４Ａ、３４ＢはＣｕ−６８重量％Ａｇ
−４重量％Ｔｉのものを、５０μｍの厚さに供給する。
そして、ろう材３４Ａ、３４Ｂによりセラミックス基板
３１の表裏両面に被着する銅板３５Ａ、３５Ｂは厚さ
０．４ｍｍの板材としている。Furthermore, FIG. 3 shows still another embodiment of the present invention. In this embodiment, the ceramic substrate 31 has a thickness of 0.5 mm, and the through holes 32 have a diameter of 0.8 mmφ. Copper pin 3
3 has a diameter of 0.6 mmφ and a length of 0.4 mm. The brazing materials 34A and 34B are Cu-68 wt% Ag.
-4 wt% Ti is supplied to a thickness of 50 μm.
Then, the copper plates 35A and 35B adhered to both front and back surfaces of the ceramic substrate 31 by the brazing materials 34A and 34B are plate materials having a thickness of 0.4 mm.
【００２６】このセラミックス基板３１におけるスルー
ホール３２での導通は以下のように行う。まず、Ｃｕ板
３５Ａ、３５Ｂの各片面にろう材３４Ａ、３４Ｂを厚さ
５０μｍにステンシル版を用いて印刷する。このろう材
ペースト中の有機溶剤、バインダを蒸発させて、ろう材
３４Ａ、３４Ｂを乾燥固化する。これは例えば１５０℃
で不活性ガス（窒素ガス）雰囲気中で行う。次いで、こ
のＣｕ板３５Ｂのろう材３４Ｂ塗布面をセラミックス基
板３１の裏面に重ね合わせて積層する。スルーホール３
２中にＣｕ製のピン３３を挿入する。そして、Ｃｕ板３
５Ａのろう材３４Ａ面をセラミックス基板３１の表面に
重ね合わせることにより、スルーホール３２内にピン３
３を封止する（図３の（Ａ）はこの段階を示してい
る）。Conduction at the through holes 32 in the ceramic substrate 31 is performed as follows. First, the brazing materials 34A and 34B are printed on one surface of each of the Cu plates 35A and 35B to a thickness of 50 μm using a stencil plate. The organic solvent and binder in the brazing paste are evaporated to dry and solidify the brazing materials 34A and 34B. This is 150 ℃
In an inert gas (nitrogen gas) atmosphere. Next, the surface of the Cu plate 35B on which the brazing material 34B is applied is laminated on the back surface of the ceramic substrate 31. Through hole 3
The Cu pin 33 is inserted into the No. 2. And Cu plate 3
By superimposing the surface of the brazing material 34A of 5A on the surface of the ceramic substrate 31, the pin 3 is formed in the through hole 32.
3 is sealed ((A) of FIG. 3 shows this stage).
【００２７】次に、このように積層したセラミックス基
板３１にあって、この積層体を、真空中、不活性ガス
（Ｎ2ガス）雰囲気、または、還元性雰囲気（Ｈ2ガス
中）にて８２０℃に加熱する。この結果、ろう材３４
Ａ、３４Ｂ、ピン３３、Ｃｕ板３５Ａ、３５Ｂは、図中
（Ｂ）に示すように、一体化して導通が確保される。な
お、スルーホール３２部分には所定の空隙３６が形成さ
れることがあるが、導通には支障はないものである。Next, in the ceramic substrate 31 laminated in this way, this laminated body is 820 in vacuum, in an inert gas (N 2 gas) atmosphere or in a reducing atmosphere (H 2 gas). Heat to ℃. As a result, the brazing material 34
The A, 34B, the pin 33, and the Cu plates 35A, 35B are integrated to secure conduction, as shown in FIG. A predetermined space 36 may be formed in the through hole 32, but this does not hinder the conduction.
【００２８】また、高周波電力用の回路基板について本
発明を用いる場合、この回路基板に複数のスルーホール
１２を形成することにより、以下の効果が生じる。すな
わち、表裏の金属導体層１５Ａ、１５Ｂにはさまれたセ
ラミックス絶縁基板１１においては、これらの金属導体
層１５Ａ、１５Ｂとセラミックス絶縁基板１１とにより
コンデンサが形成される。しかしながら、上記複数のス
ルーホール１２は、このコンデンサの容量を低下させ、
金属回路を流れる信号の遅延や誘電損失を防止すること
ができるものである。When the present invention is applied to a circuit board for high frequency power, the following effects are obtained by forming a plurality of through holes 12 in this circuit board. That is, in the ceramics insulating substrate 11 sandwiched between the front and back metal conductor layers 15A and 15B, the metal conductor layers 15A and 15B and the ceramics insulating substrate 11 form a capacitor. However, the plurality of through holes 12 reduces the capacity of this capacitor,
It is possible to prevent the delay of the signal flowing through the metal circuit and the dielectric loss.
【００２９】[0029]
【発明の効果】本発明は、大電力用セラミックス基板と
して最適のスルーホール構造を与える。INDUSTRIAL APPLICABILITY The present invention provides a through hole structure most suitable as a ceramic substrate for high power.
【図１】本発明の一実施例に係るセラミックス基板のス
ルーホールの導通部形成工程を工程順に示す断面図であ
る。FIG. 1 is a cross-sectional view showing a step of forming a conductive portion of a through hole of a ceramic substrate according to an embodiment of the present invention in the order of steps.
【図２】本発明の他の実施例に係るセラミックス基板の
スルーホール構造を示す断面図である。FIG. 2 is a sectional view showing a through-hole structure of a ceramic substrate according to another embodiment of the present invention.
【図３】本発明のさらに他の実施例に係るセラミックス
基板のスルーホール導通部形成工程を工程順に示す断面
図である。FIG. 3 is a cross-sectional view showing a step-by-step process of forming a through-hole conductive portion of a ceramics substrate according to still another embodiment of the present invention.
【図４】従来のスルーホール構造の一例を示す断面図で
ある。FIG. 4 is a cross-sectional view showing an example of a conventional through hole structure.
１１ セラミックス基板 １２ スルーホール １３ 金属ピン １４Ａ、１４Ｂ 金属ろう １５Ａ、１５Ｂ アルミニウム板 １６ 空洞部（空隙） 11 Ceramics Substrate 12 Through Hole 13 Metal Pin 14A, 14B Metal Solder 15A, 15B Aluminum Plate 16 Cavity (Void)
Claims (4)
基板と、このセラミックス基板の表裏両面にそれぞれ配
設された一対の導体層と、上記スルーホール内に装填さ
れ、これらの一対の導体層同士を電気的に接続する導体
と、を備えたことを特徴とするセラミックス基板のスル
ーホール構造。1. A ceramic substrate having a through hole formed therein, a pair of conductor layers respectively disposed on both front and back surfaces of the ceramic substrate, and a ceramic substrate which is loaded in the through hole and electrically connects the pair of conductor layers to each other. A through-hole structure for a ceramic substrate, characterized in that the through-hole structure is provided with a conductor that is electrically connected.
材をアルミニウム系ろう材によりセラミックス基板に被
着することにより形成されるとともに、上記導体は、ア
ルミニウムまたはアルミニウム合金からなるピンまたは
ボールで形成した請求項１に記載のセラミックス基板の
スルーホール構造。2. The pair of conductor layers are formed by applying an aluminum plate material to a ceramics substrate with an aluminum brazing material, and the conductors are formed by pins or balls made of aluminum or an aluminum alloy. The through-hole structure of the ceramic substrate according to claim 1.
と共晶反応を生じる元素を含むろう材により、銅板材を
セラミックス基板に被着することにより、上記一対の導
体層を形成するとともに、上記導体を、銅または銅合金
からなるピンまたはボールで形成した請求項１に記載の
セラミックス基板のスルーホール構造。3. A pair of conductor layers are formed by depositing a copper plate material on a ceramic substrate with a brazing material containing copper as a component element or a brazing material containing an element that causes a eutectic reaction with copper. The through-hole structure of the ceramic substrate according to claim 1, wherein the conductor is formed of a pin or a ball made of copper or a copper alloy.
する工程と、このスルーホールに金属製のピンまたはボ
ールを装填する工程と、このスルーホールを封止するよ
うに上記セラミックス基板の表裏両面に導体層を設ける
工程と、を備えたことを特徴とするスルーホールセラミ
ックス基板の製造方法。4. A step of forming a through hole in a ceramic substrate, a step of loading a metal pin or a ball into the through hole, and a conductor layer on both front and back surfaces of the ceramic substrate so as to seal the through hole. And a step of providing a through hole ceramic substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28659892A JPH06120634A (en) | 1992-10-01 | 1992-10-01 | Through hole structure for ceramic board and production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28659892A JPH06120634A (en) | 1992-10-01 | 1992-10-01 | Through hole structure for ceramic board and production thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120634A true JPH06120634A (en) | 1994-04-28 |
Family
ID=17706492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28659892A Pending JPH06120634A (en) | 1992-10-01 | 1992-10-01 | Through hole structure for ceramic board and production thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120634A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144433A (en) * | 1999-11-18 | 2001-05-25 | Denki Kagaku Kogyo Kk | Ceramics circuit board |
| JP2002246717A (en) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | Ceramic circuit board |
| US7143929B2 (en) | 2001-09-27 | 2006-12-05 | Kyocera Corporation | Ceramic circuit board and method for manufacturing the same |
| JP2008103536A (en) * | 2006-10-19 | 2008-05-01 | Shinko Electric Ind Co Ltd | Semiconductor package and manufacturing method thereof |
| JP2010114469A (en) * | 2010-02-08 | 2010-05-20 | Kyocera Corp | Ceramic circuit board and semiconductor module |
| JP2012015201A (en) * | 2010-06-29 | 2012-01-19 | Advantest Corp | Through-wiring board and manufacturing method thereof |
| JP2015043393A (en) * | 2013-08-26 | 2015-03-05 | 三菱マテリアル株式会社 | Method for manufacturing joining structure, and method for manufacturing substrate for power modules |
| JP2015170804A (en) * | 2014-03-10 | 2015-09-28 | 三菱マテリアル株式会社 | Power module board and manufacturing method thereof |
| JP2017010982A (en) * | 2015-06-17 | 2017-01-12 | 日本特殊陶業株式会社 | Method of manufacturing wiring board and wiring board |
-
1992
- 1992-10-01 JP JP28659892A patent/JPH06120634A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144433A (en) * | 1999-11-18 | 2001-05-25 | Denki Kagaku Kogyo Kk | Ceramics circuit board |
| JP4646417B2 (en) * | 2001-02-21 | 2011-03-09 | 京セラ株式会社 | Ceramic circuit board |
| JP2002246717A (en) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | Ceramic circuit board |
| US7143929B2 (en) | 2001-09-27 | 2006-12-05 | Kyocera Corporation | Ceramic circuit board and method for manufacturing the same |
| US7285730B2 (en) | 2001-09-27 | 2007-10-23 | Kyocera Corporation | Ceramic circuit board and method for manufacturing the same |
| DE10238320B4 (en) * | 2001-09-27 | 2010-04-08 | Kyocera Corp. | Ceramic circuit board and method of making the same |
| JP2008103536A (en) * | 2006-10-19 | 2008-05-01 | Shinko Electric Ind Co Ltd | Semiconductor package and manufacturing method thereof |
| JP2010114469A (en) * | 2010-02-08 | 2010-05-20 | Kyocera Corp | Ceramic circuit board and semiconductor module |
| JP2012015201A (en) * | 2010-06-29 | 2012-01-19 | Advantest Corp | Through-wiring board and manufacturing method thereof |
| JP2015043393A (en) * | 2013-08-26 | 2015-03-05 | 三菱マテリアル株式会社 | Method for manufacturing joining structure, and method for manufacturing substrate for power modules |
| US9905437B2 (en) | 2013-08-26 | 2018-02-27 | Mitsubishi Materials Corporation | Method of producing bonded body and method of producing power module substrate |
| JP2015170804A (en) * | 2014-03-10 | 2015-09-28 | 三菱マテリアル株式会社 | Power module board and manufacturing method thereof |
| JP2017010982A (en) * | 2015-06-17 | 2017-01-12 | 日本特殊陶業株式会社 | Method of manufacturing wiring board and wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002087296A1 (en) | Circuit board, circuit board mounting method, and electronic device using the circuit board | |
| JPH06120634A (en) | Through hole structure for ceramic board and production thereof | |
| JPH11191603A (en) | Semiconductor integrated circuit and its manufacture | |
| JP6496622B2 (en) | Ceramic wiring board and electronic component storage package | |
| JPH06120635A (en) | Through hole structure for ceramic board and production of through hole ceramic board | |
| JP2000138319A (en) | Wiring board | |
| JP4646417B2 (en) | Ceramic circuit board | |
| JP2001068808A (en) | Ceramic circuit board | |
| JP2002043478A (en) | Ceramic circuit board | |
| JPH0787220B2 (en) | Method for manufacturing PGA substrate | |
| JP2004221567A (en) | Solder joint part and multilayer wiring board | |
| JP3279844B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2018181995A (en) | Wiring board | |
| JPH07211822A (en) | Package for accommodating semiconductor element | |
| JPH1074859A (en) | Qfn semiconductor package | |
| JP2000058995A (en) | Ceramic circuit board and semiconductor module | |
| JP2522739B2 (en) | Ceramics wiring board | |
| JP2001291800A (en) | Package for electronic component | |
| JPS5828379Y2 (en) | printed wiring board | |
| JP3279846B2 (en) | Method for manufacturing semiconductor device | |
| JPH0438159B2 (en) | ||
| JPH05267496A (en) | Manufacture of ceramic wiring board | |
| JP2001094223A (en) | Ceramic circuit board | |
| JP3709082B2 (en) | Optical semiconductor element storage package | |
| JPH1012985A (en) | Board for hybrid integrated circuit, production thereof and hybrid integrated circuit employing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000627 |