JPH06112983A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH06112983A JPH06112983A JP4279160A JP27916092A JPH06112983A JP H06112983 A JPH06112983 A JP H06112983A JP 4279160 A JP4279160 A JP 4279160A JP 27916092 A JP27916092 A JP 27916092A JP H06112983 A JPH06112983 A JP H06112983A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frame synchronization
- synchronization
- register
- synchronous detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】ＱＡＭ，ＱＰＳＫ等の直交変調方式の受信装置
に用いられるフレーム同期回路の回路規模を小さくす
る。 【構成】搬送波周期検波出力の同相成分Ｉと直交成分Ｑ
をレジスタ１，２から切替え出力して相関器３によって
相関値を求め、その相関値を同相判定しきい値Ｃ０（Ｃ
０＞０）と逆相判定しきい値Ｃ１（Ｃ１＜０）と比較す
る比較器４，５によってしきい値を超えたとき有意レベ
ルを出力してフレーム同期制御回路６に与え、フレーム
同期パルスと、ＩとＱの有意レベルの組合せから決定さ
れる同期位相情報とを出力するように構成した。
に用いられるフレーム同期回路の回路規模を小さくす
る。 【構成】搬送波周期検波出力の同相成分Ｉと直交成分Ｑ
をレジスタ１，２から切替え出力して相関器３によって
相関値を求め、その相関値を同相判定しきい値Ｃ０（Ｃ
０＞０）と逆相判定しきい値Ｃ１（Ｃ１＜０）と比較す
る比較器４，５によってしきい値を超えたとき有意レベ
ルを出力してフレーム同期制御回路６に与え、フレーム
同期パルスと、ＩとＱの有意レベルの組合せから決定さ
れる同期位相情報とを出力するように構成した。
Description
【０００１】
【産業上の利用分野】本発明は、多値直交振幅変調（Ｑ
ＡＭ），多値直交位相偏位変調（ＱＰＳＫ）等の直交変
調方式によるディジタル無線通信の受信装置に用いら
れ、π／２ラジアンの整数倍の位相不確定性を残してキ
ャリア同期をとることのできる絶対位相検波回路におい
て直交する２つの出力からフレームのタイミングを抽出
するフレーム同期回路に関するものである。
ＡＭ），多値直交位相偏位変調（ＱＰＳＫ）等の直交変
調方式によるディジタル無線通信の受信装置に用いら
れ、π／２ラジアンの整数倍の位相不確定性を残してキ
ャリア同期をとることのできる絶対位相検波回路におい
て直交する２つの出力からフレームのタイミングを抽出
するフレーム同期回路に関するものである。
【０００２】
【従来の技術】一般に、フレーム同期回路はフレーム単
位でデータの授受を行うデータ通信において、所定のフ
レーム同期信号を検出しフレーム同期タイミングを得る
ことを目的として受信側に設備される。ところで、ＱＡ
Ｍ，ＱＰＳＫ等の変調方式を用いたディジタル無線通信
の受信復調器において、π／２ラジアンの整数倍の位相
不確定性を残してキャリア同期できる同期検波回路のフ
レーム同期処理では、同期検波出力Ｚｋ＝Ｉｋ＋ｊＱｋ
とフレーム同期参照信号Ｆｋ＝Ａｋ＋ｊＢｋとの複素相
関ＣＺＦ＝ΣＺｋ・Ｆｋ* ＝Σ（Ｉｋ・Ａｋ＋Ｑｋ・Ｂ
ｋ）＋ｊΣ（Ｑｋ・Ａｋ−Ｉｋ・Ｂｋ）を算出し、その
振幅と位相とを判定することにより、フレーム同期と共
に絶対位相検波機能をも実現できることが知られてい
る。前記のような、入力信号と同期参照信号の複素相関
値を判定する方法として従来は、Ｉ相（同相成分）及び
Ｑ相（直交成分）の両方の入力信号を同時に演算し、同
相及び逆相を判定する方法が一般的である。図３は従来
のフレーム同期回路の一構成例図である。図３を用いて
その動作説明を簡単に行う。図中３１，３２は各相に設
けられたレジスタであり、受信シンボルレートのクロッ
クに同期し受信データが入力される。３３〜３６は相関
器であり、レジスタ３１，３２の出力Ｉｋ及びＱｋのそ
れぞれと、同期参照信号Ａｋ及びＢｋの各々との相関値
ΣＩｋ・Ａｋ，ΣＩｋ・Ｂｋ，ΣＱｋ・Ｂｋ，ΣＱｋ・
Ａｋをそれぞれ出力する。実成分の相関器３３からの相
関値と実成分の相関器３５からの相関値とを加算器３７
により加算してΣ（Ｉｋ・Ａｋ＋Ｑｋ・Ｂｋ）を出力
し、同相成分比較器３９で所定の同相判定しきい値Ｃ０
（Ｃ０＞０）と比較し、逆相成分比較器４０で逆相判定
しきい値Ｃ１（Ｃ１＜０）と比較し、それぞれ比較結果
をフレーム同期制御回路４３に入力する。複素成分の相
関器３４からの相関値と複素成分の相関器３６からの相
関値とを加算器３８により減算してΣ（Ｑｋ・Ａｋ−Ｉ
ｋ・Ｂｋ）を出力し、同相成分比較器４１で同相判定し
きい値Ｃ０と比較し、逆相成分比較器４２で逆相判定し
きい値Ｃ１と比較し、しきい値を超えた場合に有意レベ
ルを示す１ビットの比較結果をフレーム同期制御回路４
３に入力する。フレーム同期制御回路４３は、相関位相
が入力され、Ｉ相，Ｑ相の両方で同時に上記比較結果の
いずれかに有意レベルが示されたときフレーム同期成立
とみなし、フレーム同期パルスと上記比較結果の有意レ
ベルの組み合わせから決定される同期位相情報とを出力
する。
位でデータの授受を行うデータ通信において、所定のフ
レーム同期信号を検出しフレーム同期タイミングを得る
ことを目的として受信側に設備される。ところで、ＱＡ
Ｍ，ＱＰＳＫ等の変調方式を用いたディジタル無線通信
の受信復調器において、π／２ラジアンの整数倍の位相
不確定性を残してキャリア同期できる同期検波回路のフ
レーム同期処理では、同期検波出力Ｚｋ＝Ｉｋ＋ｊＱｋ
とフレーム同期参照信号Ｆｋ＝Ａｋ＋ｊＢｋとの複素相
関ＣＺＦ＝ΣＺｋ・Ｆｋ* ＝Σ（Ｉｋ・Ａｋ＋Ｑｋ・Ｂ
ｋ）＋ｊΣ（Ｑｋ・Ａｋ−Ｉｋ・Ｂｋ）を算出し、その
振幅と位相とを判定することにより、フレーム同期と共
に絶対位相検波機能をも実現できることが知られてい
る。前記のような、入力信号と同期参照信号の複素相関
値を判定する方法として従来は、Ｉ相（同相成分）及び
Ｑ相（直交成分）の両方の入力信号を同時に演算し、同
相及び逆相を判定する方法が一般的である。図３は従来
のフレーム同期回路の一構成例図である。図３を用いて
その動作説明を簡単に行う。図中３１，３２は各相に設
けられたレジスタであり、受信シンボルレートのクロッ
クに同期し受信データが入力される。３３〜３６は相関
器であり、レジスタ３１，３２の出力Ｉｋ及びＱｋのそ
れぞれと、同期参照信号Ａｋ及びＢｋの各々との相関値
ΣＩｋ・Ａｋ，ΣＩｋ・Ｂｋ，ΣＱｋ・Ｂｋ，ΣＱｋ・
Ａｋをそれぞれ出力する。実成分の相関器３３からの相
関値と実成分の相関器３５からの相関値とを加算器３７
により加算してΣ（Ｉｋ・Ａｋ＋Ｑｋ・Ｂｋ）を出力
し、同相成分比較器３９で所定の同相判定しきい値Ｃ０
（Ｃ０＞０）と比較し、逆相成分比較器４０で逆相判定
しきい値Ｃ１（Ｃ１＜０）と比較し、それぞれ比較結果
をフレーム同期制御回路４３に入力する。複素成分の相
関器３４からの相関値と複素成分の相関器３６からの相
関値とを加算器３８により減算してΣ（Ｑｋ・Ａｋ−Ｉ
ｋ・Ｂｋ）を出力し、同相成分比較器４１で同相判定し
きい値Ｃ０と比較し、逆相成分比較器４２で逆相判定し
きい値Ｃ１と比較し、しきい値を超えた場合に有意レベ
ルを示す１ビットの比較結果をフレーム同期制御回路４
３に入力する。フレーム同期制御回路４３は、相関位相
が入力され、Ｉ相，Ｑ相の両方で同時に上記比較結果の
いずれかに有意レベルが示されたときフレーム同期成立
とみなし、フレーム同期パルスと上記比較結果の有意レ
ベルの組み合わせから決定される同期位相情報とを出力
する。
【０００３】
【発明が解決しようとする課題】しかし、前記従来の回
路ではＩ相とＱ相を同時演算する回路構成でありるた
め、図３のように４個の相関器と２個の加算器及び４個
の比較器が必要となり回路規模が大きくなる欠点があ
る。本発明は、ＱＡＭ，ＱＰＳＫ等の直交変調方式の受
信復調器において、トレーニング信号による絶対位相検
波方式を採用する場合の簡素化したフレーム同期回路を
提供することが目的である。
路ではＩ相とＱ相を同時演算する回路構成でありるた
め、図３のように４個の相関器と２個の加算器及び４個
の比較器が必要となり回路規模が大きくなる欠点があ
る。本発明は、ＱＡＭ，ＱＰＳＫ等の直交変調方式の受
信復調器において、トレーニング信号による絶対位相検
波方式を採用する場合の簡素化したフレーム同期回路を
提供することが目的である。
【０００４】
【課題を解決するための手段】本発明のフレーム同期回
路は多値直交変調されたディジタル信号を受信復調して
得られるπ／２ラジアンの整数倍の位相不確定性を有す
る同期検波出力の同相成分Ｉと直交成分Ｑをそれぞれ入
力する第１，第２のレジスタと、該２つのレジスタの出
力を切替え制御信号に従って切り替え出力する切り替え
器と、該切り替え器からの同期検波出力Ｓｋと予め定め
られたフレーム同期参照信号Ａｋとの相関値ΣＳｋ・Ａ
ｋを出力する相関器と、該相関値ΣＳｋ・Ａｋと所定の
同相判定しきい値Ｃ０（Ｃ０＞０）及び逆相判定しきい
値Ｃ１（Ｃ１＜０）とをそれぞれ比較し各々しきい値を
超えたとき有意レベルを示す１ビットの比較結果Ｆ０及
びＦ１を出力する第１，第２の比較器と、該２つの比較
結果Ｆ０及びＦ１を入力していずれか一方が有意レベル
であるか否かを判定する同相／逆相同期判定処理を実行
すると共に、該処理において前記比較結果のいずれか一
方が有意レベルのときにのみ前記切り替え器を第１レジ
スタから第２レジスタに切り替える前記切替え制御信号
を出力し、前記第１のレジスタから得られる同期検波出
力に関する同相／逆相同期判定処理と前記第２のレジス
タから得られる同期検波出力に関する同相／逆相同期判
定処理の両方において、前記比較結果Ｆ０，Ｆ１のいず
れかに有意レベルが示されたときにフレーム同期成立と
判定し、フレーム同期パルスと、前記比較結果Ｆ０，Ｆ
１の有意レベルの組み合せから決定される同期位相情報
とを出力するフレーム同期制御回路とを備えたことを特
徴とするものである。
路は多値直交変調されたディジタル信号を受信復調して
得られるπ／２ラジアンの整数倍の位相不確定性を有す
る同期検波出力の同相成分Ｉと直交成分Ｑをそれぞれ入
力する第１，第２のレジスタと、該２つのレジスタの出
力を切替え制御信号に従って切り替え出力する切り替え
器と、該切り替え器からの同期検波出力Ｓｋと予め定め
られたフレーム同期参照信号Ａｋとの相関値ΣＳｋ・Ａ
ｋを出力する相関器と、該相関値ΣＳｋ・Ａｋと所定の
同相判定しきい値Ｃ０（Ｃ０＞０）及び逆相判定しきい
値Ｃ１（Ｃ１＜０）とをそれぞれ比較し各々しきい値を
超えたとき有意レベルを示す１ビットの比較結果Ｆ０及
びＦ１を出力する第１，第２の比較器と、該２つの比較
結果Ｆ０及びＦ１を入力していずれか一方が有意レベル
であるか否かを判定する同相／逆相同期判定処理を実行
すると共に、該処理において前記比較結果のいずれか一
方が有意レベルのときにのみ前記切り替え器を第１レジ
スタから第２レジスタに切り替える前記切替え制御信号
を出力し、前記第１のレジスタから得られる同期検波出
力に関する同相／逆相同期判定処理と前記第２のレジス
タから得られる同期検波出力に関する同相／逆相同期判
定処理の両方において、前記比較結果Ｆ０，Ｆ１のいず
れかに有意レベルが示されたときにフレーム同期成立と
判定し、フレーム同期パルスと、前記比較結果Ｆ０，Ｆ
１の有意レベルの組み合せから決定される同期位相情報
とを出力するフレーム同期制御回路とを備えたことを特
徴とするものである。
【０００５】
【実施例】図１は本発明のフレーム同期回路の一構成例
図である。図において、１，２はそれぞれＩ相成分，Ｑ
相成分が入力されるレジスタ、３は相関器、４，５は比
較器、６はフレーム同期制御回路、７は切替え器であ
る。
図である。図において、１，２はそれぞれＩ相成分，Ｑ
相成分が入力されるレジスタ、３は相関器、４，５は比
較器、６はフレーム同期制御回路、７は切替え器であ
る。
【０００６】
【作用】図１に示した構成例に基づく本発明のフレーム
同期回路の動作原理について説明する。本発明のフレー
ム同期回路では、同期信号Ｆｋ＝Ａｋ＋ｊＢｋを２相Ｐ
ＳＫパターンに設定するものとし、Ａｋ＝Ｂｋという条
件を持たせることを前提としているため、入力信号とフ
レーム同期参照信号との複素相関は、Ｃｚｆ＝ΣＺｋ・
Ｆｋ* ＝Σ（Ｉｋ・Ａｋ＋Ｑｋ・Ａｋ）＋ｊΣ（Ｑｋ・
Ａｋ−Ｉｋ・Ａｋ）となる。一方、同期検波出力Ｉｋ＋
ｊＱｋの同期パターン部分は、所定の同期信号Ｆｋ＝Ａ
ｋ＋ｊＢｋとπ／２ラジアンの整数倍の位相差Δθを有
する。従って、Δθの４つの値０，π／２，π，３π／
２の各々に対する各相関値ΣＩｋ・Ａｋ，ΣＱｋ・Ａｋ
が、同相判定しきい値Ｃ０と逆相判定しきい値Ｃ１に対
する大小関係は次の表１のようになる。
同期回路の動作原理について説明する。本発明のフレー
ム同期回路では、同期信号Ｆｋ＝Ａｋ＋ｊＢｋを２相Ｐ
ＳＫパターンに設定するものとし、Ａｋ＝Ｂｋという条
件を持たせることを前提としているため、入力信号とフ
レーム同期参照信号との複素相関は、Ｃｚｆ＝ΣＺｋ・
Ｆｋ* ＝Σ（Ｉｋ・Ａｋ＋Ｑｋ・Ａｋ）＋ｊΣ（Ｑｋ・
Ａｋ−Ｉｋ・Ａｋ）となる。一方、同期検波出力Ｉｋ＋
ｊＱｋの同期パターン部分は、所定の同期信号Ｆｋ＝Ａ
ｋ＋ｊＢｋとπ／２ラジアンの整数倍の位相差Δθを有
する。従って、Δθの４つの値０，π／２，π，３π／
２の各々に対する各相関値ΣＩｋ・Ａｋ，ΣＱｋ・Ａｋ
が、同相判定しきい値Ｃ０と逆相判定しきい値Ｃ１に対
する大小関係は次の表１のようになる。
【０００７】
【表１】
【０００８】表１から、相関値ΣＩｋ・Ａｋ及びΣＱｋ
・ＡｋのＣ０，Ｃ１に対する大小関係をそれぞれについ
て調べれば、同期時の送受信間の位相差Δθを決定でき
ることがわかる。次に、図２を用いて本発明の動作を更
に詳しく説明する。図２は、図１に示すフレーム同期回
路の動作を示すフローチャート例であり、同期検波出力
Ｉ及びＱが入力されてからの動作フローを表している。
図２において、ステップ２１では、レジスタ１は同期検
波出力Ｉｋを、レジスタ２は同期検波出力Ｑｋを、受信
シンボルレートに同期して入力する。
・ＡｋのＣ０，Ｃ１に対する大小関係をそれぞれについ
て調べれば、同期時の送受信間の位相差Δθを決定でき
ることがわかる。次に、図２を用いて本発明の動作を更
に詳しく説明する。図２は、図１に示すフレーム同期回
路の動作を示すフローチャート例であり、同期検波出力
Ｉ及びＱが入力されてからの動作フローを表している。
図２において、ステップ２１では、レジスタ１は同期検
波出力Ｉｋを、レジスタ２は同期検波出力Ｑｋを、受信
シンボルレートに同期して入力する。
【０００９】ステップ２２では、同期検波出力Ｉｋを相
関器３に入力し、予め定められている同期信号である参
照信号Ａｋとの相関値ΣＩｋ・Ａｋを出力し、同相判定
しきい値Ｃ０との大小関係を判定する比較器４と、逆相
判定しきい値Ｃ１との大小関係を判定する比較器５によ
り同相成分Ｉの同相／逆相同期を判定する。即ち、ΣＩ
ｋ・Ａｋ＞Ｃ０のとき同相、ΣＩｋ・Ａｋ＜Ｃ１のとき
逆相とする。ステップ２３では、ステップ２２の同相／
逆相同期の判定において、同相または逆相の同期を検出
したときは、ステップ２４へ進む。検出しないときは次
データの判定としてステップ２１へ戻る。ステップ２４
では、切り替え器７を切り替えて、同期検波出力Ｑｋを
相関器３に入力し、予め定められている同期信号である
参照信号Ａｋとの相関値ΣＱｋ・Ａｋを出力し、同相判
定しきい値Ｃ０との大小関係を判定する比較器４と、逆
相判定しきい値Ｃ１との大小関係を判定する比較器５に
より、上記と同様にして直行成分Ｑの同相／逆相同期を
判定する。ステップ２５では、レジスタ１からの入力即
ち同期成分Ｉとレジスタ２からの入力即ち直交成分Ｑの
両方において同時に同相または逆相を検出したときに、
同期成立と判定しステップ２６へ進む。検出しないとき
は次データの判定としてステップ２１へ戻る。ステップ
２６では、フレーム同期制御回路６は前記比較結果Ｆ０
及びＦ１から前記表１に従って決定される位相差Δθを
同期位相情報として出力する。ステップ２７では、フレ
ーム同期パルスを出力する。
関器３に入力し、予め定められている同期信号である参
照信号Ａｋとの相関値ΣＩｋ・Ａｋを出力し、同相判定
しきい値Ｃ０との大小関係を判定する比較器４と、逆相
判定しきい値Ｃ１との大小関係を判定する比較器５によ
り同相成分Ｉの同相／逆相同期を判定する。即ち、ΣＩ
ｋ・Ａｋ＞Ｃ０のとき同相、ΣＩｋ・Ａｋ＜Ｃ１のとき
逆相とする。ステップ２３では、ステップ２２の同相／
逆相同期の判定において、同相または逆相の同期を検出
したときは、ステップ２４へ進む。検出しないときは次
データの判定としてステップ２１へ戻る。ステップ２４
では、切り替え器７を切り替えて、同期検波出力Ｑｋを
相関器３に入力し、予め定められている同期信号である
参照信号Ａｋとの相関値ΣＱｋ・Ａｋを出力し、同相判
定しきい値Ｃ０との大小関係を判定する比較器４と、逆
相判定しきい値Ｃ１との大小関係を判定する比較器５に
より、上記と同様にして直行成分Ｑの同相／逆相同期を
判定する。ステップ２５では、レジスタ１からの入力即
ち同期成分Ｉとレジスタ２からの入力即ち直交成分Ｑの
両方において同時に同相または逆相を検出したときに、
同期成立と判定しステップ２６へ進む。検出しないとき
は次データの判定としてステップ２１へ戻る。ステップ
２６では、フレーム同期制御回路６は前記比較結果Ｆ０
及びＦ１から前記表１に従って決定される位相差Δθを
同期位相情報として出力する。ステップ２７では、フレ
ーム同期パルスを出力する。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
１個の相関回路と２個の比較回路でフレーム同期機能を
実現することができ、加算器は必要としないため従来回
路で問題となる回路規模を約１／４に縮小することがで
きる。
１個の相関回路と２個の比較回路でフレーム同期機能を
実現することができ、加算器は必要としないため従来回
路で問題となる回路規模を約１／４に縮小することがで
きる。
【図１】本発明のフレーム同期回路の一構成例図であ
る。
る。
【図２】本発明のフレーム同期回路の動作フローチャー
トである。
トである。
【図３】従来のフレーム同期回路の一構成例図である。
１，２ レジスタ ３ 相関器 ４，５ 比較器 ６ フレーム同期制御回路 ３１，３２ レジスタ ３３，３４，３５，３６ 相関器 ３７ 加算器 ３８ 減算器 ３９，４０，４１，４２ 比較器 ４３ フレーム同期制御回路
Claims (1)
- 【請求項１】 多値直交変調されたディジタル信号を受
信復調して得られるπ／２ラジアンの整数倍の位相不確
定性を有する同期検波出力の同相成分Ｉと直交成分Ｑを
それぞれ入力する第１，第２のレジスタと、 該２つのレジスタの出力を切替え制御信号に従って切り
替え出力する切り替え器と、 該切り替え器からの同期検波出力Ｓｋと予め定められた
フレーム同期参照信号Ａｋとの相関値ΣＳｋ・Ａｋを出
力する相関器と、 該相関値ΣＳｋ・Ａｋと所定の同相判定しきい値Ｃ０
（Ｃ０＞０）及び逆相判定しきい値Ｃ１（Ｃ１＜０）と
をそれぞれ比較し各々しきい値を超えたとき有意レベル
を示す１ビットの比較結果Ｆ０及びＦ１を出力する第
１，第２の比較器と、 該２つの比較結果Ｆ０及びＦ１を入力していずれか一方
が有意レベルであるか否かを判定する同相／逆相同期判
定処理を実行すると共に、該処理において前記比較結果
のいずれか一方が有意レベルのときにのみ前記切り替え
器を第１レジスタから第２レジスタに切り替える前記切
替え制御信号を出力し、前記第１のレジスタから得られ
る同期検波出力に関する同相／逆相同期判定処理と前記
第２のレジスタから得られる同期検波出力に関する同相
／逆相同期判定処理の両方において、前記比較結果Ｆ
０，Ｆ１のいずれかに有意レベルが示されたときにフレ
ーム同期成立と判定し、フレーム同期パルスと、前記比
較結果Ｆ０，Ｆ１の有意レベルの組み合せから決定され
る同期位相情報とを出力するフレーム同期制御回路とを
備えたフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279160A JPH06112983A (ja) | 1992-09-25 | 1992-09-25 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279160A JPH06112983A (ja) | 1992-09-25 | 1992-09-25 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112983A true JPH06112983A (ja) | 1994-04-22 |
Family
ID=17607288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4279160A Pending JPH06112983A (ja) | 1992-09-25 | 1992-09-25 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112983A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232476A (ja) * | 1999-09-03 | 2009-10-08 | Alcatel-Lucent Usa Inc | 情報処理方法および情報処理装置 |
-
1992
- 1992-09-25 JP JP4279160A patent/JPH06112983A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232476A (ja) * | 1999-09-03 | 2009-10-08 | Alcatel-Lucent Usa Inc | 情報処理方法および情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879728A (en) | DPSK carrier acquisition and tracking arrangement | |
| US7477679B2 (en) | Spread spectrum demodulator employing frequency detection | |
| US5982821A (en) | Frequency discriminator and method and receiver incorporating same | |
| AU4964490A (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| US5694415A (en) | Signal communication system capable of recognizing reception of reception desired signal | |
| JP2008154285A (ja) | シンボルタイミング検出装置及び無線端末装置 | |
| JPH09186730A (ja) | 絶対位相検出器およびディジタル変調波復調装置 | |
| JPH06112983A (ja) | フレーム同期回路 | |
| JP3973332B2 (ja) | ディジタル変復調の同期方式 | |
| EP1039710A1 (en) | Carrier reproduction circuit | |
| JP2001053819A (ja) | 位相回転エラーを補償するための位相検出装置 | |
| AU739320B2 (en) | Carrier regenerating circuit, multi-level quadrature amplitude demodulator, and method of detecting frequency deviation | |
| JP3148090B2 (ja) | Ｏｆｄｍ信号同期復調器 | |
| JP2000049881A (ja) | 通信システム | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| EP0822689B1 (en) | Carrier recovery in a PSK receiver | |
| JPH06261088A (ja) | 復調器オフセット除去回路 | |
| JP2001007875A (ja) | 直交検波受信機における復調方法及び復調回路 | |
| JP3865893B2 (ja) | 復調回路 | |
| JP2958612B2 (ja) | 多値ｑａｍ復調装置 | |
| JP2000252950A (ja) | マルチキャリア受信装置用同期回路及びマルチキャリア受信装置 | |
| KR100246619B1 (ko) | 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치 | |
| JP3392771B2 (ja) | フレーム同期信号検出装置及びそれを用いたキャリア再生装置 | |
| JP2903539B2 (ja) | 復調装置 |