JPH06112804A - 出力信号発振および定常状態電流を最小化するための高速出力バッファ回路 - Google Patents

出力信号発振および定常状態電流を最小化するための高速出力バッファ回路

Info

Publication number
JPH06112804A
JPH06112804A JP5138206A JP13820693A JPH06112804A JP H06112804 A JPH06112804 A JP H06112804A JP 5138206 A JP5138206 A JP 5138206A JP 13820693 A JP13820693 A JP 13820693A JP H06112804 A JPH06112804 A JP H06112804A
Authority
JP
Japan
Prior art keywords
transistor
voltage
buffer circuit
transistors
output buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5138206A
Other languages
English (en)
Inventor
Qazi Mahmood
クァズィ・モームッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH06112804A publication Critical patent/JPH06112804A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 出力バッファ回路が2つのステップにおいて
データバスを駆動し、発振を最小化する。 【構成】 消散された電力を制限する間に、データバス
上の信号発振またはリンギングを最小化する出力バッフ
ァ回路が開示される。この回路は、信号発振を制限する
クランプ電圧を与える1対の基準電圧発生器を有し、動
作しないときに適当な発生器を閉めるためのメカニズム
を与える。出力バッファ回路は、シンキングおよびソー
シング電流を最大化するために出力トランジスタをそれ
らのCMOSレベルに駆動する能力を有する。

Description

【発明の詳細な説明】
【0001】
【発明の分野】この発明は、データバスに電圧レベルを
与えるよう利用される、出力バッファ回路に関し、より
特定的には、電源および半導体処理変化により良い免疫
性を与える、改良された出力バッファ回路に関する。
【0002】
【発明の背景】出力バッファのための、高速、高電流の
バスドライバ回路は、データバスをハイまたはローの電
圧レベルに、速やかに充電または放電するために利用さ
れる。典型的には、この速やかな充電および放電が起き
るとき、結果として生じる影響は、しばしば、バッファ
を介して流れる電流の減衰発振またはリンギングであり
得る。このリンギング効果は、バスに偽の情報または偽
のデータを与えることを引起こすため、所望されない。
データバス上の負荷、その相互接続、出力バッファによ
る回路網は、RLC等価回路により表わされ得る。この
タイプの等価回路では、インダクタンスLは、バッファ
回路に接続されたリードの、固有の寄生自己インダクタ
ンスによるものであり、キャパシタンスCは、バスに接
続される装置の容量負荷によるものであり、抵抗Rは、
充電または放電経路の抵抗である。
【0003】抵抗Rは、回路の発振を衰えさせるための
消散要素として働く。抵抗Rおよび臨界抵抗係数2(L
/C)1/2 の比率は、電力を消散する間に経験する、回
路の減衰量を決定する。
【0004】減衰リンギングは、発振サイクルの電圧振
幅が、装置の論理しきい値を超えるなら、データバスに
接続される装置の、故意でないトリガを引起こし得る。
この減衰発振も、バスドライバ回路の電源線上に存在す
るので、同じ電力線を共有する、入力バッファ回路のよ
うな他の回路は、多分、電源電圧の歪みによる、電圧障
害を経験するだろう。最終的に、雑音のある電源は、電
力線を共有する他のバスドライバにより、電力レールへ
と駆動された、データ上のリンギングを引起こすだろ
う。このリンギングは、他のバスドライバが、それらの
リード上に有する自己インダクタンスLの量に拘らず、
起こりそうである。
【0005】この減衰リンギングの電圧の振幅は、電流
変化率の関数である(di/dt)。ドライバ回路網
の、寄生の物理素子の値は、一定であるので、電流に対
するそれらの影響は、変えられない。しかしながら、電
流変化率を制御する1つの可能な方法は、出力バッファ
回路の一部を形成するドライバトランジスタを通る電流
の流れを制御することだろう。
【0006】この解決において、バスドライバ回路の速
力を落とす伝搬遅延と、ドライバトランジスタのゲート
に与えられるクランプ電圧または信号の振幅との間に、
兼合いが存在する。この問題を扱っている回路は、「デ
ータバス上の発振またはリンギングを制限する高速バス
ドライバのための時間変数ドライブ回路(Time Variant
Drive Circuit For High Speed Bus Driver To Limit
Oscillation Or Ringing On A Bus )」と題され、かつ
この特許出願の譲受人に譲渡された、米国特許出願第
4,877,980号に記載される。この特許において、バイア
ス電圧(Vbias)は対になったpチャネルおよびnチャ
ネルトランジスタのゲートの1つに印加される。この特
許においては、バイアス電圧は、バス上のリンギングを
防ぐために選択される。この特許に記載される発明は、
その意図される目的のために十分に働くが、Vbias電圧
を与える手段を開示しない。この特許において開示され
たドライバ回路は、電力を最小にしながら発振を最小に
する実現化の例として示されない。低い電圧状態にとっ
て、電力の最小化は重要な特徴である。
【0007】したがって、必要とされるものは、融通性
があり、かつ実現が簡単なドライバ回路のドライバトラ
ンジスタへの電圧を与える回路である。さらに必要とさ
れるものは、以前から知られる出力バッファ回路に関連
した、減衰リンギングまたは発振問題を最小にすると同
時に、電流変化率を調整するとき発生し得る、伝搬遅延
によってかなり影響されない出力バッファ回路である。
最後に、必要とされるものは、動作中、限られた量の電
力を利用する出力バッファ回路である。
【0008】この発明は、半導体装置に固有の電源変化
およびプロセス変化に対し、より良い免疫性を与えなが
ら、ドライバトランジスタのゲート電圧の振幅およびス
ルーレートを制御する出力バッファ回路を与える。出力
バッファ回路はさらに、電流のシンク動作およびソース
動作能力を最大化しながら、消散された電流を制限する
手段を有する。
【0009】
【発明の概要】この発明は、発振を最小にするために、
2つのステップにおいてデータバスを駆動する出力バッ
ファ回路を開示する。第1に、データバスは、Vssおよ
びVCC間の中間レベルでクランプされるドライバトラン
ジスタにゲート電圧を印加することにより、駆動され
る。これは、バスドライバトランジスタのゲート電圧の
振幅およびスルーレートを調整する1対の基準電圧発生
器により達成される。これらの基準電圧発生器は、プロ
セスおよび電源変化により良い免疫性を与えるように設
計される。少なくとも、発生器の1つはさらに、ドライ
バトランジスタのゲートで、制御されたランプの電圧を
得るメカニズムを与える。ステップ1は、データバスの
駆動を制御する結果となり、それにより電圧発振を最小
にする。ステップ2においては、データバス上に所望の
電圧レベルが得られた後適当な基準電圧発生器はオフと
なる。
【0010】電力ダウン方法は、定常状態の動作状態の
間、これらの発生器を介して、如何なるdc電力ドレイ
ンをも妨げない。その後、この出力バッファのドライバ
トランジスタのゲートは、定常状態の動作状態のため
に、全CMOSレベルへと駆動される。ドライバトラン
ジスタのゲート上の全CMOSレベルは、ドライバトラ
ンジスタのシンク動作およびソース動作電流を最小化す
る。出力バッファ回路は、「アウトへのデータ」経路お
よび「アウトへの可能化」経路に、同じ遅延を与える。
出力をあるレベルから他のレベルへと切換える間に、バ
ッファ回路は、大きなドライバトランジスタが同時にオ
ンになるのを妨げ、それによりdc電流を最小化する。
この出力バッファ回路においては、可能化信号がローの
状態で、ドライバトランジスタの3状態化のための速い
アクセスが達成される。
【0011】
【実施例の詳細な説明】この発明は出力バッファ回路技
術の改良に関する。以下の記載は、当業者がこの発明を
製造し、かつ使用することを可能にするため提示され、
特許出願およびその必要条件の文脈において、与えられ
る。好ましい実施例に対する様々な変形は、当業者に対
し、容易に明らかになるだろうし、ここに定義された包
括原則は他の実施例に適用されることもある。したがっ
て、この発明は示された実施例に限定されることを意図
されるのではないが、この中に記載された原則および特
徴と一致する最も広い範囲を与えられることが意図され
る。
【0012】この発明に従う出力バッファ回路100を
表わす図が図1に示される。出力バッファ回路は可能化
入力102およびデータ入力104を有する。可能化入
力102は、インバータ106の入力に結合される。デ
ータ入力104は、インバータ108の入力に結合され
る。インバータ106の出力は、2入力NORゲート1
10の1入力に結合される。インバータ108の出力
は、2入力NANDゲート112の1入力およびNOR
ゲート110の第2の入力に結合される。可能化入力1
10は、NANDゲート112の第2の入力に結合され
る。
【0013】可能化入力102は3入力NANDゲート
126の第1の入力に結合される。インバータ106の
出力は3入力NORゲート124の第1の入力に結合さ
れる。NORゲート124およびNANDゲート126
の第2および第3の入力は、ともに結合される。
【0014】NORゲート110の出力は、インバータ
114の入力に結合される。NANDゲート112の出
力は、インバータ116の入力に結合される。インバー
タ114の出力は、Ref−p発生器118のNPP1
入力に結合される。インバータ116の出力は、Ref
−n電圧発生器120のNNN1入力に結合される。R
ef−n電圧発生器120のノードEN6は、NAND
ゲート126の出力に結合される。Ref−p電圧発生
器118のノードEN5は、NORゲート124の出力
に結合される。NNN7入力ピンは、遅延122の出力
に結合される。Ref−n発生器120のノードdn1
109は、遅延122のdn1入力に結合される。
【0015】NANDゲート126の出力は、ゲートP
MOSトランジスタ132に結合される。トランジスタ
mp20 pmos 132のソースは、Vccに結合さ
れる。トランジスタ132のドレインは、ノードdn1
109出力に結合される。NANDゲート112の出
力は、mn20 nmosトランジスタ134のゲート
に結合される。トランジスタ134のソースは、Vss
結合されるか、または接地され、かつトランジスタ13
4のドレインは、ノードdn1 109に結合される。
ノードdn1 109は、mn1 nmosドライバト
ランジスタ136のゲートに結合される。トランジスタ
136のソースは、接地され、かつドレインはIO14
6に結合される。
【0016】出力NORゲート110は、mp10 p
mosトランジスタ128のゲートに結合される。トラ
ンジスタ128のソースはVccに結合され、かつトラン
ジスタ128のドレインはRef−n発生器118のu
p1 107出力に結合される。Ref−n発生器11
8の出力EN5はmnp2 nmosトランジスタ13
0のゲートに結合される。トランジスタ130のソース
は接地され、かつそのドレインはup1 107に結合
される。up1 170の出力はmp1 pmosドラ
イバトランジスタ138のゲートに結合される。トラン
ジスタ138のソースはVccに結合され、かつドレイン
はI/O146に結合される。
【0017】スリープ入力140は、インディレー14
2に供給される。インディレー142の出力は、NOR
ゲート124およびNANDゲート126の第3の入力
に結合される。データイン出力144は、インディレー
142から与えられる。I/O146は、インディレー
142のIO入力に結合される。
【0018】この回路の2つのキー要素は、Ref−p
電圧発生器118およびRef−n電圧発生器120と
ラベルを付けられた2つの基準電圧発生器である。これ
らの電圧発生器118および120は、2つの基本機能
を与える。第1に、それらはドライバトランジスタ13
8および136のゲートを駆動する、ノードup110
7およびdn1 109に電圧クランプを与える(電力
アップされたとき)。第2に、これらの発生器118お
よび120はさらに、それらがそれぞれ、信号up1
107およびdn1 109を駆動するとき、信号np
p1およびnnn1に、いくらかの伝搬遅延を与える。
伝搬遅延は、トランジスタ138または136が、オン
にされる期間の間だけ存在する。伝搬遅延の目的は、出
力バッファ回路100の出力があるレベルから別のレベ
ルへと切換わると、トランジスタ138および136が
同時にオンになることを妨げることである。
【0019】トランジスタのしきい値の2倍から4倍の
間であるクランプ電圧を選択することにより、バスドラ
イバ回路を介する出力発振の振幅と全伝搬遅延との両方
が最小化されることが知られる。低い電圧(3ないし5
ボルト)を印加するとき、トランジスタのしきい値の2
ないし4倍にクランプ電圧値を設定することにより、伝
搬遅延とリンギングとの間の兼合いが最適化され得るこ
ともさらに知られる。
【0020】ここで図2ないし図4を参照すると、それ
ぞれ2VT 、3VT および4VT のクランプ電圧におい
ての出力バッファ100の電圧および電流過渡分析を表
わす図が示される。以下の論議は、Ref−n電圧発生
器120の動作に向けられるが、当業者により、発生器
はRef−p発生器118であり得、かつ図は本質的に
相補的であることは十分認識されるだろう。
【0021】検討の目的で、600Aないし600Cの
曲線が示すのは、2VT 電圧発生器、3VT 電圧発生
器、および4VT 電圧発生器それぞれに対する回路10
0へのデータである。曲線602Aないし602Cは、
それぞれの同じクランプ電圧からの回路からの出力であ
る。
【0022】曲線604Aないし604Cは、上述のよ
うに、同じクランプ電圧での回路100のノードdn1
での電圧である。曲線606Aないし606Cは、上述
のクランプ電圧に存在するVss線上のリンギング電圧で
ある。最後に、曲線608Aないし608Cは、上述の
それぞれのクランプ電圧での、Vss上で生じる、リンギ
ング電流である。
【0023】示されるのは、出力曲線602Aないし6
02Cに示されるように、4VT 電圧発生器に対する応
答時間が2VT 電圧発生器に対するそれよりもずっと速
いということである。しかしながら、電圧リンギング
は、2VT 電圧発生器606Aに対するよりも、4VT
電圧発生器(606C)に対する方が、ずっと高いとい
うこともまた示される。
【0024】さらに、4VT 基準電圧発生器を利用する
電流リンギング(608C)が、2VT 電圧発生器(6
08A)を利用するそれよりもずっと高いということ
も、とてもはっきりしている。ゆえに、見られるよう
に、3VT 電圧発生器の応答時間602Bは、2VT
圧発生器602Aよりもずっと優れていると同時に、リ
ンギング606Bは、4VT 電圧発生器(606C)で
示されるよりもやや劣る。したがって、一般的に、最良
の折衷案は、3VT 電圧発生器を設けることである。
【0025】しかしながら、リンギングはどうでもよい
なら、4VT 電圧発生器は利用され得る。逆に、出力バ
ッファ回路100が信号発振に対し比較的影響を受けな
いことを所望されるならば、2VT 基準発生器は利用さ
れるだろう。したがって、たとえば、ノードdn1 1
09でのより低いクランプ電圧は発振振幅を減じるが、
出力バッファ回路100を介する遅延はより長くなるだ
ろう。同様に、ノードup1 107上のクランプ電圧
のより高い値は出力バッファ回路100を介する遅延を
減じるが、発振の振幅を増加する。
【0026】ノードup1 107およびdn1 10
9でのクランプ電圧のレベルは、下記のように、およそ
ccからpチャネルの値の3倍を減じたもの、およびV
ssにnチャネルのしきい値の3倍を加えたものとなるよ
う、それぞれ選択された。V ssおよびVccの値の間であ
る、クランプ電圧の他の値もここで利用できる。クラン
プ電圧の値は、バスドライバ回路を介する出力発振の振
幅と全伝搬遅延との間の兼合いを与える。したがって、
たとえば、ノードup1 107でのより高いクランプ
電圧またはノードdn1 109上のより低い電圧は、
発振の振幅を減じるが、出力バッファ回路100を介す
る遅延は、より長くなるだろう。同様に、それらのノー
ド上のより高いクランプ電圧の値は(対応の電源と関連
して)、出力バッファ回路100を介する遅延を減じる
が、発振の振幅を増加するだろう。
【0027】Ref−nおよびRef−p発生器回路1
18および120の基本概略図は、それぞれ図5(A)
および図5(B)に示される。これらの基準発生器は、
「最小出力信号発振を与える高速出力バッファ回路(Hi
gh Speed Output Buffer Circuit That Provides Minim
um Output Signal Oscillation)」と題された米国特許
出願第 号において、実質的に開示された。図
5(A)および図5(B)における、下記の基準発生器
回路118および120は、上に参照された特許出願の
図4(b)および図4(a)に示されるそれらに類似す
る。基準電圧発生器回路120はたいていn型トランジ
スタを用いる。基準電圧発生器回路120は、mnd2
nmosトランジスタ312のドレインに結合される
nnn1入力301を有する。トランジスタ312のソ
ースはdn1 109信号に結合される。
【0028】トランジスタ312のゲートは、mnd1
n−mosトランジスタ304のゲートおよびmpd
1 pmosトランジスタ302のドレインに結合され
る。トランジスタ302のソースはVccに結合され、か
つトランジスタ302のゲートは、Vssに結合される。
トランジスタ304のゲートは、そのドレインに結合さ
れ、かつトランジスタ304のソースは、mnd3 n
mosトランジスタ306のドレインに結合される。
【0029】トランジスタ306のソースはmnd5
nmosトランジスタ308のドレインに結合される。
トランジスタ306のゲートはmnd4 nmosトラ
ンジスタ318のゲートに結合される。トランジスタ3
08のドレインはそのゲートに結合され、かつトランジ
スタ308のソースはmnd6 nmosトランジスタ
310のドレイン、およびmn8 nmosトランジス
タ313のドレインに結合される。トランジスタ310
のゲートはトランジスタ313のソースおよびmn9
nmosトランジスタ314のドレインに結合される。
【0030】トランジスタ313のゲートは入力EN6
およびインバータ316の入力に結合される。インバー
タ316の出力はトランジスタ314のゲートに結合さ
れる。トランジスタ314のソースはVssに結合され
る。mnd4 n−mosトランジスタ318のゲート
およびドレインはdn1 109に結合される。
【0031】mnd8 nmosトランジスタ320の
ドレインはトランジスタ308のドレインおよびゲー
ト、ならびにトランジスタ318のソースに結合され
る。トランジスタ318のゲートはトランジスタ312
のソースに結合される。トランジスタ320のゲートは
入力NNN7に結合される。
【0032】基準電圧発生器回路118はたいていp型
トランジスタを用いる。基準電圧発生器回路118はm
pp2 pmosトランジスタ412のドレインに結合
されるnpp1入力401を有し、かつトランジスタ4
12のソースはup1信号107に結合される。トラン
ジスタ412のゲートは、mpp1トランジスタ408
のゲートおよびドレイン、ならびにmnp1 nmos
トランジスタ410のドレインに結合される。トランジ
スタ410のゲートはVccに結合される。mpp1 p
−mosトランジスタ408のソースはmpp3 pm
osトランジスタ406のドレインに結合される。
【0033】トランジスタ406のソースはmpp5
pmosトランジスタ404のドレインに結合される。
トランジスタ406のドレインはトランジスタ408の
ソースに結合される。トランジスタ406のゲートはト
ランジスタ402のゲートに結合される。トランジスタ
402のソースはトランジスタ404のゲートに結合さ
れる。トランジスタ402のドレインはup1 107
に結合される。トランジスタ404のドレインはそのゲ
ートに結合され、かつトランジスタ404のソースはm
pp6 p−mosトランジスタ414のドレインに結
合される。トランジスタ414のゲートはmpp17
pmosトランジスタ416のソースに結合され、かつ
そのソースはVccに結合される。
【0034】トランジスタ416のドレインはトランジ
スタ414のドレインに結合される。トランジスタ41
8のドレインはトランジスタ416のソースおよびトラ
ンジスタ414のゲートに結合される。EN5はトラン
ジスタ416のゲートおよびインバータ420の入力に
結合される。インバータ420の出力はトランジスタ4
18のゲートに結合される。
【0035】電圧発生器118および120は、本質的
に、電流ミラーの形状に設計された、1対の分圧器回路
である。それらは、ノードdn1 109で、Vss(接
地)レベルより約3ボルト高いクランプ電圧、およびノ
ードup1 107で、Vcc(電源)レベルより約3ボ
ルト低いクランプ電圧を運ぶよう設計される。負荷トラ
ンジスタ、Ref−n発生器120のトランジスタ30
2およびRef−p発生器118のトランジスタ410
は、弱い素子である。
【0036】Ref−n発生器120では、飽和直列ト
ランジスタ304、306、308および310(en
6「ハイ」)の大きさは、すべて、ノードnnn2、n
nn3、nnn4およびnnn5が各々、そのソース電
圧よりも高い、約VT-n レベルであるように、割合が決
められる。したがって、この基準電圧発生器120の出
力で得られる、結果として生じるクランプ電圧(ノード
dn1 109)は接地より約3VT-n 高い。同じ設計
技術を適用することにより、Ref−p電圧発生器11
8の、ノードup1 107で得られるクランプ電圧
(en5「ロー」)は、Vccより約3VT-P 低い。
【0037】図5(B)のRef−n発生器120は、
その中に組込まれたさらなる特徴を有する。シャントト
ランジスタ320は、信号nnn7がハイであるとき、
飽和トランジスタ308を短絡する。これは、Ref−
n発生器120を、約VT-nの値により、dn1 10
9で、その出力電圧レベルをより低くする。ノードnn
n7がハイであれば、したがって、dn1 109で運
ばれるクランプ電圧は、ここでは、Vssに2VT-n を加
えたもの、またはVssより約2ボルト高い。
【0038】後に示されるように、基準発生器のこの形
状は、2片状ステップにおけるノードdn1 109で
の電圧を、初めは2ボルト(nnn7=ハイ)に、次に
最終クランプレベル(nnn7=ロー)の3ボルトに、
ランプ状態にするところを可能にする。この明細書中で
は記載されなかったが、電圧の制御されたランプを得る
同じ技術は、所望ならば、Ref−p発生器120上で
利用され得る。これは、ノードup1 107での電圧
を、最初は「Vcc−2」ボルトのレベルに、次に「Vcc
−3」ボルトのレベルにランプする。
【0039】図5(B)においては、ノードnnn1
が、ノードdn1 109を引下げるとき、それはトラ
ンジスタ306をカットオフする。これは、ノードnn
n2を、Vccレベルへと上昇させることを引起こす。飽
和nチャネルトランジスタ304のソースであるノード
nnn3は、「Vcc−VT-n 」の電圧に達する。信号n
nn7は、遅延回路122(図1)を介しノードdn1
109により発生され、かつそれはdn1 109の
逆極性を有する。
【0040】したがって、dn1 109がローの状態
では、nnn7は、トランジスタ308の代わりに、ト
ランジスタ320を介して、電流をシャントする。nn
n1がローのとき、ノードen6(図1)はハイに保た
れる。これは飽和トランジスタ310をオンにすること
を引起こす。しかしながら、トランジスタ306および
318がオフであるので、発生器は、これらの状況下で
は、如何なる電力をも引出さない。ノードnnn1が上
昇し始めると、それは、ソース追従動作により、ノード
dn1 109を引く。dn1 109が上昇すると、
トランジスタ306はオンになる。この動作は、ノード
nnn2を引下げ始める。シャントトランジスタ320
がオンであるので、ノードdn1 109での過渡電圧
上昇およびノードnnn2での電圧降下は、それぞれ、
約「Vss+2VT-n 」および「V ss+3VT-n 」であ
る。
【0041】これに続いて直ちに、ノードdn1 10
9の電圧レベルは、ノードnnn7を、接地に降下させ
ることを引起こす。これが起きるので、シャントトラン
ジスタ320はオフになる。これはノードdn1 10
9での電圧レベルを再び上昇させることを可能にし、同
様に、ノードnnn2およびnnn3での電圧が両方と
も上昇し始める。上昇ノードdn1 109およびノー
ドnnn3は両方とも、3VT-n 電圧レベルでクランプ
状態となる。この点では、pチャネル負荷302を除く
すべてのトランジスタが飽和状態である。この発生器に
より引出される全dc電流はトランジスタ302および
312を介して引出される電流の和である。しかしなが
ら、それは、そのドレインおよびソースの両方ともを接
地レベルより約1VT-n 高くすることにより、弱くオン
となる、トランジスタ310(定電流源)により制限さ
れる。
【0042】Ref−p電圧発生器118の概略(図
3)は、本質的に、Ref−n電圧発生器120に対し
て相補的である。そのトランジスタの大きさは、それぞ
れノードnpp2、npp3、npp4およびnpp5
で、Vccのレベルより、4、3、2および1VT-P 低い
電圧を与えるように、割合が決められる。それは以下の
ように動作する。
【0043】ノードnpp1がハイであるとき、up1
はハイに引かれ、トランジスタ406をカットオフす
る。ノードnpp2はVssに降下し、トランジスタ41
2をリニア領域に置く。飽和pチャネルトランジスタ4
08のソースであるノードnpp3はVssにVT-P を加
えた電圧に達する。このとき、ノードen5(図1)は
ローに保たれる。これは飽和トランジスタ414をオン
にすることを引起こす。
【0044】しかしながら、トランジスタ406および
402はオフであるので、発生器118は、これらの状
況下では、如何なる電力をも引出さない。ノードnpp
1401が降下し始めるとき、それはソース追従作用に
よりノードup1を引下げる。up1 107が降下す
ると、トランジスタ406はオンとなり、かつ、その電
流経路におけるすべてのトランジスタもオンとなる。
【0045】この動作はノードnpp2を「Vcc−4V
T-P 」レベルに引上げる。降下ノードup1および上昇
ノードnpp3は、「Vcc−3VT-P 」電圧レベルにク
ランプされた状態になる。この点では、nチャネルトラ
ンジスタ410を除くすべてのトランジスタが飽和状態
である。この基準回路を介して流れる全電流はそのドレ
インおよびゲートをそのソースVcc上より約1VT-P
いレベルにすることにより弱くオンとなる、定電流源4
14により制限される。
【0046】トランジスタ312(図5(B))の大き
さおよびノードnnn1を駆動するインバータ116
(図1)はノードdn1 109のスルーレートを決定
する。同様に、トランジスタ412(図5(A))の大
きさおよびノードnpp1を駆動するインバータ114
(図1)はノードup1 107のスルーレートを決定
する。
【0047】上述のように、発生器118および120
の両方は、ノードnnn1およびノードnpp1が、そ
れぞれ、ローおよびハイに引かれるとき、電力ダウンさ
れる。発生器118および120も、別の場合に電力ダ
ウンされる。それは、これらの発生器の出力dn1 1
09およびup1 107がそれらの全cmosレベル
に引かれる必要があるとき起こる。これは、これらのノ
ードがそれらの所望されるクランプ電圧レベル「Vss
3VT-n 」および「Vcc−3VT-P 」に最初に達した後
になされる。
【0048】Ref−n発生器120では、電力ダウン
は信号en6をローにすることにより達成される。これ
は、トランジスタ310をオフにし、かつノードdn1
109がVccレベルへと引かれることを可能にする。
同様に、信号en5をハイにすることにより、Ref−
p発生器120のトランジスタ414はオフにされる。
これらの状況下では、如何なるdc電力のドレインをも
引起こすことなしに、ノードup1 107がVssレベ
ルへと引かれることが可能である。
【0049】基準電圧発生器118および112の利益
は以下のとおりである。 1) 発生器は、最初の遷移の間に、大きなバスドライ
バトランジスタnm1およびmp1の負荷を駆動するこ
とにおいて、大きな電流利得を与える。
【0050】2) 発生器のクランプ基準電圧レベルは
電源変化の影響を受けることがより少ない。
【0051】3) これらの発生器のdc電流経路は、
それらが電力ダウンされるとき、カットオフされる。
【0052】4) トランジスタしきい値の値が最良の
場合の速度プロセスコーナーで減少するので、これらの
基準発生器回路の主要な利点はクランプ電圧のレベルも
また最良の場合の速度コーナーで減少するということで
ある。ノードdn1 109およびup1 107上の
電圧と、接地(Vss)またはVccに関する電圧とは、最
良の場合の速度プロセスでの値において、それぞれ、減
少または増加する。結果として、より低いクランプ電圧
は、最良の場合のプロセスコーナーで、バスドライバト
ランジスタ136および138を介して流れる電流を制
御するのを助ける。結果として、出力発振は、最良の場
合のプロセスコーナーにおいてさえも最小化される。
【0053】図1の出力バッファ回路100は、「アウ
トへのデータ」アクセス経路および「アウトへの可能
化」アクセス経路の両方に対し、同量の伝搬遅延を与え
る。それはまた、信号可能化がローに引かれるとき、バ
スドライバトランジスタmn1およびmp1を3状態化
する速やかなアクセスを与える。上述のように、バスド
ライバ回路は、大きなバスドライバトランジスタ136
および138が、同時にオンとなるのを妨げる。
【0054】図6は、データがローからハイへと遷移す
るときの、出力バッファ回路100における、様々な信
号のグラフを示す。図7は、データがハイからローのト
ランジスタへと移るときの、出力バッファ回路100に
おける、様々な信号のグラフを示す。以下は、それらの
図による出力バッファ回路の、ステップ順の動作である
(まず図6を参照)。
【0055】「可能化」がハイの状態で、ローからハイ
へと移る「データ」は、ノードDATA(図1)が、ロ
ーからハイへと移ることを引起こし、かつノードen1
およびen2の両方が、ローからハイへと移ることを引
起こした。DATAのハイの遷移は、ノードen6をハ
イに引き、トランジスタ132をオフすることを引起こ
す。同時に、トランジスタ134およびノードnnn1
はともにノードdn1109をローに引始める。これ
は、Ref−n発生器120を電力ダウンモードにす
る。ノードen1でのハイレベルはトランジスタ128
をオフにし、それはノードup1 107をハイに保っ
ていた。
【0056】降下npp1は、ノードup1 107が
ハイからローへと遷移することを引起こす、Ref−p
発生器118を電力アップする。降下ノードup1 1
07はpチャネルドライバトランジスタ138をオンに
し、かつ、IOノード146は上昇し始める。ノードu
p1 107は電圧レベル「Vcc−3VT-P 」でクラン
プされた状態となる。ノード146があるしきい値レベ
ルに達するとき、ノードnsp6はいくらかの遅延の後
ローとなる。この遅延はインディレー142とラベルを
付けられたブロックの内側で与えられる。
【0057】このブロックへの入力スリープは、この
「インディレー」バッファ142を可能化するため、ロ
ーに保たれる。インディレー142は、典型的には、入
力スリープ信号をローの状態にすることにより可能化さ
れる入力バッファである。降下ノードnsp6は、en
5がローからハイへと遷移することを引起こす。ハイに
むかうen5は、Ref−p発生器を電力ダウンし、か
つノードup1を、弱いレベルの修正トランジスタであ
るトランジスタmnp2により、Vssに引下げる。up
1がVssの状態で、トランジスタmp1は全ゲートドラ
イブを受取り、かつその電流ソース動作を最小化する。
【0058】ここで図7を参照すると、「可能化」がハ
イの状態でハイからローへと移る「データ」は、ノード
DATA(図1)が、ハイからローへと移ることを引起
こし、かつノードen1およびen2が、ハイからロー
へと移ることを引起こす。DATAのハイの遷移はノー
ドen5をローに引き、トランジスタ130をオフにす
ることを引起こす。同時に、トランジスタ128および
ノードnpp1はともにノードup1 107をハイに
引始める。これはRef−p発生器118を電力ダウン
モードにする。
【0059】ノードen2でのローのレベルはトランジ
スタ134をオフにし、それはノードdn1 109を
ローに保っていた。上昇nnn1はRef−n発生器1
20を電力アップし、ノードdn1 109が、ローか
らハイへと遷移することを引起こす。上昇ノードdn1
はドライバトランジスタ136をオンにし、かつ出力ノ
ード146は降下し始める。最初は、ノードnnn7で
のハイのレベルはノードdn1 109を約「Vss+2
T-n 」レベルでクランプすることを引起こす。このレ
ベルがノードdn1上で達せられるとき、dn1 10
9でのレベルはノードnnn7がいくらかの遅延の後ロ
ーへと移ることを引起こす。この遅延はディレー122
を介して与えられる。ノードnnn7がローに引かれた
状態で、ノードdn1 109は電圧レベル「Vss+3
T-n 」でクランプされた状態になるまで、再び上昇し
始める。ノードIO146があるしきい値レベルに達す
るとき、ノードnsp6は、いくらかの遅延の後、ハイ
に移る。
【0060】この遅延は、入力ピン「スリープ」がロー
に保たれた状態で、インディレー142において与えら
れる。ハイのnsp6は、en6がハイからローへと遷
移することを引起こす。ノードen6上のハイは、Re
f−n発生器120を電力ダウンし、かつノードdn1
を、弱いレベルの修正トランジスタであるトランジスタ
132によって、Vccに引く。dn1がVccである状態
で、トランジスタ136は全ゲートドライブを受取り、
かつその電流シンキング能力を最小化する。
【0061】信号「可能化」がローであるとき、ノード
en1はローであり、かつノードen2はハイである。
同時に、en5はローであり、かつen6はハイであ
る。結果として、トランジスタmp10によりノードu
p1 107をハイにし、かつトランジスタmn20に
よりノードdn1 109をローにすることにより、I
O 146が3状態化されるという効果が生じる。「デ
ータ」がハイのレベルであり、かつ「可能化」がローか
らハイへの遷移をするなら、ノードdn1 109での
ローのレベルは、ノードen2、nnn1、nnn7お
よびen6でのレベルが変化しないままなので、影響を
受けない。
【0062】「可能化」が上昇するとき、ノードnsp
6でのレベルがすでにローであるなら、ノードen5は
ハイに引かれる。3状態化されたIO 146のレベル
が、「インディレー」バッファ142の入力段により、
「ハイ」のレベルとして感知されるなら、ノードnsp
6でのローのレベルは存在するかもしれない。これはe
n5をハイにすることを引起こす。ハイen5はRef
−p発生器118を電力ダウンし、かつトランジスタ1
30をオンにする。この状況下では、ノードup1 1
07は、ノードnpp1およびトランジスタ130の両
方により、ローに引かれる。
【0063】ノードup1 107は、Ref−p発生
器118により与えられる、簡単な電圧のクランプを経
験しないだろう。しかしながら、ドライバトランジスタ
138を介して流れる電流は、そのより低いドレインに
より、ソース電圧へと調整される。トランジスタ130
は弱いトランジスタであるので、ノードup1 107
の下降傾斜にはそんなに寄与せず、それによりそのスル
ーレートをさらに悪化させない。
【0064】「データ」がハイであり、かつ「可能化」
が上昇し始めるときにnsp6のレベルがハイであるな
ら、en5はnsp6によりローに保たれ、およびen
6はハイになるだろう。その状況下での、ノードup1
107、IO 146、nsp6およびen5(図
1)の遷移は、図6についての上述の記述の中で記載さ
れるのと同じになるだろう。
【0065】「データ」がローのレベルであり、かつ
「可能化」がローからハイへと遷移するなら、ノードu
p1でのハイのレベルは、ノードen1、npp1およ
びen5が変化しないままであるので、影響を受けな
い。「可能化」が上昇するとき、ノードnsp6でのレ
ベルがすでにハイであるなら、ノードen6はローに引
かれるだろう。3状態化されたIO 146のレベル
が、「インディレー」バッファ142の入力段のしきい
値より低いなら、ノードnsp6ではハイのレベルが結
果として生じるかもしれず、入力段がローのレベルを感
知することを引起こす。これは、en6をローにするこ
とを引起こす。ローのen6はRef−n発生器120
を電力ダウンし、かつトランジスタ132をオンにす
る。
【0066】この状況下では、ノードdn1 109は
ノードnnn1およびトランジスタ132の両方により
ハイに引かれる。ノードdn1 109は、Ref−n
発生器120により与えられる簡単な電圧のクランプを
経験しないだろう。ドライバトランジスタ136を介し
て流れる電流は、そのより低いドレインにより、ソース
電圧に調整される。132が弱いトランジスタであるの
で、ノードdn1の上昇傾斜にはそんなに寄与せず、そ
れによりそのスルーレートをさらに悪化させない。
【0067】「データ」がローであり、かつ「可能化」
が上昇するとき、nsp6のレベルがローであったな
ら、en5はローのままであり、かつen6はnsp6
によりハイに保たれるだろう。その状況下でのノードd
n1 109、nnn7、IO146、nsp6および
en6の遷移は、図7についての上述の記述の中で記載
されるのと同じになるだろう。
【0068】先に述べたように、ノードup1 107
およびdn1 109でのクランプ電圧の他の値は、バ
ッファ遅延または出力発振をより低くするため、選択さ
れたかもしれない。たとえば、図3のRef−n発生器
120において、これらの発生器の飽和ドライバトラン
ジスタの1つが短絡ネットに置換えられると、クランプ
電圧値はVssにしきい値の値の2倍を加えたものとして
形成され得る。
【0069】同様に、さらなる飽和ドライバトランジス
タをドライバトランジスタの連鎖に印加することによ
り、クランプ電圧のレベルはVSSにしきい値の4倍を加
えたものにまで上昇し得る。トランジスタ310(ノー
ドnnn5を接地する)および414(ノードnpp5
をVccに結合する)の除去は、これらの発生器118お
よび120の両方が、ノードdn1 109で約「Vss
+2VT-n 」の、およびノードup1 107で約「V
cc−2VT-P 」の基準電圧を生成することを引起こす。
同様に、トランジスタ308および310間の付加的な
飽和nmosトランジスタ(図5(B))と、トランジ
スタ404および414間の付加的な飽和pmosトラ
ンジスタ(図5(A))とは、図5(B)および図5
(A)の、これらの発生器の両方を、ノードdn1で約
「Vss+4VT-n 」レベルで、およびノードup1で約
「Vcc−4VT-P 」レベルで、4VT 発生器に、変換す
るだろう。
【0070】図6および図7に示される波形は近似であ
り、かつ特別な動作および半導体処理状態に基づいて振
幅または期間がわずかに異なるかもしれない。しかしな
がら、示される遷移は、たいていの半導体処理修正と同
様、電源変化等のように、動作状態における変化にもか
かわらず、図に示されるそれらと類似しているべきであ
る。
【0071】この発明は、図面に示される実施例に従っ
て記載されてきたが、当業者は、実施例に対する変形が
あり得ることを認識し、かつそれらの変形はこの発明の
精神および範囲内であるだろう。したがって、多くの修
正は当業者によりこの発明の精神および範囲から逸脱す
ることなく形成されるかもしれず、その範囲は前掲の特
許請求の範囲によってのみ定義される。
【図面の簡単な説明】
【図1】この発明に従う、出力バッファ回路を形成する
ブロック図である。
【図2】異なるクランプ電圧レベルでの、リンギングま
たは信号発振の結果を示す図である。
【図3】異なるクランプ電圧レベルでの、リンギングま
たは信号発振の結果を示す図である。
【図4】異なるクランプ電圧レベルでの、リンギングま
たは信号発振の結果を示す図である。
【図5】実施例を示す図であって、(A)は、この発明
に従う、p型基準発生器回路の実施例を示す図であり、
(B)は、この発明に従う、n型基準発生器回路の実施
例を示す図である。
【図6】ハイの電圧からローの電圧への遷移の間の、図
1の出力バッファ回路における、様々な信号を示すグラ
フの図である。
【図7】ローの電圧からハイの電圧への遷移の間の、図
1の出力バッファ回路の、様々な信号を示すグラフの図
である。
【符号の説明】
100 出力バッファ回路 118 基準電圧発生器 120 基準電圧発生器 136 ドライバトランジスタ 138 ドライバトランジスタ

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 出力信号発振および定常状態電流を最小
    化するための高速出力バッファ回路であって、 第1および第2のドライブトランジスタと、 1対の基準電圧発生器とを含み、1対の電圧発生器の一
    方は第1のドライブトランジスタに結合され、1対の電
    圧発生器の他方は第2のドライブトランジスタに結合さ
    れ、1対の電圧発生器の一方は主としてp型トランジス
    タを有し、1対の電圧発生器の他方は主としてn型トラ
    ンジスタを有し、基準電圧発生器の各々は電流ミラーの
    形状において結合され、 前記出力バッファ回路はさらに、 1対の電圧発生器に応答して、定常状態電流出力信号発
    振を最小化するために、少なくとも1つのドライブトラ
    ンジスタの出力電圧の制御されたランプを与えるための
    手段と、 出力発振がある受容レベルにまで低下したとき、1対の
    基準発生器をシャットダウンするための、1対の電圧発
    生器に結合される手段とを含む、出力バッファ回路。
  2. 【請求項2】 基準発生器の各々が、 直列に接続され、かつ複数個のトランジスタの各々が前
    のものよりも高いレベルのしきい値を有するよう割合を
    決められた複数個のトランジスタと、 複数個の直列トランジスタに結合された負荷トランジス
    タとを含む、請求項1に記載の高速出力バッファ回路。
  3. 【請求項3】 第1の基準電圧発生器がVssより2しき
    い値電圧高いクランプ電圧を与え、かつ第2の基準電圧
    発生器がVCCより2しきい値電圧低いクランプ電圧を与
    える、請求項1に記載の出力バッファ回路。
  4. 【請求項4】 第1の基準発生器がVSSより3しきい値
    電圧高いクランプ電圧を与え、かつ第2の基準電圧発生
    器がVCCより3しきい値電圧低いクランプ電圧を与え
    る、請求項1に記載の出力バッファ回路。
  5. 【請求項5】 第1の基準電圧発生器がVSSより4しき
    い値電圧高いクランプ電圧を与え、かつ第2の基準電圧
    発生器がVCCより4しきい値電圧低いクランプ電圧を与
    える、請求項1に記載の出力バッファ回路。
  6. 【請求項6】 基準電圧発生器の各々において複数個の
    直列トランジスタが飽和へと駆動され、かつ負荷トラン
    ジスタが弱くオンとなる、請求項2に記載の出力バッフ
    ァ回路。
  7. 【請求項7】 前記与えるための基準電圧発生器への入
    力が活性化するとき、基準電圧発生器の1つにおいて一
    連のトランジスタの1つを短絡して、クランプ電圧を変
    化させるための手段を含む、請求項2に記載の出力バッ
    ファ回路。
  8. 【請求項8】 シャットダウン手段は、出力信号発振が
    受容レベルに低下した後に、第1および第2のドライバ
    トランジスタを、それらの全CMOS電圧レベルに駆動
    するための手段を含む、請求項2に記載の出力バッファ
    回路。
  9. 【請求項9】 出力信号発振および定常状態電流を最小
    化するための高速出力バッファ回路であって、 nmosドライバトランジスタと、 pmosドライバトランジスタと、 nmosドライバトランジスタに結合された第1の基準
    電圧発生器とを含み、第1の基準電圧発生器は主として
    複数個のnmosトランジスタを有し、複数個のnmo
    sトランジスタは直列の態様および電流ミラーの形状に
    おいて接続され、複数個のトランジスタはトランジスタ
    の各々が、すぐ前のトランジスタよりも高いしきい値に
    あるように接続され、 前記出力バッファ回路はさらに、 pmosドライバトランジスタに接続された第2の基準
    電圧発生器を含み、第2の基準電圧発生器は主として複
    数個のpmosトランジスタを有し、複数個のpmos
    トランジスタは直列の態様および電流ミラーの形状に接
    続され、複数個のトランジスタはトランジスタの各々が
    前のトランジスタより低いしきい値電圧であるように接
    続され、 前記出力バッファ回路はさらに、 第1および第2の電圧発生器に応答して、出力発振が受
    容レベルに低下したとき、適当な基準電圧発生器をシャ
    ットダウンするための手段を含む、出力バッファ回路。
  10. 【請求項10】 出力信号発振および定常状態電流を最
    小化するための高速出力バッファ回路であって、 第1および第2のドライブトランジスタと、 1対の基準電圧発生器とを含み、1対の電圧発生器の一
    方は第1のドライブトランジスタに結合され、1対の電
    圧発生器の他方は第2のドライブトランジスタに結合さ
    れ、1対の電圧発生器の一方は主としてp型トランジス
    タを有し、1対の電圧発生器の他方は主としてn型トラ
    ンジスタを有し、基準電圧発生器の各々は電流ミラーの
    形状において結合され、 前記出力バッファ回路はさらに、 1対の電圧発生器に応答して、定常状態電流出力信号発
    振を最小化するために、少なくともドライブトランジス
    タの1つの出力電圧の制御されたランプを与えるための
    手段を含む、出力バッファ回路。
  11. 【請求項11】 出力信号発振および定常状態電流を最
    小化するための高速出力バッファ回路であって、 第1および第2のドライブトランジスタと、 1対の基準電圧発生器とを含み、1対の電圧発生器の一
    方は第1のドライブトランジスタに結合され、1対の電
    圧発生器の他方は第2のドライブトランジスタに結合さ
    れ、1対の電圧発生器の一方は主としてp型トランジス
    タを有し、1対の電圧発生器の他方は主としてn型トラ
    ンジスタを有し、基準電圧発生器の各々は電流ミラーの
    形状において結合され、 前記出力バッファ回路はさらに、 出力発振がある受容レベルに低下したとき、1対の基準
    発生器をシャットダウンする、1対の電圧発生器に結合
    される手段を含む、出力バッファ回路。
JP5138206A 1992-06-12 1993-06-10 出力信号発振および定常状態電流を最小化するための高速出力バッファ回路 Withdrawn JPH06112804A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/897,736 US5248906A (en) 1992-06-12 1992-06-12 High speed CMOS output buffer circuit minimizes output signal oscillation and steady state current
US897736 1992-06-12

Publications (1)

Publication Number Publication Date
JPH06112804A true JPH06112804A (ja) 1994-04-22

Family

ID=25408339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5138206A Withdrawn JPH06112804A (ja) 1992-06-12 1993-06-10 出力信号発振および定常状態電流を最小化するための高速出力バッファ回路

Country Status (4)

Country Link
US (1) US5248906A (ja)
EP (1) EP0574184B1 (ja)
JP (1) JPH06112804A (ja)
DE (1) DE69313026T2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345113A (en) * 1993-05-19 1994-09-06 Unisys Corporation Control module for reducing ringing in digital signals on a transmission line
US5367206A (en) * 1993-06-17 1994-11-22 Advanced Micro Devices, Inc. Output buffer circuit for a low voltage EPROM
US5727166A (en) * 1993-08-05 1998-03-10 Mitsubishi Semiconductor America, Inc. Buffer with drive characteristics controllable by software
US5585740A (en) * 1993-12-10 1996-12-17 Ncr Corporation CMOS low output voltage bus driver with controlled clamps
JP3189546B2 (ja) * 1993-12-28 2001-07-16 株式会社日立製作所 送受信回路
KR960013859B1 (ko) * 1994-02-07 1996-10-10 현대전자산업 주식회사 반도체 소자의 데이타 출력버퍼
DE69412788T2 (de) * 1994-04-22 1999-04-29 St Microelectronics Srl Integrierte Schaltung zur Steuerung der Stromanstiegsgeschwindigkeit eines Ausgangspuffers
US5497105A (en) * 1994-06-30 1996-03-05 Vlsi Technology, Inc. Programmable output pad with circuitry for reducing ground bounce noise and power supply noise and method therefor
US5477172A (en) * 1994-12-12 1995-12-19 Advanced Micro Devices, Inc. Configurable input buffer dependent on supply voltage
US5541551A (en) * 1994-12-23 1996-07-30 Advinced Micro Devices, Inc. Analog voltage reference generator system
EP0717501A1 (en) * 1994-12-15 1996-06-19 Advanced Micro Devices, Inc. Programmable drive buffer
US5473263A (en) * 1994-12-19 1995-12-05 Advanced Micro Devices, Inc. Negative feedback to reduce voltage oscillation in CMOS output buffers
US5926651A (en) * 1995-07-28 1999-07-20 Intel Corporation Output buffer with current paths having different current carrying characteristics for providing programmable slew rate and signal strength
WO1997009811A1 (en) * 1995-09-06 1997-03-13 Advanced Micro Devices, Inc. Low jitter low power single ended driver
US5959481A (en) * 1997-02-18 1999-09-28 Rambus Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
US6037810A (en) 1997-08-26 2000-03-14 Advanced Mirco Devices, Inc. Electronic system having a multistage low noise output buffer system
US7058823B2 (en) * 2001-02-28 2006-06-06 Advanced Micro Devices, Inc. Integrated circuit having programmable voltage level line drivers and method of operation
US6700401B2 (en) * 2001-02-28 2004-03-02 Advanced Micro Devices, Inc. Reduced noise line drivers and method of operation
US6813673B2 (en) * 2001-04-30 2004-11-02 Advanced Micro Devices, Inc. Bus arbitrator supporting multiple isochronous streams in a split transactional unidirectional bus architecture and method of operation
US6912611B2 (en) * 2001-04-30 2005-06-28 Advanced Micro Devices, Inc. Split transactional unidirectional bus architecture and method of operation
US6785758B1 (en) 2001-06-01 2004-08-31 Advanced Micro Devices, Inc. System and method for machine specific register addressing in a split transactional unidirectional bus architecture
US6763415B1 (en) 2001-06-08 2004-07-13 Advanced Micro Devices, Inc. Speculative bus arbitrator and method of operation
US7713416B2 (en) * 2002-05-28 2010-05-11 Chemical Biosolids Inc. Process for transforming sludge into NPK type granulated fertilizer
US7411415B2 (en) * 2004-02-25 2008-08-12 Ashfaq Shaikh Bus termination scheme having concurrently powered-on transistors
US20060002482A1 (en) * 2004-06-30 2006-01-05 Clinton Walker Signal drive de-emphasis for memory bus
JP4847486B2 (ja) * 2008-03-25 2011-12-28 株式会社沖データ 駆動回路、ledヘッドおよび画像形成装置
KR102148802B1 (ko) * 2014-02-27 2020-08-28 에스케이하이닉스 주식회사 드라이버 및 그를 포함하는 이미지 센싱 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622482A (en) * 1985-08-30 1986-11-11 Motorola, Inc. Slew rate limited driver circuit which minimizes crossover distortion
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
US4975598A (en) * 1988-12-21 1990-12-04 Intel Corporation Temperature, voltage, and process compensated output driver
JP2808678B2 (ja) * 1989-06-19 1998-10-08 日本電気株式会社 出力回路
US4975599A (en) * 1989-07-26 1990-12-04 International Business Machines Corporation Method and resulting devices for compensating for process variables in a CMOS device driver circuit
US4972101A (en) * 1989-09-19 1990-11-20 Digital Equipment Corporation Noise reduction in CMOS driver using capacitor discharge to generate a control voltage
JPH03256295A (ja) * 1990-03-06 1991-11-14 Nec Corp 増幅回路
JPH03259616A (ja) * 1990-03-09 1991-11-19 Mitsubishi Electric Corp 出力バッファ回路
US5017807A (en) * 1990-07-05 1991-05-21 At&T Bell Laboratories Output buffer having capacitive drive shunt for reduced noise
US5321319A (en) * 1992-06-08 1994-06-14 Advanced Micro Devices, Inc. High speed CMOS bus driver circuit that provides minimum output signal oscillation

Also Published As

Publication number Publication date
US5248906A (en) 1993-09-28
EP0574184B1 (en) 1997-08-13
EP0574184A3 (ja) 1994-02-23
EP0574184A2 (en) 1993-12-15
DE69313026T2 (de) 1998-03-26
DE69313026D1 (de) 1997-09-18

Similar Documents

Publication Publication Date Title
JPH06112804A (ja) 出力信号発振および定常状態電流を最小化するための高速出力バッファ回路
US5321319A (en) High speed CMOS bus driver circuit that provides minimum output signal oscillation
EP0332301B1 (en) Time variant drive for use in integrated circuits
US6535020B1 (en) Output buffer with compensated slew rate and delay control
US5319252A (en) Load programmable output buffer
US5635861A (en) Off chip driver circuit
US5138194A (en) Controlled slew rate buffer
EP0575676B1 (en) Logic output driver
US20020149392A1 (en) Level adjustment circuit and data output circuit thereof
US6121789A (en) Output buffer with control circuitry
US7786761B2 (en) Output buffer device
US6064230A (en) Process compensated output driver with slew rate control
US5233238A (en) High power buffer with increased current stability
EP1014581B1 (en) Adjustable strength driver circuit and method of adjustment
US6184703B1 (en) Method and circuit for reducing output ground and power bounce noise
JPH04229714A (ja) バッファを有する集積回路
EP0799528B1 (en) Negative feedback to reduce voltage oscillation in cmos output buffers
US6160416A (en) Full CMOS slew rate controlled input/output buffer
EP1454414B1 (en) High-speed output circuit with low voltage capability
US20050162209A1 (en) High speed voltage level translator
US6856179B2 (en) CMOS buffer with reduced ground bounce
Shin et al. Slew-rate-controlled output driver having constant transition time over process, voltage, temperature, and output load variations
US6348814B1 (en) Constant edge output buffer circuit and method
JP3684210B2 (ja) Cmos出力バッファー回路
US6556048B1 (en) High speed low skew LVTTL output buffer with invert capability

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905