JPH0611186B2

JPH0611186B2 - チヨツパ−装置

Info

Publication number: JPH0611186B2
Application number: JP29615785A
Authority: JP
Inventors: 務塩見
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1985-12-23
Filing date: 1985-12-23
Publication date: 1994-02-09
Anticipated expiration: 2009-02-09
Also published as: JPS62152367A

Description

【発明の詳細な説明】（技術分野）本発明は、スイッチング素子の制御回路について改良さ
れたチョッパー装置に関するものであり、定負荷電力あ
るいは定負荷電圧の制御に特に適するものである。

（背景技術）従来、第１０図に示すようなチョッパー装置が広く用い
られている。図中、Ｖ_Sは直流電源、ＤＬは負荷であ
る。負荷ＤＬとしては、放電灯(特に、高輝度放電灯Ｈ
ＩＤ＝High Intensity Discharge lamp)が使用されてい
るが、他の負荷の場合でも同様である。Ｖｌ_aは負荷電
圧(放電灯電圧)、Ｉｌ_aは負荷電流(放電灯電流)であ
り、Ｗｌ_aは負荷電力(放電灯電力)である。チョッパー
回路ＣＨＰは、トランジスタ等のスイッチング素子ＳＷ
と、エネルギー蓄積用のインダクタンスＬと、フライホ
イールダイオードＦＤと、チョッパー出力平滑用のコン
デンサＣとを含み、これらの回路要素にて、周知の降圧
チョッパー回路を構成している。Ｉ_Sはスイッチング素
子ＳＷを流れる電流、Ｉ_Dはフライホイールダイオード
ＦＤを流れる電流であり、Ｉ_LはインダクタンスＬを流
れる電流(Ｉ_L＝Ｉ_D＋Ｉ_S)である。

上述のようなチョッパー装置において、放電灯ＤＬの負
荷特性の変動があっても負荷電力Ｗｌ_ａが一定となるよ
うな出力特性を得たいという技術的要請がある。なぜな
ら、放電灯ＤＬはその特性のばらつきによって、個々に
負荷特性が大きく異なり、また、光束と負荷電力との関
係(ｌ_m／Ｗ)が決まっているので、負荷電力Ｗｌ_aが一定
でなければ、光束がランプ間で異なることになり、不都
合だからである。

そこで、第１１図に示すように、定負荷電力制御回路を
チョッパー装置に付加して負荷電力Ｗｌ_aを一定化する
ように制御を行うことが提案されている。第１１図回路
において、ＯＳＣは基準パルス発生器であり、同図の破
線内に例示するように、汎用のタイマーＩＣ(シグネテ
ィクスＮＥ５５５等)と、これに付加される抵抗素子及
びコンデンサを含み、所定の周波数の矩形波電圧Ｖ_OSC
を発生する。ＦＦはＲＳフリップフロップ、ＣＭＰは電
圧比較器、ＡＭＰはオペアンプである。

第１２図(a)〜(e)は第１１図回路の動作説明図である。
以下、この第１２図(a)〜(e)を参照しながら、第１１図
回路をその動作と共に説明する。今、ＲＳフリップフロ
ップＦＦのＲ入力がＬレベル、基準パルス発生器ＯＳＣ
の出力Ｖ_OSC(第１２図(a))がＬレベル、したがって、Ｒ
ＳフリップフロップＦＦのＳ入力がＬレベルであるとす
る。また、ＲＳフリップフロップＦＦノＱ出力Ｖ_FFがＬ
レベルで、スイッチング素子ＳＷがオフとする。基準パ
ルス発生器ＯＳＣの出力Ｖ_OSCがＨレベルになると、Ｒ
ＳフリップフロップＦＦのＳ入力がＨレベルになり、Ｒ
ＳフリップフロップＦＦはセットされて、そのＱ出力Ｖ
_FF(第１２図(e))はＨレベルとなる。これにより、バイ
アス抵抗Ｒ_SWを介してスイッチング素子ＳＷにバイアス
電流が流れるので、スイッチング素子ＳＷがオンになっ
て、インダクタンス電流Ｉ_Lが流れ始める。電流Ｉ_Lにて
負荷ＤＬ及びコンデンサＣにエネルギーが供給されると
共に、インダクタンスＬにエネルギーが蓄積される。Ｔ
dLは、前記インダクタンス電流Ｉ_Lを検出するための電
流トランスであり、検出電圧ＶdLを得ている。また、Ｒ
d1，Ｒd2は負荷電圧Ｖｌ_aを検出するための分圧抵抗で
あり、検出電圧Ｖdｌa(（第１２図(b))を得ている。検
出電圧Ｖdｌaは、オペアンプＡＭＰにて反転増幅され、
出力電圧Ｖ_aoが得られる。オペアンプＡＭＰは、基準電
圧源Ｖrefを非反転入力(＋側)に接続されゲイン抵抗Ｒa
を出力と反転入力(−側)との間に接続されて反転増幅器
を構成している。インダクタンス電流Ｉ_Lの検出電圧Ｖd
Lと、負荷電圧Ｖｌaの検出電圧Ｖdlaを反転増幅した出
力電圧Ｖaoとは、電圧比較器ＣＭＰに入力され(第１２
図(c))、ＶdL≧Ｖaoになると電圧比較器ＣＭＰの出力Ｖ
co(１２図(d))はＨレベルとなる。これによって、ＲＳ
フリップフロップＦＦのＲ入力がＨレベルになるので、
ＲＳフリップフロップＦＦはリセットされ、そのＱ出力
Ｖ_FFはＬレベルとなり、スイッチング素子ＳＷはオフと
なる。そして、基準パルス発生器ＯＳＣの出力Ｖoscが
次にＨレベルになるまで、インダクタンスＬに蓄積され
たエネルギーがフライホイールダイオードＦＤを介して
負荷ＤＬ及びコンデンサＣに放出されるものであり、以
下、同じ動作を繰り返す。

したがって、第１１図回路は、負荷電圧Ｖｌaの大小に
よって、インダクタンス電流Ｉ_Lのいかなる値でスイッ
チング素子ＳＷがオフするかが決まり、スイッチング素
子はＰＷＭ動作をする。すなわち、負荷電圧Ｖｌaが小
さくなるにつれて、電圧Ｖaoは大きくなり、インダクタ
ンス電流Ｉ_Lの大きい時に、スイッチング素子ＳＷがオ
フする。反対に、負荷電圧Ｖｌaが大きくなるにつれ
て、電圧Ｖaoは小さくなり、インダクタンス電流Ｉ_Lの
小さい時に、スイッチング素子ＳＷがオフする。故に、
負荷電圧Ｖｌaが小さければ、インダクタンス電流Ｉ_Lは
大きく、負荷電圧Ｖｌaが大きければ、インダクタンス
電流Ｉ_Lは小さくなり、結局、負荷電圧Ｖｌaの如何に拘
わらず、負荷電力Ｗｌaの変動を少なくすることがで
き、負荷特性が変化しても、負荷ＤＬには定電力を供給
することができる。

これを少し、定量的に詳述する。第１１図回路における
チョッパー回路ＣＨＰは等価的に、第１３図(a)に示す
ようになる。スイッチング素子ＳＷがオンの時は、第１
３図(b)に示す回路が構成され、インダクタンス電流Ｉ_L
は、ただし、Ｉ₀はスイッチング素子ＳＷがオンされる直前
のインダクタンス電流Ｉ_Lであり、時間ｔはスイッチン
グ素子ＳＷがオンされた瞬間は０である。

ここで、スイッチング素子ＳＷの導通時間をｔonとし、
Ｉ_Tをスイッチング素子ＳＷがオフされる時のインダク
タンス電流Ｉ_Lのスレショルド値とすると、Ｉ_L＝Ｉ_Tと
なる時間ｔ＝ｔonは、このｔ＝ｔonで、スイッチング素子ＳＷがオフとなり、
チョッパー回路ＣＨＰは、等価的に第１３図(c)に示す
ようになる。このとき、フライホイールダイオードＦＤ
に流れる電流Ｉ_Dは、インダクタンス電流Ｉ_Lと同じで、となる。スイッチング素子ＳＷがオフの時に、電流
Ｉ_D、すなわち、インダクタンス電流Ｉ_Lが流れている時
間ｔ_Fを求めると、(3)式でＩ_L＝Ｉ₀であるから、ここで、スイッチング素子ＳＷの非導通時間をｔoff、
チョッパー回路ＣＨＰの動作周期をｔosc(＝ｔon＋ｔof
f)とすると、動作周期ｔoscは基準パルス発生器ＯＳＣ
の発振周期で決まる固定長であるから、スイッチング素
子ＳＷのオフ期間ｔoffは、ｔoff＝ｔosc−ｔonとな
る。ｔon＋ｔ_F≦ｔoscであるから、電流Ｉ₀の値はとなる。インダクタンス電流Ｉ_Lが流れている時間ｔ_Fに
は、０＜ｔ_F≦ｔoffという制約があり、ｔ_F＝ｔoffのと
きのみ、上述の(5)式が適用され、０＜ｔ_F＜ｔoffであ
れば、Ｉ_０＝０になる。

以下、説明を簡単化するために、便宜上、Ｉ_０＝０、す
なわち、０＜ｔ_F＜ｔoffとして説明する。このとき、によって、インダクタンス電流Ｉ_Lの大きさが決定され
ることになる。第１４図は、このインダクタンス電流Ｉ
_Lの時間的変化を示している。

さて、負荷電流Ｉｌaはチョッパー回路ＣＨＰにより供
給されるエネルギーと比例する(なぜなら、平滑コンデ
ンサＣが負荷ＤＬの両端に並列接続されているから)。
故に、（負荷電流Ｉｌa）＝(インダクタンス電流Ｉ_Lの
平均値)と考えて良い。(6)式及び第１４図より、インダ
クタンス電流Ｉ_Lの平均値I_LAは、であり、負荷ＤＬの力率を１とすれば、Ｗｌa＝Ｖｌa×
Ｉｌaとなるから、負荷電力は、なる式で表される。もし、第１１図回路のように、スレ
ショルド電流Ｉ_Tを負荷電圧Ｖｌaで制御しなければ、となり、負荷電圧Ｖｌaが上昇すれば、負荷電力Ｗｌaが
増加することは明らかである。

今、比較のために負荷電圧として、２つの値Ｖｌa＝Ｖ
ｌ₁，Ｖｌ₂(ただしＶｌ₁＜Ｖｌ₂)を考える。スレショル
ド電流Ｉ_Tが一定であるとすれば、各々の負荷電圧Ｖｌa
＝Ｖｌ₁，Ｖｌ₂に対する負荷電力Ｗｌa＝Ｗｌ₁₁，Ｗｌ
₂₁は、となる。一方、第１１図回路のように、負荷電圧Ｖｌa
が大きいときにスレショルド電流Ｉ_Tが小さくなれば、
負荷電圧Ｖｌa＝Ｖｌ₁，Ｖｌ₂に対するスレショルド電
流Ｉ_TをＩ_T，Ｉ_T2(Ｉ_T＞Ｉ_T2)、負荷電力ＷｌaをＷ
ｌ₁₂，Ｗｌ₂₂として、となる。(10)式＝(12)式であるが、(11)式＞(13)式であ
ることは、Ｉ_T＞Ｉ_T2であることから明白である。すな
わち、第１１図回路による制御を施せば、負荷電圧Ｖｌ
aの変化、つまりは、負荷変動に対する負荷電力Ｗｌaの
変動を低減することができる。更に、(12)式＝(13)式と
なるようにすれば、負荷電力Ｗｌaを一定にすることも
可能である。これは、すなわち、となるように制御することによって達成されるものであ
る。

このような制御方式を採用することによって、上述のよ
うに、チョッパー装置の出力特性を良好にすることがで
きるが、常に負荷電圧Ｖｌaを検出する必要があるの
で、制御回路が複雑化するという問題がある。さらにま
た、電源電圧の変動をも考慮に入れれば、検出点が増え
るので、より一層複雑になるという問題がある。

（発明の目的）本発明は、上述のような問題点を解決するためになされ
たものであり、その目的とするところは、負荷変動や電
源変動による負荷電力の変動を抑制するための制御を、
負荷電圧等を負荷から直接検出することなく、簡単な構
成により実現できるようにしたチョッパー装置を提供す
るにある。

（発明の開示）本発明に係るチョッパー装置を、図示実施例について説
明すると、第１図乃至第９図に示すように、直流電源Ｖ
sと、負荷ＤＬと、高周波でオンオフされるスイッチン
グ素子ＳＷと、スイッチング素子ＳＷのオン時に直流電
源Ｖsよりエネルギーを供給され、スイッチング素子Ｓ
Ｗのオフ時に負荷ＤＬにエネルギーを供給するエネルギ
ー蓄積要素たるインダクタンスＬとを備えるチョッパー
装置において、スイッチング素子ＳＷのオン時にエネル
ギー蓄積要素に流れる電流Ｉ_Lを検出し、該検出電流Ｉ_L
が所定の基準値Ｉ_Tに達した時点から所定の遅延時間ｔd
が経過した後にスイッチング素子ＳＷをオフにする制御
回路を設けたものである。

第１図に本発明の原理を説明するための基本構成図を示
す。同図において、Ｖsは直流電源、ＤＬは負荷、ＣＨ
Ｐはチョッパー回路である。チョッパー回路ＣＨＰとし
ては、第１０図に例示したような降圧式のチョッパー回
路や、その他、任意のチョッパー回路を用いることがで
きる。電流検出手段Ｄ_Iは、スイッチング素子のオン時
に、インダクタンスに流れる電流Ｉ_Lを検出し、検出電
圧を生じる。電圧比較器ＣＭＰは、この検出電圧を基準
電圧Ｖ_Tと比較しており、検出電圧が基準電圧Ｖ_Tに達す
ると、比較出力を生じる。遅延回路ＤＬＹでは、電圧比
較器ＣＭＰの比較出力を所定の遅延時間ｔdだけ遅延さ
せて、出力する。スイッチング素子制御手段ＣSWは、基
準パルス発生器ＯＳＣの出力にてスイッチング素子ＳＷ
を一定時間毎にオンさせ、遅延回路ＤＬＹの出力にてス
イッチング素子ＳＷをオフにするものである。

これにより、従来例のように、負荷電圧Ｖｌaの検出に
より、スレショルド電流Ｉ_Tを可変とするものと同じ効
果が得られる。すなわち、インダクタンス電流Ｉ_Lは上
述の(1)式、(3)式、(6)式に示されるように床電圧Ｖｌa
の成分を含んでいるので、これを簡単な構成で引き出し
て、スイッチング素子ＳＷの制御に用いることができ
る。

前と同様に、便宜上、Ｉ₀＝０、０＜ｔ_F＜ｔoscとして
本発明の原理を定量的に説明する。インダクタンス電流
Ｉ_Lは、となる。ここで、Ｉ_Lの最大値Ｉ_Pは前記遅延時間ｔdに
より、上述のスレショルド電流Ｉ_Tとは異なり、となる。したがって、スイッチング素子ＳＷがオフで、
インダクタンス電流がＩ_L≧０である期間ｔ_Fは、である。さて、前と同様に負荷電流Ｉｌaの平均値Ｉ_LA
を求めると、これより明らかなように、Ｉ_LAはスレショルド電流Ｉ_T
と遅延時間ｔdの要素に分割可能である。更に、(18)式
で、遅延時間ｔd＝０になれば、上述の(7)式と完全に一
致する。前と同様に、である。今、電源電圧Ｖs、基本周期ｔosc、インダクタ
ンスＬを一定として、ある負荷電圧Ｖｌa＝Ｖｌ₁におい
て、従来例のように、遅延時間ｔd＝０である場合(Ｉ_T
＝Ｉ_T1)と、本発明のように、遅延時間ｔd＞０である場
合(Ｉ_T＝Ｉ_T2)において、両方共、負荷電力Ｗｌa＝Ｗｌ
₁の同じ値になるようにすれば、Ｉ_T1＞Ｉ_T2となり、これより、に設定すればよい。負荷電圧Ｖｌaが高い場合、Ｖｌa＝
Ｖｌ₂において、ここで、Ｗｌ₂とＷｌ₃の大小を比較すれば、この(23)式において、Ｖｌ₂＞Ｖｌ₁，Ｖs＞Ｖｌ₂，Ｉ_T1
＞Ｉ_T2であるから、(23)式の値は正である。故に、Ｗｌ
₂＞Ｗｌ₃となる。すなわち、負荷電圧Ｖｌaが上昇して
も、本発明の制御を用いれば、上述の複雑な従来例の場
合と同様に、負荷電力Ｗｌaの上昇を抑制できることが
わかる。

第２図はこの動作を示す説明図である。第２図に示され
るように、本発明においては、負荷電圧Ｖｌaが上昇す
れば、最大電流値Ｉpが下がる。これば従来例におい
て、負荷電流Ｖｌaが上昇すれば、スレショルド電流Ｉ_T
が下がるのと同じ動作をしていることが分かる。

以下、本発明の好ましい実施例を添付図面と共に説明す
る。第３図は本発明の第１実施例に係るチョッパー装置
の回路図である。従来例と同一要素には同一符号を付し
てその詳細な説明は省略する。本実施例にあっては、イ
ンダクタンス電流Ｉ_Lの検出電圧ＶdLを、電圧比較器Ｃ
ＭＰにより、スレショルド電圧Ｖ_Tと比較している。こ
の電圧Ｖ_Tは、上述のスレショルド電流Ｉ_Tに相当するも
のである。電圧比較器ＣＭＰの出力Ｖcoは、パルス遅延
回路ＤＬＹに入力されている。パルス遅延回路ＤＬＹ
は、例えば、第３図の破線内に例示されるように、コン
デンサＣ₁及び抵抗素子Ｒ₁，Ｒ₂を含むＣＲ積分回路
と、基準電圧源Ｖ₁と、これらの出力を比較する電圧比
較器とで構成され、電圧比較器ＣＭＰの出力Ｖcoに対し
て時間ｔdだけ遅れた出力Ｖ_DLYを生じさせる。このパル
ス遅延回路ＤＬＹの出力Ｖ_DLYは、ＲＳフリップフロッ
プＦＦのＲ入力に接続されている。ＲＳフリップフロッ
プＦＦのＳ入力には、基準パルス発生器ＯＳＣの出力Ｖ
oscが接続されている。スイッチング素子ＳＷの制御電
極はＲＳフリップフロップＦＦのＱ出力に接続されてお
り、このＱ出力Ｖ_FFがＨレベル／Ｌレベルに切替わるこ
とにより、オン／オフに切替わるようになっている。

第４図(a)〜(e)は第３図回路の動作説明図である。以
下、この第４図の(a)〜(e)を参照しながら、第３図回路
の動作を説明する。今、基準パルス発生器ＯＳＣの出力
Ｖosc(第４図(a))がＬレベル、遅延回路ＤＬＹの出力Ｖ
_DLYがＬレベル、ＲＳフリップフロップＦＦの出力Ｖ_FF
がＬレベルで、故にスイッチング素子ＳＷがオフである
ものとする。基準パルス発生器ＯＳＣの出力ＶoscがＨ
になると、ＲＳフリップフロップＦＦがセットされ、そ
のＱ出力Ｖ_FFがＨレベルになる。これによって、スイッ
チング素子ＳＷがオンされて、直流電源Ｖsよりスイッ
チング素子ＳＷ、インダクタンスＬを介して負荷ＤＬ及
びコンデンサＣに電流が流れ、インダンクタンスＬにエ
ネルギーが蓄積されて行く。ことき電流検出用のトラン
スＴdLによって、インダクタンス電流Ｉ_Lに比例する電
圧ＶdLを検出する。このとき電圧ＶdLと、基準電圧源の
スレショルド電圧Ｖ_Tとは電圧比較器ＣＭＰにて比較さ
れている(第４図(b))。ＶdL≧Ｖ_Tになると、電圧比較器
ＣＭＰの出力Ｖco(第４図(c))はＨレベルとなる。パル
ス遅延回路ＤＬＹは、電圧比較器ＣＭＰの出力ＶcoがＨ
レベルとなってから、所定の遅延時間ｔdが経過した後
に、その出力Ｖ_DLY(第４図(d))がＨレベルになる。これ
によって、ＲＳフリップフロップＦＦのＲ入力がＨレベ
ルとなり、ＲＳフリップフロップＦＦがリセットされ、
そのＱ出力Ｖ_FF(第４図(e))がＬレベルになり、スイッ
チング素子ＳＷがオフされる。以下、同じ動作を繰り返
す。

これにより、インダクタンス電流Ｉ_Lがスレショルド電
流Ｉ_Tに達してから、所定の遅延時間ｔdの経過を待っ
て、スイッチング素子ＳＷがオフされる。故に、先に説
明したように、負荷変動に対して負荷電力Ｗｌaの変動
を少なくすることができる。しかも、従来例のように、
直接、負荷電圧Ｖｌaを検出する必要はないので回路構
成は簡単になる。

第５図は、本発明の第２実施例の回路図を示す。前の実
施例と同一要素には同一符号を付してその詳細な説明は
省略する。本実施例にあっては、インダクタンス電流Ｉ
_Lを抵抗Ｒdに検出しており、その検出電圧ＶdLは、オペ
アンプＡＭＰと、コンデンサＣd、及び、抵抗素子Ｒd
1，Ｒd2を含む微分回路に入力されている。微分回路の
出力電圧Ｖaoは、インダクタンス電流Ｉ_Lの傾きに比例
する電圧となる。この電圧Ｖaoは、積分用のコンデンサ
Ｃ_I，抵抗素子Ｒ_I、及び、積分制御スイッチＳ_Iを含む
積分回路にて積分され、コンデンサＣ_Iの両端に積分電
圧Ｖ_Iを生じるものである。この積分電圧Ｖ_Iは、電圧比
較器ＣＭＰにより、スレショルド電圧Ｖ_Tと比較されて
いる。電圧比較器ＣＭＰの出力Ｖcoは、ＲＳフリップフ
ロップＦＦのＲ入力に接続されている。ＲＳフリップフ
ロップＦＦのＳ入力には、基準パルス発生器ＯＳＣの出
力Ｖoscが接続されている。ＲＳフリップフロップＦＦ
のＱ出力はまた、パルス遅延回路ＤＬＹに入力されてい
る。パルス遅延回路ＤＬＹは、ＲＳフリップフロップＦ
ＦのＱ出力Ｖ_FFに対して時間ｔdだけ遅れた出力Ｖ_DLYを
生じさせる。このパルス遅延回路ＤＬＹの出力Ｖ
_DLYは、積分制御スイッチＳ_Iの制御電極に接続されてい
る。スイッチング素子ＳＷの制御電極はＲＳフリップフ
ロップＦＦのＱ出力に接続され、Ｑ出力Ｖ_FFがＨレベル
／Ｌレベルに切替わることにより、オン／オフに切替わ
るようになっている。

第６図(a)〜(g)は第５図回路の動作説明図である。以
下、この第６図(a)〜(g)を参照しながら、第５図回路の
動作を説明する。今、基準パルス発生器ＯＳＣの出力Ｖ
oscがＬレベル、電圧比較器ＣＭＰの出力ＶcoがＬレベ
ル、ＲＳフリップフロップＦＦのＱ出力Ｖ_FFがＬレベル
で、故にスイッチング素子ＳＷがオフであるとする。基
準パルス発生器ＯＳＣの出力ＶoscがＨレベルになる
と、ＲＳフリップフロップＦＦのＳ入力がＨレベルにな
り、そのＱ出力Ｖ_FFがＨレベルとなるので、スイッチン
グ素子ＳＷがオンする。これによって、直流電源Ｖsよ
り、スイッチング素子ＳＷ、インダクタンスＬを介し
て、負荷ＤＬ及びコンデンサＣに電流が流れ、インダク
タンスＬにエネルギーが蓄積される。インダクタンスＬ
に流れる電流Ｉ_Lは、電流検出用の抵抗Ｒdにて、検出電
圧ＶdLに変換される。この検出電圧ＶdLは、オペアンプ
ＡＭＰと、コンデンサＣd、及び、抵抗素子Ｒd1，Ｒd2
を含む微分回路により、インダクタンス電流Ｉ_Lの傾き
に比例した電圧Ｖaoに変換される。ＲＳフリップフロッ
プＦＦのＱ出力ＶFFがＨレベルとなり、スイッチング素
子ＳＷがオンしてから所定の遅延時間ｔdの経過後に、
パルス遅延回路ＤＬＹの出力がＨレベルとなって、積分
制御スイッチＳ_Iがオンになる。これによって、コンデ
ンサＣ_Iは、インダクタンス電流Ｉ_Lの傾きに比例した電
圧Ｖaoにて、積分用の抵抗Ｒ_Iを介して初期値０ボルト
から充電される。コンデンサＣ_Iの両端電圧、つまり積
分電圧Ｖ_Iは、電圧比較器ＣＭＰにて基準電圧Ｖ_Tと比較
されており、積分電圧Ｖ_Iが基準電圧Ｖ_Tに達すると、電
圧比較器ＣＭＰの出力ＶcoはＨレベルになる。このと
き、ＲＳフリップフロップＦＦのＲ入力がＨレベルにな
るので、ＲＳフリップフロップＦＦはリセットされ、そ
のＱ出力Ｖ_FFがＬレベルとなり、スイッチング素子ＳＷ
がオフする。以下、同じ動作を繰り返す。

これにより、負荷電圧Ｖｌaが大きくなれば、インダク
タンス電流Ｉ_Lの傾きが小さくなり、電圧Ｖaoが低くな
るので、積分電圧Ｖ_Iが基準電圧Ｖ_Tに達するまでに要す
る時間は長くなり、スイッチング素子ＳＷのオン時間Ｔ
onが増加し、結果的に、第１実施例と同じ効果が得られ
る。

第７図は、本発明の第３実施例の回路図を示す。この実
施例は、直流電源Ｖsの電圧変動をも補償するようにし
たものである。前の実施例と同一要素には、同一符号を
付してその詳細な説明は省略する。本実施例にあって
は、直流電源Ｖsの電源電圧Ｖsを、分圧抵抗Ｒs₁，Ｒs₂
にて検出している。この検出電圧は、オペアンプＡＭ
Ｐ、ゲイン抵抗Ｒa、及び、基準電圧源Ｖrefを含む反転
増幅器により、反転増幅されて、出力電圧Ｖaoが得られ
る。一方、インダクタンス電流Ｉ_Lが抵抗Ｒdにて検出さ
れ、その検出電圧ＶdLは、電圧比較器ＣＭＰにて前記電
圧Ｖaoと比較される。電圧比較器ＣＭＰの出力Ｖcoは、
パルス遅延回路ＤＬＹにて一定時間ｔdだけ遅延され
て、ＲＳフリップフロップＦＦのＲ入力に印加される。
前の実施例と同様に、ＲＳフリップフロップＦＦのＳ入
力には、基準パルス発生器ＯＳＣの出力Ｖoscが接続さ
れており、このＲＳフリップフロップのＱ出力にてスイ
ッチング素子ＳＷがオン／オフ制御されている。

第７図回路の動作については、第１実施例とほとんど同
じである。ただし、インダクタンス電流Ｉ_Lの検出電圧
ＶdLを抵抗Ｒdによって得ている点、及び、電源電圧Ｖs
が変化すると、オペアンプＡＭＰと、ゲイン抵抗Ｒa、
及び、基準電圧源Ｖrefを含む反転増幅器で、これを反
転増幅して、第１実施例のスレショルド電圧Ｖ_Tに相当
する電圧Ｖaoが変化するようにしている点が異なる。す
なわち、電源電圧Ｖsが大きいとき、スレショルド電圧
Ｖ_Tに相当する電圧Ｖaoが小さくなり、電源電圧Ｖsが小
さいときには、スレショル電圧Ｖ_Tに相当する電圧Ｖao
が大きくなる。したがって、上述の(19)式において、Ｉ
_Tがパラメータとなり、ある負荷電圧Ｖｌaについての
み、電源電圧Ｖsの変動に対する負荷電力Ｗｌaの変動を
抑えられる。(１点のみ変動０)。これにより、従来例よ
りも容易に電源電圧Ｖsの変動を補償することができる
ものである。

第８図は、本発明の第４実施例の回路図を示す。本実施
例は第３実施例における電源電圧Ｖsの補償を、スレシ
ョルド電圧Ｖ_Tに代えて、遅延時間ｔdを可変にすること
により実現している。前の実施例と同一要素には同一符
号を付してその詳細な説明は省略する。本実施例にあっ
ては、パルス遅延回路ＤＬＹを、コンデンサＣ_DLと抵抗
素子Ｒ_DL1,Ｒ_DL2を含むＣＲ積分回路と、電圧比較器Ｃ
ＭＰＤとにより構成しており、電圧比較器ＣＭＰＤの参
照電圧としては、電源電圧Ｖsの分圧を反転増幅した電
圧Ｖaoが用いられている。電源電圧Ｖsが大きいとき、
これの分圧を反転増幅した電圧Ｖaoは小さく、したがっ
て、コンデンサＣ_DLの両端電圧Ｖ_DLが電圧Ｖaoに等しく
なる時間、即、遅延時間ｔdが短くなる。反対に、電源
電圧Ｖsが小さいときには、電圧Ｖaoは大きく、コンデ
ンサＣ_DLの両端電圧Ｖ_DLが電圧Ｖaoに等しくなる時間、
即ち、遅延時間ｔdは大きくなる。よって、上述の(19)
式より、ある負荷電圧Ｖｌaについてのみ、電源電圧Ｖs
の変動に対する負荷電力Ｗｌaの変動が０になり、第３
実施例と同等の効果を遅延時間ｔdの可変によっても実
現できるものである。

第９図は、本発明の第５実施例の回路図である。上述の
第３及び第４実施例は、電源電圧Ｖsの変動に対し、ス
レショルド電流Ｉ_Tに相当するスレショルド電圧Ｖ_Tと、
遅延時間ｔdとのいずれか一方を可変とすることによ
り、ある負荷電圧Ｖｌa(１点のみ)における負荷電力Ｗ
ｌaの変動を０にしていた。第５実施例では、これらの
スレショルド電圧Ｖ_Tと、遅延時間ｔdとを両方共可変と
し、総ての負荷電圧Ｖｌaにおける負荷電力Ｗｌaの変動
をほぼ０にするものである。本実施例においては、第８
図回路におけるスレショルド電圧Ｖ_Tの代わりに、上述
の反転増幅された電圧Ｖaoを用いるものである。本実施
例の動作については、第３実施例と、第４実施例の動作
を同時に行うことになる。すなわち、電源電圧Ｖsが大
きいときには、遅延時間ｔdは短く、スレショルド電流
Ｉ_Tが小さくなるように制御し、電源電圧Ｖsが小さいと
きには、遅延時間ｔdが大きく、スレショルド電流Ｉ_Tが
大きくなるように制御するものである。この電源電圧Ｖ
sに対する遅延時間ｔdの変化、及び、スレショルド電流
Ｉ_Tの変化をうまく設計すれば、上述の(19)式におい
て、電源電圧Ｖsが変動したときの負荷電圧Ｖｌa、負荷
電力Ｗｌaをほぼ一定にすることができる。このような
制御は、従来例では、非常に複雑な手段を付加せしめて
行っていたのに比べ、本発明ではこれを容易に実現でき
るものである。

（発明の効果）以上のように、本発明にあっては、スイッチング素子の
オン時に流れる電流が基準値に達してから、所定の遅延
時間の経過後にスイッチング素子をオフさせるようにし
ているので、前記基準値や遅延時間などを、負荷変動に
対する出力変動が抑制されるように設定することがで
き、従来のように負荷電圧を検出することなく、スイッ
チング素子の制御を行うことができ、定負荷電圧の制御
や、定負荷電力の制御等を従来よりも容易に実現するこ
とができるという効果がある。

【図面の簡単な説明】

第１図は本発明の基本構成図、第２図は同上の動作説明
図、第３図は本発明の第１実施例の回路図、第４図は同
上の動作説明図、第５図は本発明の第２実施例の回路
図、第６図は同上の動作説明図、第７図は本発明の第３
実施例の回路図、第８図は本発明の第４実施例の回路
図、第９図は本発明の第５実施例の回路図、第１０図は
従来例の基本構成を示す回路図、第１１図は従来例の詳
細な構成を示す回路図、第１２図は同上の動作説明図、
第１３図(a)乃至(c)は同上の等価回路図、第１４図は同
上の動作説明図である。Ｖsは直流電源、ＤＬは負荷、ＳＷはスイッチング素
子、Ｌはインダクタンス、ＴdLはトランス、Ｒdは抵
抗、ＣＭＰは電圧比較器、ＤＬＹはパルス遅延回路、Ｆ
ＦはＲＳフリップフロップである。

Claims

【特許請求の範囲】

【請求項１】直流電源と、負荷と、高周波でオンオフさ
れるスイッチング素子と、スイッチング素子のオン時に
直流電源よりエネルギーを供給され、スイッチング素子
のオフ時に負荷にエネルギーを供給するエネルギー蓄積
要素とを備えるチョッパー装置において、スイッチング
素子のオン時にエネルギー蓄積要素に流れる電流を検出
し、該検出電流が所定の基準値に達した時点から所定の
遅延時間が経過した後にスイッチング素子をオフにする
制御回路を設けて成ることを特徴とするチョッパー装
置。
【請求項２】特許請求の範囲第１項記載の装置におい
て、前記制御回路は、スイッチング素子のオン時点から
前記遅延時間の経過後に遅延出力を生じる遅延回路と、
前記検出電流の傾きに応じた電圧を出力する微分回路
と、前記遅延回路の遅延出力にて積分動作を開始し、前
記微分回路の出力電圧を積分した電圧を出力する積分回
路と、積分回路の出力電圧が所定電圧に達したときに、
スイッチング素子をオフする信号を出力する電圧比較器
とを含むことを特徴とするチョッパー装置。
【請求項３】特許請求の範囲第１項記載の装置におい
て、前記検出電流の基準値と、前記遅延時間とが、負荷
電圧の変動に対して負荷電力が一定となるように設定さ
れたことを特徴とするチョッパー装置。
【請求項４】特許請求の範囲第１項記載の装置におい
て、前記検出電流の基準値と、前記遅延時間のうち少な
くとも一方が、電源電圧の変動に対して負荷電力が一定
となるように、電源電圧に応じて可変とされたことを特
徴とするチョッパー装置。