JPH06110405A - ドットマトリクス表示装置及びそれにおける多重化表示ｒａｍへの書き込み方式 - Google Patents

Abstract

(57)【要約】 【目的】 オーバーライトを可能にし、表示部における
スクロール表示に適するドットマトリクス表示装置及び
それにおける多重化表示ＲＡＭへの書き込み方式を提供
する。 【構成】 複数の多重化表示ＲＡＭへ画像データが選択
的に書き込まれる場合に、デコーダと表示ＲＡＭの間
に、書き込みが為される表示ＲＡＭをデータ・バスに接
続させ、その他の表示ＲＡＭを一定電位に接続させ、全
ての表示ＲＡＭに画像データ書き込みを指示する信号を
出力するリード／ライトコントローラを設けて動作させ
るドットマトリクス表示装置及びそれにおける多重化表
示ＲＡＭへの書き込み方式である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＥＤドットマトリク
ス表示装置又はその他のマトリックス構造を持つ表示装
置に係り、特に表示ドットの１ドット中に２色以上の配
色がある構造又は表示ドットの１ドットにブリンク（点
滅）表示等のアトリビュート（属性）が１項目以上ある
構造のドットマトリクス表示装置に対して、表示ＲＡＭ
が表示ドット１ドットに１ビット対応するビットマップ
形式で、その配色毎に又はアトリビュート毎に表示ＲＡ
Ｍを１個対応させて、しかもそれら複数の表示ＲＡＭが
ＣＰＵから多重化されているドットマトリクス表示装置
及びそれにおける多重化表示ＲＡＭの書き込み方式に関
する。

【０００２】

【従来の技術】従来のドットマトリクス表示装置につい
て、ＬＥＤドットマトリクス表示装置を例に取り、図１
１の回路構成ブロック図を使って説明する。図１１の表
示装置の場合のメモリ・マッピングは図１３に示す如く
である。

【０００３】従来のＬＥＤドットマトリックス表示装置
における各構成部分について説明すると、ＣＰＵ１は、
アドレス・バスを介してアクセスする装置を特定し、例
えば、記憶装置等（図示せず）内のデータにアクセス
し、更にＣＰＵ１はアドレス・バスによりマルチプレク
サ（ＭＰＸ）３のアドレスを指定して、バス・ドライバ
４を開にして記憶装置等から画像データを表示ＲＡＭ
（Ｖ−ＲＡＭ）７へ書き込むようになっている。

【０００４】ＭＰＸ３は、ＣＰＵ１と画面コントローラ
２の切替器となっており、ＣＰＵ１がＶ−ＲＡＭ７に動
作する時はバス・ドライバ４は開となってＶ−ＲＡＭ７
に画像データを書き込むことになり、また、画面コント
ローラ２がＶ−ＲＡＭ７に動作する時はバス・ドライバ
４は閉となってＭＰＸ３は画面コントローラ２とＶ−Ｒ
ＡＭ７とを接続するようになっている。

【０００５】発振器５から発振されたクロックは、伝送
用分周器１０で１／８倍にされ、その後一方はパラレル
／シリアル変換器（Ｐ／Ｓ変換器）８に出力され、他方
は画面コントローラ用分周器６で１／８倍のクロックに
変換されて画面コントローラ２に出力される。画面コン
トローラ２は、入力されるクロックのタイミングにより
ＭＰＸ３を介してＶ−ＲＡＭ７にＣＰＵ１から与えられ
た表示アドレスを出力する。

【０００６】Ｖ−ＲＡＭ７は、画面コントローラ２から
ＭＰＸ３を通してＬＥＤ表示部９へ表示すべき内容に対
応する表示アドレスを順次受け取ることで、表示アドレ
スに対応した画像データを伝送用分周器１０の出力タイ
ミングでＰ／Ｓ変換器８を経由してＬＥＤ表示部９に出
力し、表示するものである。

【０００７】ＬＥＤ表示部９は、内部に表示ドット数に
一致する横１ラスタ分のシフト・レジスタを有してお
り、これを全ラスタ分スキャンさせて全表示画面を構成
するようになっている。そして、画面コントローラ２
は、このＬＥＤ表示部９のタイミングに合わせてクロッ
ク、表示アドレス、ラッチ信号をＬＥＤ表示部９へ送り
出し、ＬＥＤ表示部９の表示画面を制御するものであ
る。

【０００８】更に、図１２に２色発光（赤：Ｒ、緑：
Ｇ、黄：ＲＧ同時点灯）のドットマトリクス表示装置の
場合における表示部周辺回路の回路構成ブロック図を示
して説明する。尚、この場合のメモリ・マッピングは図
１４に示す。

【０００９】ＬＥＤ表示部９へは、Ｖ−ＲＡＭ(R)7R の
内容は赤（Ｒ）のＬＥＤデータ（画像データ）として、
Ｖ−ＲＡＭ(G)7G の内容は緑（Ｇ）のＬＥＤデータとし
て表示されるものである。つまり、２色若しくは２色以
上を表示するために表示ＲＡＭが多重化されている。

【００１０】ドットマトリックス状のＬＥＤ表示部９の
１ドットの中にはＲとＧの２つのＬＥＤチップが入って
いるためＲ、Ｇ両データがある場所はＲ、Ｇ両方発光し
て黄色として表示される。これによりＬＥＤ表示部９に
おいて文字や図として認識でき、しかも赤、緑、黄の鮮
やかな色を視認できる。

【００１１】Ｖ−ＲＡＭ(R)7R 、Ｖ−ＲＡＭ(G)7G はマ
ルチプレクサ（ＭＰＸ）３を通し、画面コントローラ２
からＬＥＤ表示部９へ表示すべき内容に対応するアドレ
スを順次受け取ることで、Ｒデータをパラレル／シリア
ル（Ｐ／Ｓ）変換器(R)8R を経由し、Ｇデータをパラレ
ル／シリアル（Ｐ／Ｓ）変換器(G)8G を経由してそれぞ
れ出力するものである。

【００１２】Ｒ、Ｇ２色発光のＬＥＤ表示部９は内部に
表示ドット数に一致する横１ラスタ分のシフト・レジス
タをＲ、Ｇ２色分持っており、これを全ラスタ分スキャ
ンさせることで全表示画面を構成している。画面コント
ローラ２は、このＬＥＤ表示部９のタイミングに合わせ
てクロック、表示アドレス、ラッチ信号を送り出し、表
示画面を制御するものである。

【００１３】そして、上記ＬＥＤドットマトリックス表
示装置における多重化Ｖ−ＲＡＭへのＬＥＤデータ書き
込み方式では、図１２の構成ブロック図に示しているよ
うに、Ｖ−ＲＡＭ(R)7R 、Ｖ−ＲＡＭ(G)7G のＣＳ（チ
ップセレクト）はデコーダ１１の出力部に接続されてお
り、またデコーダ１１の入力部は通常はアドレス・バス
とのＣＰＵ１のＭＥ（メモリーイネーブル）に接続され
ているため、ＣＰＵ１からデコーダ１１を介して各Ｖ−
ＲＡＭのアドレスに対するマッピングが一義的に決定し
ており、決して一方のＶ−ＲＡＭにＬＥＤデータを書き
込みに行っても他方のＶ−ＲＡＭに影響が及ばないよう
になっている。

【００１４】つまり、ＣＰＵ１からＶ−ＲＡＭ(R)7R 又
はＶ−ＲＡＭ(G)7G のいずれかを選択する選択信号が出
力され、その選択信号をデコーダ１１が解読し、ＬＥＤ
データがＶ−ＲＡＭに書き込み可能を指示する書き込み
可能指示信号をＶ−ＲＡＭ(R)7R 又はＶ−ＲＡＭ(G)7G
に与えて、バス・ドライバ４を介してデータ・バスから
書き込み可能指示信号が与えられたＶ−ＲＡＭにのみＬ
ＥＤデータが書き込まれるようになっている。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来の多重化Ｖ−ＲＡＭの書き込み方式では、ＬＥＤ表示
部９の表示が赤単色もしくは緑単色の表示の場合は問題
とならないが、２色発光の黄色の表示の場合は、例え
ば、Ｖ−ＲＡＭ(R)7R に書き込みでからＶ−ＲＡＭ(G)7
G に全く同一の内容を書き込まなければならないし、ま
たは、黄色の表示から一瞬に表示をクリアする時など
は、Ｖ−ＲＡＭ(R)7R を先ずクリアしてからＶ−ＲＡＭ
(G)7G をクリアしなければならず、つまり、黄色の表示
に関する動作は、図１１のＬＥＤドットマトリックス表
示装置と比べて２倍時間が掛かってしまうということに
なり、黄色に関する書き換え部分が多い場合などはその
処理スピードに於いて特定時間内に処理できなくなると
の問題点があった。

【００１６】そこで、多重化表示ＲＡＭへの画像データ
の書き込み時間を短縮し、単一の表示ＲＡＭと同じ時間
で書き込みができるドットマトリックス表示装置及びそ
れにおける多重化表示ＲＡＭへの書き込み方式が提案さ
れている。

【００１７】このドットマトリックス表示装置の構成を
図１５の回路図を使って説明する。図１５のドットマト
リックス表示装置は、図１２に示した回路図に於けるＣ
ＰＵ１とデコーダ１１、そしてＶ−ＲＡＭ(R)7R 、Ｖ−
ＲＡＭ(G)7G の接続だけを抜き出したものに、ＣＰＵ１
から唯一出力されるＣＳ（チップセレクト）信号を赤色
と緑色の混色である黄色表示等させるために、Ｖ−ＲＡ
Ｍ(R)7R 及びＶ−ＲＡＭ(G)7G 両方のＶ−ＲＡＭを同時
にアクティブにし、ＣＰＵ１からＶ−ＲＡＭ７へのアク
セスを１回行うだけでＲデータ、Ｇデータを同時に書き
込むことができる符号式多重ＣＳ出力器１２を回路構成
に加えたものである。回路構成上、符号式多重ＣＳ出力
器１２はＣＰＵのにＩ／Ｏにマッピングしてある。

【００１８】図１６は、符号式多重ＣＳ出力器１２の概
念図である。以下に符号式多重ＣＳ出力器１２について
の基本原理を説明する。符号式多重ＣＳ出力器１２に
は、１本の入力(CS-V-RAM-N)と２本の出力(CS-V-RAM
(R)'-N,CS-V-RAM(G)'-N) が設けられている。図１７
は、図１６の場合のメモリ・マッピング図である。

【００１９】符号式多重ＣＳ出力器１２は、１本の入力
に２本の出力の間には１本の入力から分岐させた後でス
イッチＳＷ１とスイッチＳＷ２を設けている。つまり、
各々の出力は入力に対して必ず、スイッチＳＷ１、ＳＷ
２をそれぞれ独立で通過する構成としている。このスイ
ッチＳＷの操作は、この場合、スイッチＳＷ１、スイッ
チＳＷ２に対して、００、０１、１０、１１（０：ＯＦ
Ｆ、１：ＯＮ）の４種類で、それぞれ無効、緑色、赤
色、黄色という意味付けができ、符号式多重ＣＳ出力器
１２内に設けられたエンコード部１３がこれらスイッチ
ＳＷを動かすことになる。

【００２０】上記以外の他の符号式多重ＣＳ出力器１２
への入力として、スイッチＳＷ１、ＳＷ２のオン・オフ
により特定色を表示するための色符号を示す入出力（符
号データ）Ｄ0,Ｄ1 、当該出力器１２への符号データの
書き込みタイミング（ライトストローブ）信号I/OWR-N
、現在の符号の状態を読み込むタイミング（リードス
トローブ）信号I/ORD-N がある。色符号を示す入出力Ｄ
0,Ｄ1 はデータ・バスから与えられ、符号データの書き
込みタイミング信号I/OWR-N は、ＣＰＵ１のＩ／Ｏ出力
ＩＯＥ-N信号とライトストローブ出力ＷＲ-N信号の倫理
積となっており、符号データの読み込みタイミング信号
I/ORD-N は、ＣＰＵ１のＩ／Ｏ出力信号ＩＯＥ-N信号と
リードストローブ出力ＲＤ-N信号の倫理積となってい
る。

【００２１】次に、図１６の符号式多重ＣＳ出力器１２
の動作について説明する。データ・バスから符号式多重
ＣＳ出力器１２の出力を変化させる符号データＤ0 、Ｄ
1 が０又は１の信号としてＣＰＵ１から当該出力器１２
に与えられるようになっている。例えば、符号データＤ
0 、Ｄ1 が共に０（Ｌｏｗ）の時には、スイッチＳＷ
１、ＳＷ２が共に開の状態になり、入力信号ＣＳ−Ｖ−
ＲＡＭ-Nは出力されない。また、符号データＤ0 が１
（Ｈｉｇｈ）で、Ｄ1 が０（Ｌｏｗ）の時には、スイッ
チＳＷ１が閉の状態となり、スイッチＳＷ２が開の状態
となって、入力信号ＣＳ−Ｖ−ＲＡＭ-Nは出力信号ＣＳ
−Ｖ−ＲＡＭ(R)'-Nとして出力される。符号データＤ0
が０（Ｌｏｗ）で、Ｄ1 が１（Ｈｉｇｈ）の時には、ス
イッチＳＷ１が開の状態となり、スイッチＳＷ２が閉の
状態となって、入力信号ＣＳ−Ｖ−ＲＡＭ-Nは出力信号
ＣＳ−Ｖ−ＲＡＭ(G)'-Nとして出力される。そして、符
号データＤ0 、Ｄ1 が共に１（Ｈｉｇｈ）の時には、ス
イッチＳＷ１、ＳＷ２が共に閉の状態になり、入力信号
ＣＳ−Ｖ−ＲＡＭ-Nは出力信号ＣＳ−Ｖ−ＲＡＭ(R)'-N
及び出力信号ＣＳ−Ｖ−ＲＡＭ(G)'-Nとして出力され
る。

【００２２】つまり、符号データＤ0 、Ｄ1 が０１なら
ば、ＣＰＵ１から入力信号ＣＳ−Ｖ−ＲＡＭ-Nが出力さ
れた時、ＣＳ−Ｖ−ＲＡＭ(G)'-NだけにＣＳ-N信号が伝
達され、符号データＤ0 、Ｄ1 が１０ならば、ＣＳ−Ｖ
−ＲＡＭ(R)'-NだけにＣＳ-N信号が伝達され、符号デー
タＤ0 、Ｄ1 が１１ならば、ＣＳ−Ｖ−ＲＡＭ(R)'-Nと
ＣＳ−Ｖ−ＲＡＭ(G)'-Nの両方にＣＳ-N信号が伝達され
る。ＣＳ−Ｖ−ＲＡＭ(R)'-NとＣＳ−Ｖ−ＲＡＭ(G)'-N
は各々Ｖ−ＲＡＭ(R)7R とＶ−ＲＡＭ(G)7G に接続され
ているため、各々のＲＡＭはこの信号によりＣＰＵ１か
らセレクトされたことになる。

【００２３】結果として、ＣＰＵ１からＶ−ＲＡＭにＬ
ＥＤデータを書き込むと、符号式多重ＣＳ出力器１２に
与えられた符号データＤ0 、Ｄ1 の状態により、Ｖ−Ｒ
ＡＭ(R)7R 、Ｖ−ＲＡＭ(G)7G のいずれか若しくは両方
に同じ画像データが書き込まれることになる。これによ
り、２色発光の黄色データを表示することや黄色データ
を消すことも、赤色単色若しくは緑色単色の表示や消去
とほぼ同じ時間でできることになる。

【００２４】しかしながら、上記のドットマトリクス表
示装置における符号式多重ＣＳ出力器１２を使った多重
化表示ＲＡＭへの書き込み方式では、図１６に示す符号
式多重ＣＳ出力器１２がその時の符号に従い必要なＣＳ
-N信号を出力し、Ｖ−ＲＡＭ７をアクティブにするが、
この方式では符号で選択されたＶ−ＲＡＭだけ作動し、
選択されなかったＶ−ＲＡＭは何も動作を起こさないよ
うになっている。

【００２５】従って、特にドットマトリックス表示装置
を使用してＬＥＤ表示部において表示画面をスクロール
させる表示の動作を行わせようとすると、常にＶ−ＲＡ
Ｍ７の内容を書き換えながら表示させることが必要とな
るため、前のデータの上に次のデータをオーバーライト
するような動作が適当であるが、上記ドットマトリクス
表示装置ではオーバーライトの動作に対応できないとの
問題点があった。

【００２６】つまり、上記の多重化表示ＲＡＭへの書き
込み方式では、アクティブになったＶ−ＲＡＭ７だけ動
作するため、前のデータの上への完全なオーバーライト
とはならず、アクティブにならなかったＶ−ＲＡＭに前
のデータが残ったままになって、完全なオーバーライト
として使用するためには、新しいデータを書き込む前に
必ずＶ−ＲＡＭ(R)7R 、Ｖ−ＲＡＭ(G)7G を共にクリア
する動作が必要となり、無駄な処理が必要になるため、
書換えが多い場合などはその処理スピードが遅くなって
対応できないとの問題点があった。

【００２７】本発明は上記実情に鑑みて為されたもの
で、オーバーライトを可能にし、表示部におけるスクロ
ール表示に適するドットマトリクス表示装置及びそれに
おける多重化表示ＲＡＭへの書き込み方式を提供するこ
とを目的とする。

【００２８】

【課題を解決するための手段】上記例の問題点を解決す
るための請求項１記載の発明は、画像データがデータ・
バスを介して書き込まれる複数の多重化表示ＲＡＭと、
前記複数の多重化表示ＲＡＭに前記画像データと前記画
像デ−タの書き込み指示信号を与え、前記複数の多重化
表示ＲＡＭの中で前記画像デ−タを書き込む表示ＲＡＭ
を選択する選択信号を出力するＣＰＵと、前記選択信号
を解読して前記複数の多重化表示ＲＡＭの内一つの表示
ＲＡＭに前記画像データの書き込み可能を指示する書き
込み可能指示信号を与えるデコーダとを有するドットマ
トリクス表示装置において、前記デ−タ・バスと前記複
数の多重化表示ＲＡＭとの接続のオン・オフをそれぞれ
行い、前記デ−タ・バスとの接続オフ時に前記表示ＲＡ
Ｍを一定電位に接続するよう動作する複数のバス・ドラ
イバと、前記ＣＰＵからの前記画像デ−タの書き込み指
示信号と前記複数の多重化表示ＲＡＭへの前記画像デ−
タの書き込み可能状態を示す符号デ−タが与えられる
と、前記画像デ−タの書き込み可能状態の表示ＲＡＭに
接続するバス・ドライバをオンにして前記デ−タ・バス
に接続し、前記画像デ−タの書き込み可能状態でない表
示ＲＡＭに接続するバス・ドライバを切り替えて前記書
き込み可能状態でない表示ＲＡＭに一定電位を接続し、
前記デコ−ダからの書き込み可能指示信号を前記全ての
多重化表示ＲＡＭに出力するリ−ド／ライトコントロ−
ラとを設けたことを特徴としている。

【００２９】上記例の問題点を解決するための請求項２
記載の発明は、請求項１記載のドットマトリクス表示装
置における多重化表示ＲＡＭへの書き込み方式におい
て、ＣＰＵから画像デ−タの書き込み指示信号と複数の
多重化表示ＲＡＭの中で前記画像デ−タを書き込む表示
ＲＡＭを選択する選択信号と前記複数の多重化表示ＲＡ
Ｍへの書き込み可能状態を示す符号デ−タが出力され、
前記選択信号はデコ−ダから前記画像デ−タの書き込み
可能を指示する書き込み可能指示信号として出力され、
前記画像デ−タの書き込み指示信号と前記符号デ−タと
前記書き込み可能指示信号とがリ−ド／ライトコントロ
−ラに与えられると、前記リ−ド／ライトコントロ−ラ
は前記画像デ−タの書き込み可能状態の表示ＲＡＭに接
続するバス・ドライバをデ−タ・バスに接続するよう動
作し、前記画像デ−タの書き込み可能状態でない表示Ｒ
ＡＭに接続するバス・ドライバを一定電位に接続するよ
う動作し、前記リ−ド／ライトコントロ−ラから前記全
ての多重化表示ＲＡＭに書き込み可能指示信号を出力し
て、前記画像デ−タの書き込み可能状態の表示ＲＡＭに
前記デ−タ・バスから前記画像デ−タを書き込み、前記
画像デ−タの書き込み可能状態でない表示ＲＡＭに書き
込まれている画像デ−タをクリアすることを特徴として
いる。

【００３０】

【作用】請求項１記載の発明によれば、複数の多重化表
示ＲＡＭに画像デ−タが選択的に書き込まれる場合に、
ＣＰＵから複数の多重化表示ＲＡＭに画像デ−タの書き
込み可能状態を示す符号デ−タが与えられると、書き込
み可能状態の表示ＲＡＭに接続するバス・ドライバをオ
ンしてデ−タ・バスに接続し、書き込み可能状態でない
表示ＲＡＭに接続するバス・ドライバを切り替えて書き
込み可能状態でない表示ＲＡＭに一定電位を与え、そし
て全ての多重化表示ＲＡＭに画像デ−タの書き込み可能
指示信号を出力するリ−ド／ライトコントロ−ラを有す
るドットマトリクス表示装置としているので、書き込み
可能状態の表示ＲＡＭには画像デ−タがデ−タ・バスか
ら書き込まれ、書き込み可能状態でない表示ＲＡＭには
一定電位が与えられてクリアされることになり、１回の
書き込み動作でオ−バ−ライトが可能となる。

【００３１】請求項２記載の発明によれば、請求項１記
載のドットマトリクス表示装置において、複数の多重化
表示ＲＡＭに画像デ−タが選択的に書き込まれる場合
に、ＣＰＵから複数の多重化表示ＲＡＭに画像デ−タの
書き込み可能状態を示す符号デ−タが与えられると、リ
−ド／ライトコントロ−ラが動作して、書き込み可能状
態の表示ＲＡＭに接続するバス・ドライバをオンしてデ
−タ・バスに接続し、書き込み可能状態でない表示ＲＡ
Ｍに接続するバス・ドライバを切り替えて書き込み可能
状態でない表示ＲＡＭに一定電位を与え、そして全ての
多重化表示ＲＡＭに画像デ−タの書き込み可能指示信号
を出力するドットマトリクス表示装置における多重化表
示ＲＡＭへの書き込み方式としているので、書き込み可
能状態の表示ＲＡＭには画像デ−タがデ−タ・バスから
書き込まれ、書き込み可能状態でない表示ＲＡＭには一
定電位が与えられてクリアされることになり、１回の書
き込み動作でオ−バ−ライトが可能となる。

【００３２】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係るＬＥＤド
ットマトリクス表示装置の部分的回路構成ブロック図で
ある。尚、図１１、図１２及び図１５と同様の構成をと
る部分については、同一の符号を付して説明する。

【００３３】本実施例のＬＥＤドットマトリクス表示装
置の構成は、図１２の構成ブロック図に示した構成と基
本的には同様のものとなっているが、本実施例の特徴部
分として、デコーダ１１とＭＰＸ３を介しての表示ＲＡ
Ｍ（Ｖ−ＲＡＭ）(R)7R,Ｖ−ＲＡＭ(G)7G との間に、図
５では符号式多重ＣＳ出力器１２を設けていたが、図１
ではリード／ライト・コントローラ１４を設けている。

【００３４】図１は、図１２に於けるＣＰＵ１とデコー
ダ１０、そしてＶ−ＲＡＭ(R)7R,Ｖ−ＲＡＭ(G)7G 、バ
ス・ドライバ(R)4R,バス・ドライバ(G)4G の接続だけを
取り出したものに、本実施例の特徴部分であるリード／
ライト・コントローラ１４を回路構成に加えたものであ
る。回路構成上、リード／ライト・コントローラ１４は
ＣＰＵ１のＩ／Ｏにマッピングしてある。尚、図１にお
いて、バス・ドライバ(R)4R 及びバス・ドライバ(G)4G
をそれぞれのデータ・バスに接続するための信号は、Ｓ
Ｗ−ＤＢ−Ｒ及びＳＷ−ＤＢ−Ｇである。

【００３５】図２は、リード／ライト・コントローラ１
４の概念図である。図２を使ってリード／ライト・コン
トローラ１４の動作の基本原理を以下に説明する。リー
ド／ライト・コントローラ１４の内部は、本体部分とし
てスイッチコントローラ１５と、スイッチコントローラ
１５に接続するラッチ回路１６と、スイッチコントロー
ラ１５の出力により開閉の動作を行ってＶ−ＲＡＭ(R)7
R,Ｖ−ＲＡＭ(G)7G のチップを選択するＣＳ信号の出力
制御を行うＣＳスイッチ17R とＣＳスイッチ17G とから
構成されている。

【００３６】そして、ＣＳスイッチ17R 及びＣＳスイッ
チ17G をオン・オフする信号がＳＷ−ＣＳ−Ｒ及びＳＷ
−ＣＳ−Ｇであり、この信号が“１”（Ｈｉｇｈ）の時
にオンとなり、“０”（Ｌｏｗ）の時にオフとなるもの
である。また、ＣＳスイッチ17R とＣＳスイッチ17G が
オンとなってリード／ライト・コントローラ１４から出
力される信号がＣＳ−Ｒ-N及びＣＳ−Ｇ-Nであり、この
信号が“０”（Ｌｏｗ）の出力を行った場合に、この
“０”を受け取ったＶ−ＲＡＭ７のチップが選択される
ものである。

【００３７】更に、スイッチコントローラ１５からの出
力信号ＳＥＬ−ＳＷ−ＤＢ−Ｒ，ＳＥＬ−ＳＷ−ＤＢ−
Ｇがバス・ドライバ(R)4R 及びバス・ドライバ(G)4G に
信号ＳＷ−ＤＢ−Ｒ，ＳＷ−ＤＢ−Ｇとして与えられる
ようになっている。

【００３８】基本的動作は図１６の場合と同様に、予め
符号データＤ0,Ｄ1 の組み合わせをラッチ回路１６に書
き込んで置くことにより、書き込み（ライト）の場合
は、（Ｄ0,Ｄ1 ）＝（００：クリア）、（１０：赤）、
（０１：緑）、（１１：黄）という意味付けを、又は読
み出し（リ−ド）の場合は、（Ｄ0,Ｄ1 ）＝（００：無
効）、（１０：赤）、（０１：緑）、（１１：無効）と
いう意味付けをしておく。但し、本実施例の場合はＲ
（赤）とＧ（緑）の２つだけであるが、これにＢ（青）
を加え３原色にしたり、ブリンク（点滅）や反転などの
アトリビュート（属性）等を加えることで、種々の組み
合わせを実現することが可能である。

【００３９】上記ラッチ回路１６にＤ0,Ｄ1 の意味付け
の設定を行った後に、Ｖ−ＲＡＭ７のチップの選択を行
うＣＳ-N信号、Ｖ−ＲＡＭ７に書き込み指示を行うＷＲ
-N信号及び読み出し指示を行うＲＤ-N信号の組み合わせ
により、特定のＶ−ＲＡＭ７に画像データを書き込んだ
り、Ｖ−ＲＡＭ７から画像データを読み出したりするこ
とができるものである。

【００４０】つまり、ＣＳ-N信号とＷＲ-N信号の組み合
わせで書き込み（ライト）を、ＣＳ-N信号とＲＤ-N信号
の組み合わせでは読み出し（リード）を行わせる。書き
込み（ライト）とは、データ・バスから画像データをＶ
−ＲＡＭ７に書き込むことであり、読み出し（リード）
とは、Ｖ−ＲＡＭ７の内容をデータ・バスを介してＣＰ
Ｕ１に読み出すことである。

【００４１】この時、先にラッチ回路１６から出力され
る信号Ｒ-P、Ｇ-Pの状態とも組み合わせてスイッチコン
トローラ１５は、ＣＳスイッチ17R ，ＣＳスイッチ17G
を信号ＳＷ−ＣＳ−Ｒ，ＳＷ−ＣＳ−Ｇで、バス・ドラ
イバ(R)4R ，バス・ドライバ(G)4G を信号ＳＷ−ＤＢ−
Ｒ，ＳＷ−ＤＢ−Ｇにより切り替える。ここで、信号Ｒ
-Pとは符号データＤ0 ＝１の状態であり、信号Ｇ-Pとは
符号データＤ1 ＝１の状態である。この時の真理値表を
図３に示し、メモリ・マップを図４に示す。尚、図３に
おいて、０はＬｏｗを、１はＨｉｇｈを、ＸはＬｏｗ又
はＨｉｇｈのいずれかを、２はＧＮＤ（グランド）レベ
ルを表している。

【００４２】具体的に、例えば、赤のライトを行う場
合、つまり、Ｖ−ＲＡＭ(R)7R にデータ・バスから目的
とする画像データを書き込む場合について、図２及び図
３を使って説明する。尚、信号＝０（ハイ・インピーダ
ンス状態）のときＣＳスイッチ１７又はＶ−ＲＡＭ７の
チップ等の装置がアクティブとなるよう設計されてい
る。

【００４３】まず、デコーダ１１からの信号ＣＳ-NがＣ
Ｓ-N＝０の状態で出力され、ＣＰＵ１からの信号ＲＤ-N
及び信号ＷＲ-Nが、ＲＤ-N＝１、ＷＲ-N＝０の状態で出
力される。つまり、Ｖ−ＲＡＭのチップを選択してデー
タ・バスから画像データを書き込むことができる状態と
するよう動作する。

【００４４】次に、ＣＰＵ１から符号データＤ0 ＝１の
状態で、また符号データＤ1 ＝０の状態で符号データＤ
0,Ｄ1 がラッチ回路１６に出力された場合、ラッチ回路
１６からの信号Ｒ-P及び信号Ｇ-Pは、Ｒ-P＝１、Ｇ-P＝
０の状態となるものの、ＣＳチップ17R に与えられる信
号ＳＷ−ＣＳ−ＲはＳＷ−ＣＳ−Ｒ＝１であり、かつＣ
Ｓチップ17G に与えられる信号ＳＷ−ＣＳ−ＧもＳＷ−
ＣＳ−Ｇ＝１となる。本実施例の特徴部分は、赤のライ
トを行う場合でも、Ｖ−ＲＡＭ(R)7R のみをイネーブル
状態で選択してデータ・バスから画像データを書き込ま
せるのではなく、Ｖ−ＲＡＭ(R)7R 及びＶ−ＲＡＭ(G)7
G の双方をイネーブル状態でチップセレクト行って、バ
ス・ドライバ４の制御によりＶ−ＲＡＭ(R)7R にデ−タ
・バスからＲデ−タの書き込みが行われ、更にＶ−ＲＡ
Ｍ(G)7G はグランドレベルに接続されてクリアとなるも
のである。

【００４５】一方、信号Ｒ-P及び信号Ｇ-Pに対応して、
スイッチコントローラ１５から信号ＳＷ−ＤＢ−Ｒと信
号ＳＷ−ＤＢ−Ｇが出力されるようになっている。例え
ば、信号Ｒ-P＝１の時に信号ＳＷ−ＤＢ−ＲがＳＷ−Ｄ
Ｂ−Ｒ＝１（このときデータ・バスに接続される）の状
態になり、信号Ｇ-P＝０の時に信号ＳＷ−ＤＢ−ＧがＳ
Ｗ−ＤＢ−Ｇ＝２（このときＧＮＤに接続される）の状
態で出力されるようになっている。

【００４６】従って、信号ＳＷ−ＤＢ−Ｒ＝１により、
バス・ドライバ(R)4R がデータ・バスに接続されるよう
になり、更にＣＳスイッチ17R がオンになって、Ｖ−Ｒ
ＡＭ(R)7R にチップセレクトの信号ＣＳ−Ｒ-Nが出力さ
れ、目的とする正しい画像データ（Ｒデ−タ）がＶ−Ｒ
ＡＭ(R)7R にデータ・バスから書き込まれる。

【００４７】また、信号ＳＷ−ＤＢ−Ｇ＝２により、バ
ス・ドライバ(G)4G のスイッチがＧＮＤ側に切り替えら
れているため、ＣＳスイッチ17G がオンになって、Ｖ−
ＲＡＭ(G)7G にチップセレクトの信号ＣＳ−Ｒ-Nが出力
されると、Ｖ−ＲＡＭ(G)7GにはＧＮＤレベル状態が書
き込まれて、００ｈでＶ−ＲＡＭ(G)7G の内容がクリア
されることになる。

【００４８】つまり、Ｖ−ＲＡＭ(R)7R には目的とする
画像データがライトされたことになるが、それと同時に
Ｖ−ＲＡＭ(G)7G にはそれまでライトされていた画像デ
ータがクリアされたことになる。これにより、画像デー
タがライトされなかったＶ−ＲＡＭ(G)7G に前の画像デ
ータが残ったままになることがなく、新しいデータを書
き込む前に新たにクリアの動作を行う必要がなくなる効
果がある。

【００４９】次に、緑のデータをＣＰＵ１にリードする
場合について説明する。この場合は、デコーダ１１から
チップセレクト信号ＣＳ-NがＣＳ-N＝０で出力され、Ｃ
ＰＵ１から信号ＲＤ-N及び信号ＷＲ-Nが、ＲＤ-N＝０、
ＷＲ-N＝１で出力される。つまり、Ｖ−ＲＡＭ７のチッ
プを選択して、そのＶ−ＲＡＭ７から画像データの読み
出し（リード）ができる状態としている。

【００５０】そして、ＣＰＵ１からの符号データがＤ0
＝０で、Ｄ1 ＝１で出力され、それに対応して信号Ｒ-P
＝０、Ｇ-P＝１で出力され、ＣＳスイッチ17R に与えら
れる信号ＳＷ−ＣＳ−ＲがＳＷ−ＣＳ−Ｒ＝０、ＣＳス
イッチ17G に与えられる信号ＳＷ−ＣＳ−ＧがＳＷ−Ｃ
Ｓ−Ｇ＝１となり、ＣＳスイッチ17R がオフで、ＣＳス
イッチ17G がオンとなる。従って、チップセレクト信号
ＣＳ-N（＝０）はＶ−ＲＡＭ(G)7G に信号ＣＳ−Ｇ-N
（＝０）として与えられ、Ｖ−ＲＡＭ(G)7G をイネーブ
ル状態にして選択する。

【００５１】一方、バス・ドライバ(R)4R に信号ＳＷ−
ＤＢ−Ｒ＝０と、バス・ドライバ(G)4G に信号ＳＷ−Ｄ
Ｂ−Ｇ＝１が与えられると、Ｖ−ＲＡＭ(R)7R に対して
は何も動作が行われず、Ｖ−ＲＡＭ(G)7G には信号ＣＳ
−Ｇ-Nが出力されて、しかもバス・ドライバ(G)4G だけ
が信号ＳＷ−ＤＢ−Ｇ＝１によりデータ・バスに接続さ
れることになり、ＣＰＵ１にＶ−ＲＡＭ(G)7G の内容が
正しく読み込まれることとなる。

【００５２】尚、信号Ｒ-P＝１、Ｇ-P＝１を指定した場
合は、本来ならば信号ＳＷ−ＤＢ−Ｒ＝１、ＳＷ−ＤＢ
−Ｇ＝１となって出力されるべきであるが、データ・バ
ス上でＶ−ＲＡＭ(R)7R とＶ−ＲＡＭ(G)7G からのデー
タがぶつかり合ってＣＰＵ１に正しくデータが読み込ま
れないために、どちらのＶ−ＲＡＭに対しても何もしな
い無効状態となるよう信号ＳＷ−ＤＢ−Ｒ＝０、ＳＷ−
ＤＢ−Ｇ＝０として出力するようにした。

【００５３】結果として、ＣＰＵ１から信号ＷＲ-N又は
ＲＤ-N、それに信号ＣＳ-N及び符号データＤ0,Ｄ1 がリ
ード／ライトコントローラ１４に与えられると、スイッ
チコントローラ１５の状態により、Ｖ−ＲＡＭ(R)7R 又
はＶ−ＲＡＭ(G)7G のどちらか一方が選択されてＣＰＵ
１に読まれたり、若しくは一方のＶ−ＲＡＭ７にはデー
タ・バスから画像データが、他方のＶ−ＲＡＭ７にはク
リアとなる００ｈが書かれ、また両方のＶ−ＲＡＭ７に
データ・バスから画像データが書かれ、若しくは両方の
Ｖ−ＲＡＭ７がクリアになることになる。

【００５４】従来、ＬＥＤドットマトリックス表示装置
の表示をスクロールさせるような常にＶ−ＲＡＭ７の内
容を全て書き換えながら表示を行う性質のものでは、ク
リア動作を逐次行うことが不可欠であったが、本実施例
のＬＥＤドットマトリックス表示装置によれば、Ｖ−Ｒ
ＡＭ７に既に書き込まれているデータの如何に関わら
ず、１回の書き込み動作で完全なオーバーライトが可能
になり、特別にクリア処理を行う必要がなくなって、全
体の処理スピードを格段に向上させる効果がある。

【００５５】次に、本実施例のＬＥＤドットマトリック
ス表示装置の全体の構成について図５の構成ブロック図
を使って説明する。更に、図６及び図７を使って特にリ
ード／ライトコントローラ１４の具体的な構成を説明す
る。尚、図６と図７は一体の図面であるが、紙面の制約
により全体の左半分を図６に、全体の右半分を図７に一
部を重複させて描いている。

【００５６】本実施例のＬＥＤドットマトリックス表示
装置は、ＣＰＵ１からのアドレス・バス、データ・バス
に画面コントローラ２、ＭＰＸ３、デコーダ１１、リー
ド／ライトコントローラ１４、２つのバス・ドライバ
(R)4R,バス・ドライバ(G)4G 等が接続し、ＭＰＸ３とバ
ス・ドライバ(R)4R,バス・ドライバ(G)4G にそれぞれＶ
−ＲＡＭ(R)7R,Ｖ−ＲＡＭ(G)7G が接続されている。ま
たデコーダ１１とＭＰＸ３の間には本実施例の特徴部分
であるリード／ライトコントローラ１４が設けられてい
る。そしてＶ−ＲＡＭ７はドットイメージで使用するた
め、文字等を作成するためのキャラクタ・ジェネレータ
はこの図の中には存在せず、Ｖ−ＲＡＭ７には直接にパ
ラレル／シリアル変換器（Ｐ／Ｓ変換器）８が接続され
る。

【００５７】ＬＥＤ表示部９は内部に表示ドット数に一
致する横１ラスタ分のシフト・レジスタを持っており、
これを全ラスタ分スキャンさせて全表示画面を構成す
る。画面コントローラ２は、このＬＥＤ表示部９のタイ
ミングに合わせてクロック、表示アドレス、ラッチ信号
を送り制御するものである。

【００５８】図６及び図７に示すように、リード／ライ
トコントローラ１４の内部は、Ｄフリップフロップ（Ｄ
−ｆｆ）Ａ1,Ａ2,Ａ4,Ａ5 とＡＮＤ回路Ａ3 とで構成さ
れ、バス・ドライバ４は、ＡＮＤ回路Ｃ1,Ｃ2,Ｃ3,Ｃ4,
Ｃ7,Ｃ8 とＮＯＴ回路Ｃ5,Ｃ6 とスリーステートバッフ
ァＣ9,Ｃ10，Ｃ11，Ｃ12，Ｃ13，Ｃ14で構成され、ＭＰ
Ｘ３は、Ｄ−ｆｆＢ1,Ｂ2 で構成されている。但し、そ
の他の部分の構成は、図６及び図７において、ブロック
図のまま示している。

【００５９】図２に示すラッチ回路１６はＤ−ｆｆＡ1,
Ａ2 であり、データ・バスより書き込まれる符号データ
Ｄ0,Ｄ1 は、（Ｄ0,Ｄ1 ）＝（００：ライトはクリア、
リードは無効）、（１０：ライトとリ−ドは赤）、（０
１：ライトとリ−ドは緑）、（１１：ライトは黄、リー
ドは無効）という意味付けを設定しておく。画面コント
ローラ２はＭＰＸ３へＶ−ＲＡＭ７に対してのアドレス
・バスの切り替えを行い、画面コントローラ２がＶ−Ｒ
ＡＭ７を占有する時はセレクト信号をＨｉｇｈにし、Ｍ
ＰＸ３のＤ−ｆｆＢ1,Ｂ2 をＢ側が有効となるようにす
る。

【００６０】ＭＰＸ３のＤ−ｆｆＢ1,Ｂ2 の切り替えが
Ａ側になっている時にバス・ドライバ４から赤色（Ｒ）
データを書き込む動作について説明すると、データ・バ
スから符号データＤ0,Ｄ1 がＤ0,Ｄ1 ＝１０（赤）とし
てラッチ回路１６のＤ−ｆｆＡ1,Ａ2 に与えられると、
Ｄ−ｆｆＡ4 に信号Ｒ-P＝１、Ｇ-P＝０が初期セットさ
れる。

【００６１】次に、ＡＮＤ回路Ａ3 に信号ＣＳ-N＝０が
与えられると、Ｄ−ｆｆＡ5 のＧ-N入力端子に０が入り
Ｄ−ｆｆＡ5 のＹ出力がイネーブルになる。ここで、信
号ＷＲ-N＝０、ＲＤ-N＝１なのでＤ−ｆｆＡ5 の切り替
えはＢ側へ、そしてＹ1,Ｙ3,Ｙ4 出力は０、Ｙ2 出力は
１になる。Ｄ−ｆｆＢ1 はＡ側が有効であるので、Ｄ−
ｆｆＡ5 からＹ出力はＤ−ｆｆＢ1 をそのまま通ってＤ
−ｆｆＢ1 のＹ出力となる。これにより、Ｖ−ＲＡＭ
(R)7R,Ｖ−ＲＡＭ(G)7G の両方の端子ＣＳに０が与えら
れて両方のチップがアクティブとなって選択され、更に
両チップの端子ＷＲに０が与えられているので共にライ
ト状態になる。

【００６２】他方、バス・ドライバ４での動作は、チッ
プ選択信号ＣＳ-N＝ＷＲ-N＝０（両チップ選択）なので
スリーステートバッファＣ13，Ｃ14の出力がイネーブル
になる。そして、信号Ｒ-P＝１でＧ-P＝０なのでスリー
ステートバッファＣ11はデータ・バスからの画像データ
を通過させ、スリーステートバッファＣ12はＹ出力がハ
イ・インピーダンスのままの状態となる。

【００６３】スリーステートバッファＣ13から出力され
る画像データはスリーステートバッファＣ11で一旦反転
したものを再び反転させるため、Ｖ−ＲＡＭ(R)7R には
画像データが書かれることになる。またスリーステート
バッファＣ14から出るデータはＭＲ４でプルアップした
Ｈｉｇｈ状態を反転したＬｏｗが出力されるため、Ｖ−
ＲＡＭ(G)7G には００ｈが書かれ、クリアされることに
なる。

【００６４】Ｖ−ＲＡＭ７の状態を読むリード時は、信
号ＣＳ-Nと信号ＷＲ-Nが１、信号ＲＤ-Nが０になると、
ＡＮＤ回路Ａ3 が０になり、Ｄ−ｆｆＡ4 のＹ1 が０
で、Ｙ0,Ｙ2,Ｙ3 が１となる。信号ＲＤ-N＝０なので、
Ｄ−ｆｆＡ5 の切り替えはＡ側になり、Ｄ−ｆｆＡ5 の
出力はＹ1 ＝１，Ｙ2 ＝０，Ｙ3 ＝０，Ｙ4 ＝１とな
り、この状態でＤ−ｆｆＢ1 を通過してＶ−ＲＡＭ(R)7
R の端子ＯＥ、端子ＣＳに０が与えられて、Ｖ−ＲＡＭ
(R)7R だけがリード状態になる。

【００６５】他方、バス・ドライバ４は、Ｄ−ｆｆＡ4
からの出力Ｙ1 ＝０，Ｙ2 ＝１であるので、ＡＮＤ回路
Ｃ2 のみが有効となってスリーステートバッファＣ9 だ
けがイネーブル状態になり、Ｖ−ＲＡＭ(R)7R の画像デ
ータがデータ・バス上に出力され、ＣＰＵ１はこのデー
タを読み込むようになっている。

【００６６】次に、別の実施例のＬＥＤドットマトリッ
クス表示装置について、図８の構成ブロック図を使って
説明する。但し、図１の本実施例では、Ｖ−ＲＡＭ７へ
の画像データはＣＰＵ１から書き込まれるデータがその
まま書き込まれることになるが、図８の別の実施例は、
Ｖ−ＲＡＭ７とデータ・バスの間に双方向反転バッファ
１８があることが相違点である。つまり、Ｖ−ＲＡＭ７
にはＣＰＵ１から送られたデータの反転を書き込むよう
になっている。

【００６７】更に、図９及び図１０の回路図を使って、
上記別の実施例のＬＥＤドットマトリックス表示装置の
具体的構成を説明する。上記別の実施例のＬＥＤドット
マトリックス表示装置は、基本的には図１に示した実施
例と同様の構成となっている。尚、図９と図１０は一体
の図面であるが、紙面の制約により全体の左半分を図９
に、全体の右半分を図１０に一部を重複させて描いてい
る。

【００６８】上記別の実施例のリード／ライトコントロ
ーラ１４内部は、Ｄフリップフロップ（Ｄ−ｆｆ）Ａ1,
Ａ2,Ａ4,Ａ5 とＡＮＤ回路Ａ3 とで構成され、バス・ド
ライバ４は、ＡＮＤ回路Ｃ1,Ｃ2,Ｃ3,Ｃ4,Ｃ7,Ｃ8 とＮ
ＯＴ回路Ｃ5,Ｃ6 とスリ−ステ−トバッファＣ9,Ｃ10，
Ｃ11，Ｃ12とで構成され、ＭＰＸ３はＤ−ｆｆＢ1,Ｂ2
で構成されている。但し、他の構成部分はブロック図の
まま示している。

【００６９】上記別の実施例におけるＭＰＸ３を切り替
えてＶ−ＲＡＭ(R)7R に画像デ−タを書き込ませる動作
は、図６及び図７の回路図で説明したものと同様である
が、相違するバス・ドライバ４での動作について、以下
説明する。

【００７０】バス・ドライバ４での動作は、信号ＣＳ-N
＝ＷＲ-N＝０、信号Ｒ-P＝１で信号Ｇ-P＝０なのでスリ
−ステ−トバッファＣ11はデータ・バスからの画像デー
タを通過させ、またスリ−ステ−トバッファＣ12はＹ出
力がハイ・インピーダンスのままになる。

【００７１】スリ−ステ−トバッファＣ11から出るデー
タはスリ−ステ−トバッファＣ11で一旦反転されて出力
されるため、Ｖ−ＲＡＭ(R)7R には反転したデータが書
かれることになる。またスリ−ステ−トバッファＣ12は
Ｙ出力がハイ・インピーダンスであるためデータはＭＲ
４でプルアップしたＨｉｇｈ状態になる。結果としてＶ
−ＲＡＭ(G)7G にはＦＦｈが書かれることになる。

【００７２】また、Ｖ−ＲＡＭ７のリ−ド時は、信号Ｃ
Ｓ-Nと信号ＷＲ-Nが１で、信号ＲＤ-Nが０であると、Ａ
ＮＤ回路Ａ3 が０になり、Ｄ−ｆｆＡ4 の出力Ｙ1 ＝
０，Ｙ0,Ｙ2,Ｙ3 ＝１となる。信号ＲＤ-N＝０なので、
Ｄ−ｆｆＡ5 の切り替えはＡ側になり、Ｄ−ｆｆＡ5 の
出力は、Ｙ1 ＝１，Ｙ2 ＝０，Ｙ3 ＝０，Ｙ4 ＝１とな
り、この状態でＤ−ｆｆＢ1 を通過してＶ−ＲＡＭ(R)7
R だけがリ−ド状態になる。

【００７３】バス・ドライバ４はスリ−ステ−トバッフ
ァＣ9 だけがイネーブル状態になり、Ｖ−ＲＡＭ(R)7R
のデータがデータ・バス上現れるが、このデータはＶ−
ＲＡＭ(R)7R から出たデータがスリ−ステ−トバッファ
Ｃ9 で反転するためＣＰＵ１は本来書き込んだ正しい画
像データを読み込むことができる。．

【００７４】また、Ｐ／Ｓ変換器８とＬＥＤ表示部９と
の間に反転バッファＤ1,Ｄ2 が接続してあるので、ＬＥ
Ｄ表示部９へ送るデータは、ＣＰＵ１が本来Ｖ−ＲＡＭ
７の書き込んだ正しいデータを得ることになり、ＬＥＤ
表示部９には本来の画像デ−タが表示されることにな
る。

【００７５】上記図８、図９及び図１０の別の実施例
は、図５、図６及び図７のＬＥＤドットマトリクス表示
装置と同様の動作を行わせるものであるが、双方向反転
バッファ18R,18G,Ｄ1,Ｄ2 を設けることにより、図６及
び図７の実施例に比べてスリ−ステ−トバッファの数を
少なくすることができるものである。

【００７６】本実施例及び別の実施例の多重化表示ＲＡ
Ｍへの書き込み方式を用いることにより、ＬＥＤドット
マトリクス表示装置又はその他のマトリクス構造を持つ
表示装置で、Ｖ−ＲＡＭ構造が表示ドット１ドットに１
ビット対応するビットマップ形式でＲ、Ｇのその他の配
色や、アトリビュート毎にＶ−ＲＡＭが１個対応し、し
かもそれら複数のＶ−ＲＡＭがＣＰＵ１から多重化され
ている構造について、画像データの書き込み時間が色及
びアトリビュートの多重化されていない単色の表示装置
のＶ−ＲＡＭへのドットデータ書き込み時間とほぼ同じ
にでき、しかも前のデータの如何にかかわらず１回の書
き込み動作で完全なオーバーライトが可能になり、無駄
な処理が不要になり、全体の処理スピードを格段に向上
させる効果がある。

【００７７】

【発明の効果】請求項１記載の発明によれば、複数の多
重化表示ＲＡＭに画像デ−タが選択的に書き込まれる場
合に、ＣＰＵから複数の多重化表示ＲＡＭに画像デ−タ
の書き込み可能状態を示す符号デ−タが与えられると、
書き込み可能状態の表示ＲＡＭに接続するバス・ドライ
バをオンしてデ−タ・バスに接続し、書き込み可能状態
でない表示ＲＡＭに接続するバス・ドライバを切り替え
て書き込み可能状態でない表示ＲＡＭに一定電位を与
え、そして全ての多重化表示ＲＡＭに画像デ−タの書き
込み可能指示信号を出力するリ−ド／ライトコントロ−
ラを有するドットマトリクス表示装置としているので、
書き込み可能状態の表示ＲＡＭには画像デ−タがデ−タ
・バスから書き込まれ、書き込み可能状態でない表示Ｒ
ＡＭには一定電位が与えられてクリアされることにな
り、１回の書き込み動作でオ−バ−ライトが可能とな
り、スクロ−ル表示のように常に表示ＲＡＭの内容を全
て書き換えながら表示させる場合に処理速度を向上させ
ることができる効果がある。

【００７８】請求項２記載の発明によれば、請求項１記
載のドットマトリクス表示装置において、複数の多重化
表示ＲＡＭに画像デ−タが選択的に書き込まれる場合
に、ＣＰＵから複数の多重化表示ＲＡＭに画像デ−タの
書き込み可能状態を示す符号デ−タが与えられると、リ
−ド／ライトコントロ−ラが動作して、書き込み可能状
態の表示ＲＡＭに接続するバス・ドライバをオンしてデ
−タ・バスに接続し、書き込み可能状態でない表示ＲＡ
Ｍに接続するバス・ドライバを切り替えて書き込み可能
状態でない表示ＲＡＭに一定電位を与え、そして全ての
多重化表示ＲＡＭに画像デ−タの書き込み可能指示信号
を出力するドットマトリクス表示装置における多重化表
示ＲＡＭへの書き込み方式としているので、書き込み可
能状態の表示ＲＡＭには画像デ−タがデ−タ・バスから
書き込まれ、書き込み可能状態でない表示ＲＡＭには一
定電位が与えられてクリアされることになり、１回の書
き込み動作でオ−バ−ライトが可能となり、スクロ−ル
表示のように常に表示ＲＡＭの内容を全て書き換えなが
ら表示させる場合に処理速度を向上させることができる
効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のＬＥＤドットマトリクス表
示装置の回路構成ブロック図である。

【図２】図１のリード／ライトコントローラの概念図で
ある。

【図３】リード／ライト・コントローラ動作時の真理値
を表わす図である。

【図４】図１のメモリ・マッピング図である。

【図５】本実施例のＬＥＤドットマトリクス表示装置の
回路構成ブロック図である。

【図６】図５の具体的回路図の右半分の図である。

【図７】図５の具体的回路図の左半分の図である。

【図８】別の実施例のＬＥＤドットマトリクス表示装置
の回路構成ブロック図である。

【図９】図８の具体的回路図の右半分の図である。

【図１０】図８の具体的回路図の左半分の図である。

【図１１】一般的なＬＥＤドットマトリクス表示装置の
表示部周辺の回路構成ブロック図である。

【図１２】２色発光（赤：Ｒ、緑：Ｇ、黄：ＲＧ同時点
灯）のＬＥＤドットマトリックス表示装置の表示部周辺
の回路構成ブロック図である。

【図１３】図１１のメモリ・マッピング図である。

【図１４】図１２のメモリ・マッピング図である。

【図１５】符号式多重ＣＳ出力器を用いたＬＥＤドット
マトリクス表示装置の回路構成ブロック図である。

【図１６】図１５における符号式多重ＣＳ出力器の概念
図である。

【図１７】図１５のメモリ・マッピング図である。

【符号の説明】

１…ＣＰＵ、 ２…画面コントローラ、 ３…マルチプ
レクサ、 ４…バス・ドライバ、 ５…発振器、 ６…
画面コントローラ用分周器、 ７…画面ＲＡＭ、 ８…
Ｐ／Ｓ変換器、 ９…ＬＥＤ表示部、 １０…伝送用分
周器、 １１…デコーダ、 １２…符号式多重ＣＳ出力
器、 １３…エンコード部、 １４…リード／ライトコ
ントローラ、 １５…スイッチコントロ−ラ、 １６…
ラッチ回路、 １７…ＣＳスイッチ、 １８…双方向反
転バッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画像データがデータ・バスを介して書き
   込まれる複数の多重化表示ＲＡＭと、前記複数の多重化
   表示ＲＡＭに前記画像データと前記画像デ−タの書き込
   み指示信号を与え、前記複数の多重化表示ＲＡＭの中で
   前記画像デ−タを書き込む表示ＲＡＭを選択する選択信
   号を出力するＣＰＵと、前記選択信号を解読して前記複
   数の多重化表示ＲＡＭの内一つの表示ＲＡＭに前記画像
   データの書き込み可能を指示する書き込み可能指示信号
   を与えるデコーダとを有するドットマトリクス表示装置
   において、前記デ−タ・バスと前記複数の多重化表示Ｒ
   ＡＭとの接続のオン・オフをそれぞれ行い、前記デ−タ
   ・バスとの接続オフ時に前記表示ＲＡＭを一定電位に接
   続するよう動作する複数のバス・ドライバと、前記ＣＰ
   Ｕからの前記画像デ−タの書き込み指示信号と前記複数
   の多重化表示ＲＡＭへの前記画像デ−タの書き込み可能
   状態を示す符号デ−タが与えられると、前記画像デ−タ
   の書き込み可能状態の表示ＲＡＭに接続するバス・ドラ
   イバをオンにして前記デ−タ・バスに接続し、前記画像
   デ−タの書き込み可能状態でない表示ＲＡＭに接続する
   バス・ドライバを切り替えて前記書き込み可能状態でな
   い表示ＲＡＭに一定電位を接続し、前記デコ−ダからの
   書き込み可能指示信号を前記全ての多重化表示ＲＡＭに
   出力するリ−ド／ライトコントロ−ラとを設けたことを
   特徴とするドットマトリクス表示装置。
2. 【請求項２】 請求項１記載のドットマトリクス表示装
   置において、ＣＰＵから画像デ−タの書き込み指示信号
   と複数の多重化表示ＲＡＭの中で前記画像デ−タを書き
   込む表示ＲＡＭを選択する選択信号と前記複数の多重化
   表示ＲＡＭへの書き込み可能状態を示す符号デ−タが出
   力され、前記選択信号はデコ−ダから前記画像デ−タの
   書き込み可能を指示する書き込み可能指示信号として出
   力され、前記画像デ−タの書き込み指示信号と前記符号
   デ−タと前記書き込み可能指示信号とがリ−ド／ライト
   コントロ−ラに与えられると、前記リ−ド／ライトコン
   トロ−ラは前記画像デ−タの書き込み可能状態の表示Ｒ
   ＡＭに接続するバス・ドライバをデ−タ・バスに接続す
   るよう動作し、前記画像デ−タの書き込み可能状態でな
   い表示ＲＡＭに接続するバス・ドライバを一定電位に接
   続するよう動作し、前記リ−ド／ライトコントロ−ラか
   ら前記全ての多重化表示ＲＡＭに書き込み可能指示信号
   を出力して、前記画像デ−タの書き込み可能状態の表示
   ＲＡＭに前記デ−タ・バスから前記画像デ−タを書き込
   み、前記画像デ−タの書き込み可能状態でない表示ＲＡ
   Ｍに書き込まれている画像デ−タをクリアすることを特
   徴とするドットマトリクス表示装置における多重化表示
   ＲＡＭへの書き込み方式。