JPH06103694B2 - Wiring structure of semiconductor device - Google Patents
Wiring structure of semiconductor deviceInfo
- Publication number
- JPH06103694B2 JPH06103694B2 JP62201092A JP20109287A JPH06103694B2 JP H06103694 B2 JPH06103694 B2 JP H06103694B2 JP 62201092 A JP62201092 A JP 62201092A JP 20109287 A JP20109287 A JP 20109287A JP H06103694 B2 JPH06103694 B2 JP H06103694B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- aluminum
- semiconductor device
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の配線構造に関する。The present invention relates to a wiring structure of a semiconductor device.
従来、半導体装置の配線は、ほとんどの場合アルミニウ
ムを主成分とする金属膜を用いた単層構造となってい
た。ところが半導体装置の高速化および高密度化が進む
につれて配線に流れる電流密度は増加の一途をたどり、
エレクトロマイグレーションによる配線の断線および配
線間の短絡が問題となってきたため、近年、シリサイド
を導電膜に被覆した多層構造が配線構造として提案され
ている。（S.Shima et al,IEEE/PROC.VMIC,1984,P61） 〔発明が解決しようとする問題点〕 しかしながら、上述した配線構造では、導電膜の上面は
シリサイドで覆われるが、導電膜の側面は導電膜が露出
した構造となっているのでエレクトロマイグレーション
による配線の断線および配線間の短絡に対し、未だ十分
な耐性を持つに至っていない。Conventionally, in most cases, the wiring of a semiconductor device has a single-layer structure using a metal film containing aluminum as a main component. However, as the speed and density of semiconductor devices have increased, the current density flowing in wiring has been increasing,
Since disconnection of wiring due to electromigration and short circuit between wirings have become problems, a multilayer structure in which a conductive film is covered with silicide has been proposed as a wiring structure in recent years. (S.Shima et al, IEEE / PROC.VMIC, 1984, P61) [Problems to be solved by the invention] However, in the wiring structure described above, the upper surface of the conductive film is covered with silicide, but the side surface of the conductive film is Since the conductive film has a structure in which the conductive film is exposed, it does not yet have sufficient resistance to disconnection of wiring and short circuit between wiring due to electromigration.
本発明の目的は上記欠点を排除し、エレクトロマイグレ
ーション耐性の優れた配線構造を提供することである。An object of the present invention is to eliminate the above drawbacks and provide a wiring structure having excellent electromigration resistance.
本発明によれば、エレクトロマイグレーション耐性の優
れた第１の導電膜の直上にこの第１の導電膜に接して第
２の導電膜が設けられ、この第２の導電膜の側面および
上面がこの第２の導電膜の主成分を構成要素とする絶縁
膜で覆われた半導体装置の配線構造が得られる。According to the present invention, the second conductive film is provided immediately above the first conductive film having excellent electromigration resistance, in contact with the first conductive film, and the side surface and the upper surface of the second conductive film are A wiring structure of a semiconductor device covered with an insulating film whose main component is the second conductive film is obtained.
次に、本発明について図面を参照して説明する。第１図
は本発明の概念を示すための断面図であり、エレクトロ
マイグレーション耐性の優れた第１の導電膜１の直上に
この導電膜１に接する第２の導電膜２（主要配線材料）
が設けられ、かつ、第２の導電膜２の側面および上面が
第２の導電膜２の主成分を構成要素とする絶縁膜３で覆
われている。Next, the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing the concept of the present invention. The second conductive film 2 (main wiring material) is in contact with the conductive film 1 immediately above the first conductive film 1 having excellent electromigration resistance.
And a side surface and an upper surface of the second conductive film 2 are covered with an insulating film 3 whose main component is the second conductive film 2.
第２図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための工程順序断面図である。2A to 2C are process sequence cross-sectional views for explaining the first embodiment of the present invention.
第２図（ａ）に示すように、層間絶縁膜４の上にチタン
タングステン合金膜５をスパッタ法により約2000Å形成
し、さらに、アルミニウム膜６をスパッタ法により約１
μｍ形成する。As shown in FIG. 2 (a), a titanium-tungsten alloy film 5 is formed on the inter-layer insulating film 4 by a sputtering method to a thickness of about 2000 .ANG.
μm is formed.
次に第２図（ｂ）に示すように、通常のフォトレジスト
工程により、アルミニウム膜６およびチタンタングステ
ン合金膜５のパターニングを行なって所定の配線形状に
した後にレジストを除去する。Next, as shown in FIG. 2B, the aluminum film 6 and the titanium-tungsten alloy film 5 are patterned by a normal photoresist process to form a predetermined wiring shape, and then the resist is removed.
次に第２図（ｃ）に示すように、60℃〜100℃程度の水
中に侵すことにより、アルミニウム膜６の表面に水酸化
アルミニウム膜７を約2000Å形成する。Next, as shown in FIG. 2 (c), the aluminum hydroxide film 7 is formed on the surface of the aluminum film 6 by immersing it in water at about 60 ° C. to 100 ° C. to about 2000 liters.
このような構造の配線は、アルミニウム膜６と水酸化ア
ルミニウム膜７の界面での結合が強固であり、かつ、ア
ルミニウム膜６とチタンタングステン合金膜５の界面で
の結合も強固であるので、アルミニウム原子のアルミニ
ウム膜６表面における表面拡散が抑えられる。しかも、
チタンタングステン合金膜５はエレクトロマイグレーシ
ョン耐性の優れているので、配線全体としてエレクトロ
マイグレーション耐性が非常に優れた構造になってい
る。その上、アルミニウムを主要配線材料として使用し
ているので、安価かつ低抵抗かつ加工性に優れていると
いう利点を生かした構造となっている。In the wiring having such a structure, the bond at the interface between the aluminum film 6 and the aluminum hydroxide film 7 is strong, and the bond at the interface between the aluminum film 6 and the titanium-tungsten alloy film 5 is also strong. Surface diffusion of atoms on the surface of the aluminum film 6 is suppressed. Moreover,
Since the titanium-tungsten alloy film 5 has excellent electromigration resistance, the wiring as a whole has a very excellent electromigration resistance structure. In addition, since aluminum is used as the main wiring material, the structure has the advantages of low cost, low resistance, and excellent workability.
第３図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための工程順序断面図である。FIGS. 3A to 3C are process sequence cross-sectional views for explaining the second embodiment of the present invention.
第３図（ａ）に示すように絶縁層間膜８の上にモリブデ
ンシリサイド膜９をスパッタ法により約2000Å形成し、
さらにアルミニウム膜10をスパッタ法により約１μｍ形
成する。As shown in FIG. 3 (a), a molybdenum silicide film 9 is formed on the insulating interlayer film 8 by a sputtering method to a thickness of about 2000Å.
Further, the aluminum film 10 is formed to a thickness of about 1 μm by the sputtering method.
次に第３図（ｂ）に示すように通常のフォトレジスト工
程により、アルミニウム膜10およびモリブデンシリサイ
ド膜９のパターニングを行なって所定の配線を形成した
後にレジストを除去する。Next, as shown in FIG. 3B, the aluminum film 10 and the molybdenum silicide film 9 are patterned by a normal photoresist process to form a predetermined wiring, and then the resist is removed.
次に第３図（ｃ）に示すように500℃〜600℃程度で熱酸
化を行なうことにより、アルミニウム膜10の表面に酸化
アルミニウム膜11を約2000Å形成する。Next, as shown in FIG. 3C, thermal oxidation is performed at about 500 ° C. to 600 ° C. to form an aluminum oxide film 11 on the surface of the aluminum film 10 in an amount of about 2000 liters.
このような構造の配線は、アルミニウム膜10と酸化アル
ミニウム膜11の界面での結合が強固であり、かつ、アル
ミニウム膜10とモリブデンシリサイド膜９の界面での結
合も強固であるので、アルミニウム原子のアルミニウム
膜10表面における表面拡散が抑えられる。しかも、モリ
ブデンシリサイド膜９はエレクトロマイグレーション耐
性に優れているので、配線全体としてエレクトロマイグ
レーション耐性が非常に優れた構造になっている。その
上、アルミニウムを主要配線材料として使用しているの
で、安価かつ低抵抗かつ加工性に優れているという利点
を生かした構造となっている。In the wiring having such a structure, the bond at the interface between the aluminum film 10 and the aluminum oxide film 11 is strong, and the bond at the interface between the aluminum film 10 and the molybdenum silicide film 9 is also strong. Surface diffusion on the surface of the aluminum film 10 is suppressed. Moreover, since the molybdenum silicide film 9 has excellent electromigration resistance, the wiring as a whole has a structure with very excellent electromigration resistance. In addition, since aluminum is used as the main wiring material, the structure has the advantages of low cost, low resistance, and excellent workability.
以上説明したように、本発明の配線構造は、主要配線材
料の底面をエレクトロマイグレーション耐性の優れた異
種の導電膜で覆い、かつ、側面および上面をこの主要配
線材料の主成分を構成要素とする絶縁膜で覆うことによ
り、エレクトロマイグレーション耐性の非常に優れた構
造となっているので、半導体装置を高速化および高密度
化させる効果がある。さらに、主要配線材料としてアル
ミニウムを使用することができるので、安価かつ低抵抗
かつ加工性に優れているという利点を生かすことができ
その効果は大きい。As described above, in the wiring structure of the present invention, the bottom surface of the main wiring material is covered with a different type of conductive film having excellent electromigration resistance, and the side surfaces and the top surface have the main components of the main wiring material as constituent elements. By covering with an insulating film, the structure has a very excellent electromigration resistance, so that it has an effect of increasing the speed and density of the semiconductor device. Furthermore, since aluminum can be used as the main wiring material, the advantages of low cost, low resistance, and excellent workability can be utilized, and the effect is great.
第１図は本発明の概念を示すための断面図、第２図
（ａ）〜（ｃ）は本発明の第１の実施例を説明するため
の工程順断面図、第３図（ａ）〜（ｃ）は本発明の第２
の実施例を説明するための工程順断面図である。 １……第１の導電膜、２……第２の導電膜、３……絶縁
膜、４……層間絶縁膜、５……チタンタングステン合金
膜、６……アルミニウム膜、７……水酸化アルミニウム
膜、８……層間絶縁膜、９……モリブデンシリサイド
膜、10……アルミニウム膜、11……酸化アルミニウム
膜。FIG. 1 is a sectional view showing the concept of the present invention, FIGS. 2 (a) to (c) are sectional views in order of steps for explaining the first embodiment of the present invention, and FIG. 3 (a). ~ (C) is the second aspect of the present invention
6A to 6C are cross-sectional views in order of the steps, for explaining the embodiment. 1 ... first conductive film, 2 ... second conductive film, 3 ... insulating film, 4 ... interlayer insulating film, 5 ... titanium tungsten alloy film, 6 ... aluminum film, 7 ... hydroxide Aluminum film, 8 ... Interlayer insulating film, 9 ... Molybdenum silicide film, 10 ... Aluminum film, 11 ... Aluminum oxide film.
Claims (4)
第１の導電膜の直上に前記第１の導電膜に接して第２の
導電膜が設けられ、かつ、前記第２の導電膜の側面およ
び上面が前記第２の導電膜の主成分を構成要素とする絶
縁膜で覆われたことを特徴とする半導体装置の配線構
造。1. A second conductive film is provided directly above the first conductive film having excellent electromigration resistance, in contact with the first conductive film, and a side surface and an upper surface of the second conductive film are provided. A wiring structure of a semiconductor device, characterized in that the wiring structure is covered with an insulating film whose main component is the second conductive film.
アルミニウムを主成分とする導電膜である特許請求の範
囲第１項記載の半導体装置の配線構造。2. The wiring structure of a semiconductor device according to claim 1, wherein the second conductive film is aluminum or a conductive film containing aluminum as a main component.
シリサイドを主成分とする導電膜である特許請求の範囲
第１項記載の半導体装置の配線構造。3. The wiring structure of a semiconductor device according to claim 1, wherein the first conductive film is a conductive film containing a refractory metal or metal silicide as a main component.
は酸化アルミニウム膜である特許請求の範囲第２項記載
の半導体装置の配線構造。4. The wiring structure of a semiconductor device according to claim 2, wherein the insulating film is an aluminum hydroxide film or an aluminum oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62201092A JPH06103694B2 (en) | 1987-08-11 | 1987-08-11 | Wiring structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62201092A JPH06103694B2 (en) | 1987-08-11 | 1987-08-11 | Wiring structure of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444045A JPS6444045A (en) | 1989-02-16 |
| JPH06103694B2 true JPH06103694B2 (en) | 1994-12-14 |
Family
ID=16435263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62201092A Expired - Lifetime JPH06103694B2 (en) | 1987-08-11 | 1987-08-11 | Wiring structure of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103694B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05182969A (en) * | 1992-01-06 | 1993-07-23 | Nec Yamagata Ltd | Semiconductor device |
-
1987
- 1987-08-11 JP JP62201092A patent/JPH06103694B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6444045A (en) | 1989-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4687552A (en) | Rhodium capped gold IC metallization | |
| JP2552159B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4742014A (en) | Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor | |
| US4843453A (en) | Metal contacts and interconnections for VLSI devices | |
| US4316200A (en) | Contact technique for electrical circuitry | |
| US4619887A (en) | Method of plating an interconnect metal onto a metal in VLSI devices | |
| US4816895A (en) | Integrated circuit device with an improved interconnection line | |
| JP3106493B2 (en) | Semiconductor device | |
| JP2808616B2 (en) | Method for manufacturing semiconductor device | |
| JPH06103694B2 (en) | Wiring structure of semiconductor device | |
| JPH01255250A (en) | Forming method for multilayer interconnection | |
| JPS60227469A (en) | Semiconductor device | |
| JPH05206134A (en) | Semiconductor device and manufacture thereof | |
| JPH07183377A (en) | Semiconductor device | |
| JPH01255249A (en) | Semiconductor integrated circuit device | |
| JP3436672B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH01268152A (en) | Semiconductor device | |
| JPH04188753A (en) | Multilayer interconnection semiconductor device | |
| JP3035945B2 (en) | Semiconductor device | |
| JPH0341732A (en) | Manufacture of semiconductor device | |
| JPH0577185B2 (en) | ||
| JP3391447B2 (en) | Method for manufacturing semiconductor device | |
| JPH01268150A (en) | Semiconductor device | |
| JPS63147346A (en) | Semiconductor integrated circuit device | |
| JPH0282623A (en) | Semiconductor integrated circuit device |