JPH06103646A - Input/output controller for vtr control signal - Google Patents

Input/output controller for vtr control signal

Info

Publication number
JPH06103646A
JPH06103646A JP4252480A JP25248092A JPH06103646A JP H06103646 A JPH06103646 A JP H06103646A JP 4252480 A JP4252480 A JP 4252480A JP 25248092 A JP25248092 A JP 25248092A JP H06103646 A JPH06103646 A JP H06103646A
Authority
JP
Japan
Prior art keywords
output
control signal
unit
frequency
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4252480A
Other languages
Japanese (ja)
Other versions
JP3178111B2 (en
Inventor
Hiroyuki Seguchi
博行 瀬口
Katsutoshi Hirota
勝俊 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25248092A priority Critical patent/JP3178111B2/en
Publication of JPH06103646A publication Critical patent/JPH06103646A/en
Application granted granted Critical
Publication of JP3178111B2 publication Critical patent/JP3178111B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Abstract

PURPOSE:To reduce circuits and to reduce the burden on a host controller by processing a means for outputting the frequency information and the amplitude information of step-waves, the means for performing classification for the respective kinds of control signals and a control means with one microprocessor. CONSTITUTION:A frequency selection part 5A selects frequencies at all times from rectangular waves from a frequency extraction part 1 and a compared result from a level extraction part 2 and outputs a selected result. A sampling part 5B selects waveforms by comparing the selected result obtained from the frequency selection part 5A with the pattern of the control signal by a frame unit. A component output part 5D receives the control of a control part 5C and outputs the amplitude and the rectangular waves as the components of step-waveforms. A frame management part 5E controls the component output part 5D for the changeover of the rectangular waves by the frame unit and the changeover of whether to output or not. This processing of the respective components is performed by a CPU 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はVTRに読み書きする制
御信号の入出力制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control signal input / output control device for reading / writing a VTR.

【0002】[0002]

【従来の技術】近年、VTRの制御信号の入出力制御装
置は発振器とフレーム信号を利用するのが主流である。
2. Description of the Related Art In recent years, an input / output control device for a VTR control signal mainly uses an oscillator and a frame signal.

【0003】以下に従来のVTRの制御信号の入出力制
御装置について説明する。図2は従来のVTR制御信号
処理のブロック図である。図2の6はフレーム信号を作
成供給するフレーム信号発生部で、7はVTR制御信号
の入出力制御装置からVTRに出力する制御信号に必要
な連続波を作成する信号発生部で、8はVTRから前記
の入出力制御装置に入力された制御信号の振幅成分を抽
出してその振幅を所定の振幅値と比較して振幅比較結果
を出力するレベル抽出部で、9はVTRから前記の入出
力制御装置に入力された制御信号と同じ周波数の矩形波
に変換して、その矩形波を出力する周波数抽出部で、1
0は周波数抽出部9の矩形波にリトリガ信号を加えて出
力パルス幅を拡張するリトリガー回路を直列に接続して
第一リトリガー回路と第二リトリガー回路のアンドを出
力して、その出力とレベル抽出部8が出力する比較結果
のアンドを出力する波形選別部で、11は上位制御装置
の制御とフレーム信号発生部6から入力されるフレーム
信号によって信号発生部7から入力された信号群のフレ
ーム単位の切り替えをおこない出力する周波数切り替え
部で、12は周波数切り替え部11から入力された信号
を上記制御装置により出力するかしないか制御を受けて
VTRに対して出力の切り替えをする出力切り替え部で
ある。
A conventional VTR control signal input / output control device will be described below. FIG. 2 is a block diagram of conventional VTR control signal processing. Reference numeral 6 in FIG. 2 is a frame signal generator for generating and supplying a frame signal, 7 is a signal generator for generating a continuous wave required for a control signal output from the VTR control signal input / output control device to the VTR, and 8 is a VTR. Is a level extraction unit for extracting the amplitude component of the control signal input to the input / output control device, comparing the amplitude with a predetermined amplitude value, and outputting an amplitude comparison result. Reference numeral 9 denotes the input / output from the VTR. In the frequency extraction unit that converts the control signal input to the control device into a rectangular wave having the same frequency and outputs the rectangular wave,
0 is a series of retrigger circuits that extend the output pulse width by adding a retrigger signal to the rectangular wave of the frequency extractor 9 to output AND of the first and second retrigger circuits and extract the output and level. A waveform selection unit for outputting the AND of the comparison result output by the unit 8 is a frame unit of the signal group input from the signal generation unit 7 according to the control of the host controller and the frame signal input from the frame signal generation unit 6. Is a frequency switching unit for switching and outputting, and 12 is an output switching unit for switching the output to the VTR under the control of whether the signal input from the frequency switching unit 11 is output by the control device. .

【0004】以下に制御信号の読み書きにおける従来の
処理の流れを図2に沿って説明する。
A conventional process flow for reading and writing control signals will be described below with reference to FIG.

【0005】まず、VTRから制御信号を受信するとレ
ベル抽出部8は制御信号の振幅を所定の振幅と比較して
制御信号の振幅の方が大きいときは信号ON、小さいと
きは信号OFFとする。周波数抽出部9は制御信号を同
じ周波数の矩形波に変換する。波形選別部10は周波数
抽出部9の矩形波を第一のリトリガー回路に入力してそ
の出力パルス幅を最低周期に設定する。更にその出力の
インバータを第二のリトリガー回路に入力してその出力
パルス幅を最高周期と最低周期の差に設定する。そして
第一リトリガー回路と第二リトリガー回路の出力のアン
ドをとると所定の周波数の場合のみ矩形波が出力され
る。その出力とレベル抽出部8が出力する比較結果のア
ンドを上位制御装置に出力して上位制御装置はフレーム
単位で所定のパターンと比較をして比較結果からVTR
制御信号の種類別に区分する。次に、信号発生部7から
の信号群と、フレーム信号発生部6からのフレーム信号
が周波数切り替え部11に常時入力されている。そこで
周波数切り替え部11は上位制御装置の制御を受けフレ
ーム信号を利用して周波数切り替えをする。その出力信
号を上位制御信号の制御を受け出力切り替え部12が出
力切り替えをしてVTRに出力する。
First, when the control signal is received from the VTR, the level extraction unit 8 compares the amplitude of the control signal with a predetermined amplitude and turns the signal ON when the amplitude of the control signal is larger and turns it OFF when the amplitude of the control signal is smaller. The frequency extraction unit 9 converts the control signal into a rectangular wave having the same frequency. The waveform selection unit 10 inputs the rectangular wave of the frequency extraction unit 9 into the first retrigger circuit and sets its output pulse width to the minimum period. Further, the output inverter is input to the second re-trigger circuit to set the output pulse width to the difference between the maximum period and the minimum period. Then, when the outputs of the first retrigger circuit and the second retrigger circuit are ANDed, a rectangular wave is output only at a predetermined frequency. The output and the AND of the comparison result output by the level extraction unit 8 are output to the upper control device, and the upper control device compares with a predetermined pattern on a frame-by-frame basis, and the VTR is calculated from the comparison result.
Classify by type of control signal. Next, the signal group from the signal generator 7 and the frame signal from the frame signal generator 6 are constantly input to the frequency switching unit 11. Therefore, the frequency switching unit 11 is controlled by the host controller to switch the frequency using the frame signal. The output switching section 12 outputs the output signal to the VTR under the control of the higher-order control signal.

【0006】[0006]

【発明が解決しようとする課題】しかし、入力部では周
波数抽出部9と波形選別部10で精密で複雑な回路が必
要であり、出力部ではフレーム信号発生部6と信号発生
部7で信号発生回路や信号伝達回路が必要な上にフレー
ム単位の上位制御装置による制御が必要である。更に制
御信号の周波数と同数の波形選別部10が必要である。
However, in the input section, the frequency extraction section 9 and the waveform selection section 10 require precise and complicated circuits, and in the output section, the frame signal generation section 6 and the signal generation section 7 generate signals. In addition to the need for circuits and signal transmission circuits, control by the host controller on a frame-by-frame basis is required. Further, the same number of waveform selection units 10 as the frequency of the control signal is required.

【0007】本発明は上記従来の問題点を解決するもの
で、回路の削減と上位制御装置の負担の少ないVTR制
御装置を提供することを目的とする。
The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a VTR control device in which the number of circuits is reduced and the load on the host control device is small.

【0008】[0008]

【問題点を解決するための手段】この目的を達成するた
めに本発明のVTR制御装置は出力したい正弦波に対応
した階段波形を中間状態として取り入れた。図6より前
記の階段波形の周波数成分である矩形波と振幅成分を出
力する手段と、前記手段をフレーム単位で制御する手段
と、階段波形を作成する手段と、波形を整形する手段
と、入力波の周波数成分である矩形波を抽出する手段
と、入力波の振幅を抽出する回路と、矩形波と前記の振
幅から周波数選別をしてフレーム単位のサンプリングを
することによって制御信号の種類別に区分する手段と前
記の全手段を制御する手段から構成される。
To achieve this object, the VTR controller of the present invention incorporates a stepped waveform corresponding to a sine wave to be output as an intermediate state. 6, means for outputting a rectangular wave and an amplitude component which are frequency components of the staircase waveform, means for controlling the means on a frame-by-frame basis, means for creating a staircase waveform, means for shaping the waveform, and input A means for extracting a rectangular wave which is a frequency component of a wave, a circuit for extracting the amplitude of an input wave, and a frequency selection based on the rectangular wave and the amplitude and sampling for each frame to classify the control signals by type. And means for controlling all the above means.

【0009】[0009]

【作用】この構成によりフレーム単位で波形選別をする
ための精密回路が必要なく、信号発生源や信号伝送回路
が必要なくなり回路の負担が減る。また制御信号にたい
して幅広い応用が可能となり、上位制御装置の負担も軽
減できる。
With this configuration, a precision circuit for selecting waveforms in frame units is not required, and a signal generation source and a signal transmission circuit are not required, which reduces the load on the circuit. In addition, it can be applied to a wide range of control signals, and the burden on the host controller can be reduced.

【0010】[0010]

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】図1は本発明の実施例である制御信号処理
のブロック図である。図1の1は入力波の周波数成分で
ある矩形波を出力する周波数抽出部で、2は入力波の振
幅を固定の振幅値と比較して比較結果を出力するレベル
抽出部で、3は階段波を出力すべき制御信号に整形する
整形部で、4は階段波形の構成要素である振幅と矩形波
から階段波を作成して出力する階段波形作成部で、5は
周波数抽出部1から入力される矩形波とレベル抽出部2
から入力される比較結果から随時周波数選別とフレーム
単位の周波数選別をして、波形種別を上位制御装置に出
力し、上位制御装置の制御により出力すべき制御信号に
対応する階段波形の構成要素である振幅と矩形波を出力
する手段である。手段5の処理はCPU内で行われてい
る。手段5の構成要素である5Aは手段5に入力された
矩形波と前記の比較結果から随時周波数選別をして選別
結果を出力する周波数選別部で、5Bは周波数選別部5
Aから得た選別結果をフレーム単位で制御信号のパター
ンと比較することにより波形選別をするサンプリング部
で、5Cは手段5の入出力と手段5全体の動作の制御を
する制御部で、5Dは制御部5Cの制御を受け階段波形
の構成要素である振幅と矩形波を出力する要素出力部
で、5Eは制御部5Cに制御されていてフレーム単位の
矩形波の切り替えと出力をするかしないかの切り替えを
要素出力部5Dに対して制御しているフレーム管理部で
ある。
FIG. 1 is a block diagram of control signal processing according to an embodiment of the present invention. Reference numeral 1 in FIG. 1 is a frequency extraction unit that outputs a rectangular wave that is a frequency component of an input wave, 2 is a level extraction unit that compares the amplitude of the input wave with a fixed amplitude value, and outputs a comparison result, and 3 is a staircase. A shaping unit for shaping a wave into a control signal to be output, 4 is a staircase waveform creating unit for creating and outputting a staircase wave from the amplitude and a rectangular wave which are components of the staircase waveform, and 5 is input from the frequency extracting unit 1. Rectangular wave and level extraction unit 2
From the comparison result input from, the frequency selection and the frequency selection for each frame are performed at any time, the waveform type is output to the upper control device, and the component of the staircase waveform corresponding to the control signal to be output by the control of the higher control device is used. It is a means for outputting a certain amplitude and a rectangular wave. The processing of the means 5 is performed in the CPU. Reference numeral 5A, which is a constituent element of the means 5, is a frequency selection section for performing frequency selection from the rectangular wave input to the means 5 and the comparison result as needed and outputting the selection result. 5B is a frequency selection section 5
A sampling unit for performing waveform selection by comparing the selection result obtained from A with the pattern of the control signal in frame units, 5C is a control unit for controlling the input / output of the unit 5 and the operation of the entire unit 5, and 5D is An element output unit that outputs the amplitude and the rectangular wave which are the components of the staircase waveform under the control of the control unit 5C, and 5E is controlled by the control unit 5C to switch or output the rectangular wave for each frame. Is a frame management unit that controls the switching of the element output unit 5D.

【0012】図3は本発明で中間状態として取り入れら
れた階段波と階段波の構成要素の矩形波のタイミング図
で、図3の13から17は各々が階段波形を構成してい
る5段階に分けられた構成レベルで、18から20は各
々が矩形波のエッジである。
FIG. 3 is a timing diagram of a staircase wave and a rectangular wave of the staircase wave component incorporated as an intermediate state in the present invention. 13 to 17 in FIG. At the separated configuration levels, 18 to 20 are each edges of a rectangular wave.

【0013】図4はVTR制御信号のパターンの例で、
(a)は間欠波として代表的なプログラムキュートーン
のパターンで、(b)は連続波のパターンである。この
連続波には400Hzと1kHzと1.7kHzが多用
されている。図4の21は波形が出力されているON状
態で、22は波形が出力されていないOFF状態であ
る。
FIG. 4 shows an example of a VTR control signal pattern.
(A) is a typical program cue tone pattern as an intermittent wave, and (b) is a continuous wave pattern. 400 Hz, 1 kHz and 1.7 kHz are frequently used for this continuous wave. Reference numeral 21 in FIG. 4 is an ON state in which a waveform is output, and 22 is an OFF state in which no waveform is output.

【0014】図5は周波数選別部5Aで矩形波の周期を
求めるためにあらかじめ用意しておくテーブルの例であ
る。例えば400Hzと1kHzと1.7kHzが制御
信号で用いられ、誤差を10%としたとき前記の3種類
の周波数に対して誤差を考慮にいれた6つの所定の周期
をテーブルに格納しておく。このテーブル内の値と矩形
波の周期の比較によって矩形波の周期求めることができ
る。図5の23と24は誤差を10%とした時の400
Hzと判断することができる最高周期と最低周期であ
る。
FIG. 5 shows an example of a table prepared in advance for obtaining the period of the rectangular wave in the frequency selection unit 5A. For example, 400 Hz, 1 kHz, and 1.7 kHz are used in the control signal, and when the error is 10%, six predetermined cycles considering the error for the above three types of frequencies are stored in the table. The period of the rectangular wave can be obtained by comparing the values in this table with the period of the rectangular wave. 23 and 24 in FIG. 5 are 400 when the error is 10%.
It is the highest cycle and the lowest cycle that can be determined as Hz.

【0015】以下に図1で制御信号処理の流れを説明す
る。まずVTRから制御信号を読み込むと周波数抽出部
1は前記の制御信号と同じ周波数の矩形波を出力して、
レベル抽出部2は制御信号の振幅を所定の最大振幅値と
所定の最小振幅値との比較をして振幅比較結果を出力す
る。前記の矩形波と振幅比較結果を入力した周波数選別
部5Aでは常時矩形波のエッジを監視していて前記矩形
波の周期と図5のテーブルの周期との比較をして随時周
波数選別をする。400Hzの信号が入力された場合に
は、図5の23と比較すると、テーブルの周期の方が大
きいので24と比較する。ここでテーブルの周期より矩
形波の周期の方が大きいので400Hzと判断される。
そして前記の随時周波数選別の結果を制御部5Cに出力
して、前記の随時周波数選別の結果が所定の周期と確認
された場合には、サンプリング部5Bがフレーム単位の
タイミングで前記のVTR制御信号のパターンと比較
し、制御部5Cにパターン比較結果を出力する。例え
ば、随時周波数選別で1.7kHzと判断されるとサン
プリング部5Bがフレーム単位で随時周波数選別の結果
と振幅比較結果を確認して図4の(a)に示されるプロ
グラムキュートーンのパターンと照合する。この照合処
理で同じと判断されている間は制御部5Cにパターン照
合を通知して、不照合と判断されるとサンプリング部5
Bは停止する。そして制御部5Cが上位制御装置に前記
の随時周波数選別結果と前記の比較結果を出力する。
The flow of control signal processing will be described below with reference to FIG. First, when the control signal is read from the VTR, the frequency extraction unit 1 outputs a rectangular wave having the same frequency as the control signal,
The level extraction unit 2 compares the amplitude of the control signal with a predetermined maximum amplitude value and a predetermined minimum amplitude value, and outputs an amplitude comparison result. The frequency selection unit 5A, to which the rectangular wave and the amplitude comparison result are input, constantly monitors the edge of the rectangular wave and compares the period of the rectangular wave with the period of the table of FIG. 5 to perform frequency selection at any time. When a signal of 400 Hz is input, the cycle of the table is larger than that of 23 in FIG. Here, since the period of the rectangular wave is longer than the period of the table, it is determined to be 400 Hz.
Then, the result of the occasional frequency selection is output to the control unit 5C, and when the result of the occasional frequency selection is confirmed to be a predetermined cycle, the sampling unit 5B causes the VTR control signal to be generated at the frame unit timing. The pattern comparison result is output to the control unit 5C. For example, if it is determined that the frequency is 1.7 kHz by the frequency selection, the sampling unit 5B checks the result of the frequency selection and the amplitude comparison result on a frame-by-frame basis and collates the pattern with the program cue tone pattern shown in FIG. To do. The pattern matching is notified to the control unit 5C while it is determined that they are the same in this matching processing, and when it is determined that there is no matching, the sampling unit 5
B stops. Then, the control unit 5C outputs the above frequency selection result and the above comparison result to the host controller at any time.

【0016】次に上位制御装置から制御信号出力の指令
を受けると制御部5Cは出力信号の種別により前記のV
TR制御信号のパターンをフレーム管理部5Eに出力し
て、出力制御信号の8分の1周期のタイミングで要素出
力部5Dを動作させる。これは前記の構成レベルを5段
階に分けると1周期は8等分されるからである。前記の
タイミングで動作する要素出力部5Dはエッジ18と構
成レベル13、エッジ19と構成レベル14、エッジ2
0と構成レベル15というように矩形波のエッジと次に
ラッチする構成レベルを出力する。そしてフレーム管理
部5Eは前記のパターンにより要素出力部5Dが出力す
る矩形波をフレーム単位でON状態21の時には出力し
て、OFF状態22の時には出力しないように切り替え
を行う。前記の階段波の構成要素であるレベルと矩形波
を入力した階段波形作成部4がエッジ18で構成レベル
14をラッチし、エッジ19で構成レベル13をラッチ
し、エッジ20で構成レベル14をラッチする。このよ
うに矩形波のエッジであらかじめ入力されていた構成レ
ベルをラッチして階段波を作成する。前記の階段波を整
形部3で階段波形を出力すべき制御信号に整形する。
Next, when a control signal output command is received from the host controller, the control section 5C outputs the V signal according to the type of the output signal.
The pattern of the TR control signal is output to the frame management unit 5E, and the element output unit 5D is operated at the timing of ⅛ cycle of the output control signal. This is because one cycle is divided into eight equal parts when the above-mentioned configuration level is divided into five steps. The element output unit 5D operating at the above timing includes the edge 18, the configuration level 13, the edge 19, the configuration level 14, the edge 2
It outputs the edge of the rectangular wave and the configuration level to be latched next, such as 0 and configuration level 15. Then, the frame management unit 5E performs switching so that the rectangular wave output by the element output unit 5D is output on a frame-by-frame basis in the ON state 21 and not in the OFF state 22 according to the above pattern. The staircase waveform creating unit 4 to which the level and the rectangular wave, which are the constituent elements of the staircase wave, are input, latches the configuration level 14 at the edge 18, latches the configuration level 13 at the edge 19, and latches the configuration level 14 at the edge 20. To do. In this way, the staircase wave is created by latching the constituent level that was previously input at the edge of the rectangular wave. The staircase wave is shaped by the shaping unit 3 into a control signal for outputting a staircase waveform.

【0017】従って、前記のタイミングの調整と上記の
パターンのテーブルを作成することにより複数の連続波
や間欠波を実現できる。このように回路の削除と上位制
御装置の負担の軽減ができるのできわめて有利である。
Therefore, a plurality of continuous waves and intermittent waves can be realized by adjusting the timing and creating the table of the above pattern. In this way, the circuit can be deleted and the load on the host controller can be reduced, which is extremely advantageous.

【0018】なお、要素出力部5Dで出力する矩形波に
対してXORをとって矩形波の周波数を倍にすると要素
出力部5Dで割り込みをかけるときカウンタ値を倍にす
ることができるので要素出力部5Dの負担が半減する。
If the frequency of the rectangular wave is doubled by XORing the rectangular wave output from the element output unit 5D, the counter value can be doubled when the interrupt is applied at the element output unit 5D. The load on the part 5D is halved.

【0019】[0019]

【発明の効果】以上により本発明のVTR制御装置は、
回路の削減ができて、入力時のフレーム単位のパターン
データとの比較や出力時のフレーム単位の切り替え操作
など上位制御装置の負担の軽減が図れた上に複数の連続
信号や間欠信号の処理ができ、処理信号変更の融通性も
あり、きわめて有利である。
As described above, the VTR control device of the present invention is
The number of circuits can be reduced, and the load on the host controller such as comparison with pattern data in frame units at the time of input and switching operation in frame units at the time of output can be reduced, and processing of multiple continuous signals and intermittent signals can be performed. This is very advantageous because it is possible and the processing signal can be changed.

【図面の簡単な説明】[Brief description of drawings]

【図1】VTR制御装置における本発明の処理のブロッ
ク図
FIG. 1 is a block diagram of processing of the present invention in a VTR control device.

【図2】従来の処理のブロック図FIG. 2 is a block diagram of conventional processing.

【図3】階段波を矩形波のタイミング図[Fig.3] Timing diagram of staircase wave and rectangular wave

【図4】VTR制御信号のパターン図FIG. 4 is a pattern diagram of a VTR control signal.

【図5】周波数選別用テーブルの図FIG. 5 is a diagram of a frequency selection table.

【図6】本発明の構成手段の関連図FIG. 6 is a related diagram of constituent means of the present invention.

【符号の説明】[Explanation of symbols]

1 周波数抽出部 2 レベル抽出部 3 整形部 4 階段波形作成部 5 制御信号選別と制御信号に対応する階段波の構成で
ある振幅と矩形波の出力部 5A 周波数選別部 5B サンプリング部 5C 制御部 5D 振幅と矩形波の要素出力部 5E 出力用フレーム管理部 6 フレーム信号発生部 7 信号発生部 8 入力信号の振幅の比較結果抽出部 9 入力信号の周波数選別抽出部 10 周波数選別と振幅比較から波形選別部 11 出力信号切り替え部 12 出力切り替え部 13 階段波形構成レベル 14 階段波形構成レベル 15 階段波形構成レベル 16 階段波形構成レベル 17 階段波形構成レベル 18 矩形波エッジ 19 矩形波エッジ 20 矩形波エッジ 21 信号OK状態 22 信号OFF状態 23 最高周期 24 最低周期
1 frequency extraction unit 2 level extraction unit 3 shaping unit 4 staircase waveform generation unit 5 control signal selection and amplitude and rectangular wave output unit that is the configuration of the staircase wave corresponding to the control signal 5A frequency selection unit 5B sampling unit 5C control unit 5D Amplitude and rectangular wave element output unit 5E Output frame management unit 6 Frame signal generation unit 7 Signal generation unit 8 Input signal amplitude comparison result extraction unit 9 Input signal frequency selection extraction unit 10 Frequency selection and amplitude comparison waveform selection Part 11 Output signal switching unit 12 Output switching unit 13 Staircase waveform configuration level 14 Staircase waveform configuration level 15 Staircase waveform configuration level 16 Staircase waveform configuration level 17 Staircase waveform configuration level 18 Rectangular wave edge 19 Rectangular wave edge 20 Rectangular wave edge 21 Signal OK State 22 Signal OFF state 23 Maximum period 24 Minimum period

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 階段波の周波数情報と、振幅情報を出力
する手段と、前記手段に対して出力するかしないかフレ
ーム単位の制御をする手段と、前記の周波数情報と振幅
情報から階段波を作成する手段と、階段波を制御信号に
整形する手段と、入力波の周波数情報を抽出する手段
と、入力波の振幅情報を抽出する手段と、前記の周波数
情報と振幅情報により周波数別に区分する手段と、その
結果とフレーム単位のタイミングから制御信号の種類別
に区分する手段と、前記の全手段を制御する手段とを備
え、 前記の階段波形の周波数情報と振幅情報を出力する手段
と前記の入力波を制御信号の種類別に区分する手段と制
御手段とを連続信号と間欠信号の複数の信号に対してひ
とつのマイクロプロセッサで処理することが特徴である
VTR制御信号の入出力制御装置。
1. A means for outputting frequency information and amplitude information of a staircase wave, a means for controlling whether to output to the means in frame units, and a staircase wave from the frequency information and the amplitude information. A means for creating, a means for shaping a staircase wave into a control signal, a means for extracting frequency information of an input wave, a means for extracting amplitude information of an input wave, and a division by frequency based on the frequency information and the amplitude information. Means, a means for classifying the result and the timing of each frame according to the type of the control signal, a means for controlling all the means, and means for outputting the frequency information and the amplitude information of the staircase waveform, and A VTR control signal characterized by processing a unit for classifying an input wave according to the type of control signal and a control unit for a plurality of continuous signals and intermittent signals with a single microprocessor. Input and output control unit.
JP25248092A 1992-09-22 1992-09-22 Input / output control device for VTR control signal Expired - Fee Related JP3178111B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25248092A JP3178111B2 (en) 1992-09-22 1992-09-22 Input / output control device for VTR control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25248092A JP3178111B2 (en) 1992-09-22 1992-09-22 Input / output control device for VTR control signal

Publications (2)

Publication Number Publication Date
JPH06103646A true JPH06103646A (en) 1994-04-15
JP3178111B2 JP3178111B2 (en) 2001-06-18

Family

ID=17237969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25248092A Expired - Fee Related JP3178111B2 (en) 1992-09-22 1992-09-22 Input / output control device for VTR control signal

Country Status (1)

Country Link
JP (1) JP3178111B2 (en)

Also Published As

Publication number Publication date
JP3178111B2 (en) 2001-06-18

Similar Documents

Publication Publication Date Title
US6553057B1 (en) Circuit and method for linear control of a spread spectrum transition
US5126691A (en) Variable clock delay circuit
US5638017A (en) Pulse width modulation circuit
KR100313255B1 (en) Combinational delay circuit for a digital frequency multiplier
US7061293B2 (en) Spread spectrum clock generating circuit
JPH06103646A (en) Input/output controller for vtr control signal
US8963527B2 (en) EMI mitigation of power converters by modulation of switch control signals
US7149271B2 (en) Driver driving method, driver circuit, transmission method using driver, and control circuit
CN108039851A (en) A kind of control method of LRA motors driving chip, apparatus and system
JP4021710B2 (en) Clock modulation circuit
KR920007931Y1 (en) Scan line drive circuit in display device
US4173915A (en) Programmable dynamic filter
JPH0668658A (en) Input/output controller for vtr control signal
WO2017013723A1 (en) Power conversion device and method for reducing output current noise therefrom
JP3175318B2 (en) Output control device for VTR control signal
JP2988360B2 (en) Clock generation circuit
US3956897A (en) Digital transfer control system for dual mode turbine operation
US4941075A (en) Timing correction for square wave inverter power poles
JP2000002757A (en) Data.pattern generator
JP2757090B2 (en) Divider / multiplier circuit
JPS58101520A (en) Input signal discriminating circuit
JPH07295513A (en) Control circuit for liquid crystal display device
JP2502615B2 (en) Phase control circuit
JPS5919648B2 (en) Frequency multi-step control circuit of digital frequency controlled oscillator
JPH04253207A (en) Switching type voltage controlled loop

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees