JP3175318B2 - Output control device for VTR control signal - Google Patents

Output control device for VTR control signal

Info

Publication number
JP3175318B2
JP3175318B2 JP21107592A JP21107592A JP3175318B2 JP 3175318 B2 JP3175318 B2 JP 3175318B2 JP 21107592 A JP21107592 A JP 21107592A JP 21107592 A JP21107592 A JP 21107592A JP 3175318 B2 JP3175318 B2 JP 3175318B2
Authority
JP
Japan
Prior art keywords
output
vtr
staircase
wave
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21107592A
Other languages
Japanese (ja)
Other versions
JPH0660479A (en
Inventor
博行 瀬口
勝俊 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP21107592A priority Critical patent/JP3175318B2/en
Publication of JPH0660479A publication Critical patent/JPH0660479A/en
Application granted granted Critical
Publication of JP3175318B2 publication Critical patent/JP3175318B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はVTRに読み書きする
TR制御信号を出力する制御装置に関するものである。
BACKGROUND OF THE INVENTION This invention is V to read and write to the VTR
The present invention relates to a control device that outputs a TR control signal.

【0002】[0002]

【従来の技術】近年、放送局等において、400Hz或
いは1kHz或いは1.7kHzの連続波や間欠波で構
成されるVTR制御信号をテープに記録し、再生したV
TR制御信号が連続波か間欠波か、またその周波数はど
れかによって、VTRを様々に制御することが行われて
いる。このようなVTR制御信号を出力する制御装置は
発振器とフレーム信号を利用するのが主流である。
2. Description of the Related Art In recent years, broadcasting stations and the like have
Or 1 kHz or 1.7 kHz continuous wave or intermittent wave.
The VTR control signal generated is recorded on the tape, and the reproduced V
If the TR control signal is continuous or intermittent,
Depending on this, the VTR is controlled in various ways.
I have. Control apparatus for outputting such VT R control signal is the mainstream to use an oscillator and a frame signal.

【0003】以下に従来のVTR制御信号の出力制御装
置について説明する。図2は従来のVTR制御信号処理
のブロック図である。図2の4はフレーム信号を作成供
給するフレーム信号発生部で、5はVTR制御信号の出
力制御装置からVTRに出力する制御信号に必要な複数
の周波数の連続波で構成される信号群を作成する信号発
生部で、6は上位制御装置の制御とフレーム信号発生部
4から入力されるフレーム信号によって信号発生部5か
ら入力された複数の周波数の連続波で構成される信号群
フレーム単位切り替える周波数切り替え部で、7は
周波数切り替え部6から入力された信号を上記制御装置
により出力するかしないか制御を受けてVTRに対して
出力の切り替えをする出力切り替え部である。
[0003] Hereinafter, the output control apparatus of a conventional VT R control signal will be described. FIG. 2 is a block diagram of the conventional VTR control signal processing. Reference numeral 4 in FIG. 2 denotes a frame signal generation unit for generating and supplying a frame signal. Reference numeral 5 denotes a plurality of control signals necessary for a control signal output from the VTR control signal output control device to the VTR.
6 is a signal generator for generating a signal group composed of continuous waves having the frequencies of: a plurality of frequencies input from the signal generator 5 based on the control of the host controller and the frame signal input from the frame signal generator 4 Signal group composed of continuous waves
In switched El frequency switching unit in units of frames, and 7 is the output switching unit for switching between outputting a signal input from the frequency switching unit 6 with respect to VTR receives the control whether to output by the control unit .

【0004】以下に制御信号の読み書きにおける従来の
処理の流れを図2に沿って説明する。
A conventional processing flow for reading and writing a control signal will be described below with reference to FIG.

【0005】まず、信号発生部5からの信号群と、フレ
ーム信号発生部4からのフレーム信号が周波数切り替え
部6に常時入力されている。そこで周波数切り替え部6
は上位制御装置の制御を受けフレーム信号を利用しフレ
ーム単位で周波数切り替えをする。その出力信号を上位
制御信号の制御を受け出力切り替え部7が出力切り替え
をしてVTRに出力する。
First, a signal group from the signal generator 5 and a frame signal from the frame signal generator 4 are always input to the frequency switching unit 6. Therefore, the frequency switching unit 6
Is controlled by the host controller and uses the frame signal to
The frequency is switched in frame units . Under the control of the higher-level control signal, the output switching unit 7 switches the output signal and outputs the output signal to the VTR.

【0006】[0006]

【発明が解決しようとする課題】しかし、フレーム信号
発生部4と信号発生部5で信号発生回路や信号伝達回路
が必要な上にフレーム単位の上位制御装置による制御が
必要である。
However, the frame signal generator 4 and the signal generator 5 require a signal generation circuit and a signal transmission circuit, and also require control by a higher-level control device for each frame.

【0007】本発明は上記従来の問題点を解決するもの
で、回路の削減と上位制御装置の負担の少ないVTR制
御装置を提供することを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems and to provide a VTR control device in which the number of circuits is reduced and the burden on a host control device is reduced.

【0008】[0008]

【課題を解決するための手段】この目的を達成するため
に本発明のVTR制御信号の出力制御装置は、矩形波と
階段波の振幅情報とを出力する要素出力部と、前記矩形
波をフレーム単位で切換えるフレーム管理部と、前記矩
形波と振幅情報とから階段波を作成する階段波作成部と
を備え、前記要素出力部と前記フレーム管理部とがひと
つのマイクロプロセッサ内に設けられたものである
Means for Solving the Problems] output control unit of the VTR control signal of the present invention in order to achieve the object, a rectangular wave
An element output unit for outputting amplitude information of the staircase wave, and the rectangle
A frame management unit for switching waves in frame units;
A staircase wave creation unit that creates a staircase wave from the shape wave and the amplitude information
Wherein the element output unit and the frame management unit are
In one microprocessor

【0009】[0009]

【作用】この構成によりフレーム単位で波形選別をする
ための精密回路が必要なく、信号発生源や信号伝送回路
が必要なくなり回路の負担が減るので、幅広い応用が可
能となり、上位制御装置の負担も軽減できる。
With this structure, a precision circuit for selecting a waveform in units of frames is not required, and a signal generation source and a signal transmission circuit are not required, thereby reducing the load on the circuit. Can be reduced.

【0010】[0010]

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】図1は本発明の実施例である制御信号処理
のブロック図である。図1の1は上位制御装置の制御に
より出力すべき制御信号に対応する階段波の瞬時振幅の
要素を表す振幅情報と階段波の周波数の要素を表し複数
の周波数を有する矩形波を出力する手段で、2は前記
の振幅情報と矩形波から階段波形を作成する階段波形作
成部で、3は階段波形を出力すべき制御信号である連続
に整形する整形部である。手段1の処理はCPU内で
行われている。手段1の構成要素である1Aは手段1の
入出力と手段1全体の動作の制御をする制御部で、1B
は制御部1Aの制御を受け階段波形の構成要素である振
幅と矩形波を出力する要素出力部で、1Cは制御部1A
に制御されていてフレーム単位の矩形波周波数の切り替
えと出力するかしないかの切り替えを要素出力部1Bに
対して制御しているフレーム管理部である。
FIG. 1 is a block diagram of control signal processing according to an embodiment of the present invention. 1 of FIG. 1 shows the instantaneous amplitude of the staircase wave corresponding to the control signal to be output under the control of the host controller .
The amplitude information that represents the element and the frequency element of the staircase wave
Continuous means for outputting a rectangular wave having a frequency of 2 in step-like waveform generating unit configured to generate a staircase waveform from the amplitude information and the rectangular wave, 3 is a control signal to be output staircase waveform
It is a shaping unit that shapes waves . The processing of the means 1 is performed in the CPU. 1A which is a component of the means 1 is a control unit for controlling the input / output of the means 1 and the operation of the whole means 1.
Is an element output section that outputs amplitude and a rectangular wave which are components of the staircase waveform under the control of the control section 1A.
And controls the switching of whether or not to output the rectangular wave frequency in frame units to the element output unit 1B.

【0012】図3は本発明で中間状態として取り入れら
れた階段波と階段波の構成要素の矩形波のタイミング図
で、図3の8から12は各々が階段波形を構成している
5段階に分けられた構成レベルで、13から20は各々
が矩形波のエッジである。
FIG. 3 is a timing chart of the staircase wave introduced as an intermediate state in the present invention and the square wave of the constituent elements of the staircase wave. FIGS. In the separate configuration levels, 13 to 20 are each the edges of a square wave.

【0013】図4はVTR制御信号のパターンの例で、
(a)は間欠波として代表的なプログラムキュートーン
のパターンで、(b)は連続波のパターンである。この
連続波には400Hzと1kHzと1.7kHzが多用されて
いる。図4の21は波形が出力されているON状態で、
22は波形が出力されていないOFF状態である。
FIG. 4 shows an example of a VTR control signal pattern.
(A) is a pattern of a typical program cue tone as an intermittent wave, and (b) is a pattern of a continuous wave. 400 Hz, 1 kHz and 1.7 kHz are frequently used for this continuous wave. 4 is an ON state where a waveform is output.
Reference numeral 22 denotes an OFF state in which no waveform is output.

【0014】以下に図1で制御信号処理の流れを説明す
る。まず上位制御装置から制御信号出力の指令を受ける
と制御部1Aは出力信号の種別により前記のVTR制御
信号のパターンをフレーム管理部1Cに出力して、出力
制御信号の8分の1周期のタイミングで要素出力部1B
を動作させる。これは前記の構成レベルを5段階に分け
ると1周期は8等分されるからである。従って、要素出
力部1Bから出力される矩形波の周波数は、400H
z、1kHz、1.7kHzの夫々8倍の周波数の内の
何れかとなる。前記のタイミングで動作する要素出力部
1Bはエッジ13と構成レベル8、エッジ14と構成レ
ベル9、エッジ15と構成レベル10、エッジ16と構
成レベル11、エッジ17と構成レベル12、エッジ1
8と構成レベル11、エッジ19と構成レベル10、エ
ッジ20と構成レベル9というように矩形波のエッジと
次にラッチする構成レベルを出力する。そしてフレーム
管理部1Cは前記のパターンにより要素出力部1Bが出
力する矩形波をフレーム単位でON状態21の時には出
力して、OFF状態22の時には出力しないように切り
替えを行う。前記の階段波の構成要素であるレベルと矩
形波を入力した階段波形作成部2がエッジ13で構成レ
ベル9をラッチし、エッジ14で構成レベル8をラッチ
し、エッジ15で構成レベル9をラッチし、エッジ16
で構成レベル10をラッチし、エッジ17で構成レベル
11をラッチし、エッジ18で構成レベル12をラッチ
し、エッジ19で構成レベル11をラッチし、エッジ2
0で構成レベル10をラッチする。このように矩形波の
エッジであらかじめ入力されていた構成レベルをラッチ
して階段波を作成する。前記の階段波を整形部3で階段
波形をVTRに出力すべき滑らかな波形のVTR制御信
号に整形する。
The flow of control signal processing will be described below with reference to FIG. First, when a control signal output command is received from the host controller, the control unit 1A outputs the pattern of the VTR control signal to the frame management unit 1C according to the type of the output signal, and the timing of the 1/8 cycle of the output control signal And element output section 1B
To work. This is because if the above configuration levels are divided into five stages, one cycle is equally divided into eight. Therefore, the element
The frequency of the rectangular wave output from the power unit 1B is 400H
z, 1 kHz, 1.7 kHz
Either. The element output unit 1B that operates at the above-mentioned timings includes edge 13 and configuration level 8, edge 14 and configuration level 9, edge 15 and configuration level 10, edge 16 and configuration level 11, edge 17 and configuration level 12, and edge 1
8 and the configuration level 11, the edge 19 and the configuration level 10, the edge 20 and the configuration level 9, and output the edge of the rectangular wave and the configuration level to be latched next. Then, the frame management unit 1C performs switching so that the rectangular wave output from the element output unit 1B is output in frame units in the ON state 21 and not output in the OFF state 22 according to the pattern described above. The staircase waveform creating unit 2 which inputs the level and the square wave, which are the components of the staircase wave, latches the configuration level 9 at the edge 13, latches the configuration level 8 at the edge 14, and latches the configuration level 9 at the edge 15. And edge 16
Latches configuration level 10 at edge 17, latches configuration level 11 at edge 17, latches configuration level 12 at edge 18, latches configuration level 11 at edge 19, and edge 2
At 0, the configuration level 10 is latched. In this way, the configuration level input in advance at the edge of the rectangular wave is latched to create a staircase wave. Shaping the staircase to VTR control signals smooth waveform to be output staircase waveform VTR in shaping unit 3.

【0015】従って、前記のタイミングの調整と上記の
パターンのテーブルを作成することにより複数の連続波
や間欠波を実現できる。このように回路の削除と上位制
御装置の負担の軽減ができるのできわめて有利である。
Therefore, a plurality of continuous waves and intermittent waves can be realized by adjusting the timing and creating the table of the pattern. As described above, the circuit can be eliminated and the burden on the host controller can be reduced, which is extremely advantageous.

【0016】なお、要素出力部1Bで出力する矩形波に
対してXORをとって矩形波の周波数を倍にすると要素
出力部1Bで割り込みをかけるときカウンタ値を倍にす
ることができるので要素出力部1Bの負担が半減する。
If the rectangular wave output from the element output unit 1B is XORed and the frequency of the rectangular wave is doubled, the counter value can be doubled when an interrupt is generated at the element output unit 1B. The burden on the unit 1B is reduced by half.

【0017】[0017]

【発明の効果】以上により本発明のVTR制御装置は、
回路の削減ができ、フレーム信号と入出力信号の同期操
作や入力時のフレーム単位のパターンデータとの比較や
出力時のフレーム単位の切り替え操作など上位制御装置
の負担の軽減が図れた上に複数の連続信号や間欠信号の
処理ができ、処理信号変更の融通性もあり、きわめて有
効である。
As described above, the VTR control device of the present invention is
Circuits can be reduced, and the load on the host controller can be reduced, such as by synchronizing frame signals with input / output signals, comparing pattern data in frame units at input, and switching frame units at output. This is very effective because it can process continuous or intermittent signals, and has flexibility in changing the processed signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】VTR制御装置における本発明の処理のブロッ
ク図
FIG. 1 is a block diagram of a process of the present invention in a VTR control device.

【図2】従来の処理のブロック図FIG. 2 is a block diagram of a conventional process.

【図3】階段波と矩形波のタイミング図FIG. 3 is a timing chart of a staircase wave and a square wave.

【図4】VTR制御信号のパターン図FIG. 4 is a pattern diagram of a VTR control signal.

【図5】本発明の構成手段の関連図FIG. 5 is a related diagram of constituent means of the present invention.

【符号の説明】[Explanation of symbols]

1 制御信号に対応する階段波の構成である振幅と矩形
波の出力 1A 制御部 1B 振幅と矩形波の出力 1C 出力用フレーム管理 2 階段波を作成 3 階段波を制御信号に整形 4 フレーム信号出力 5 信号発生 6 出力信号切り替え 7 出力切り替え 8 階段波形構成レベル 9 階段波形構成レベル 10 階段波形構成レベル 11 階段波形構成レベル 12 階段波形構成レベル 13 矩形波エッジ 14 矩形波エッジ 15 矩形波エッジ 16 矩形波エッジ 17 矩形波エッジ 18 矩形波エッジ 19 矩形波エッジ 20 矩形波エッジ 21 信号ON状態 22 信号OFF状態
1 Output of amplitude and rectangular wave which is a configuration of staircase wave corresponding to control signal 1A Control unit 1B Output of amplitude and rectangular wave 1C Frame management for output 2 Create staircase wave 3 Shape staircase wave into control signal 4 Output frame signal 5 Signal generation 6 Output signal switching 7 Output switching 8 Staircase waveform configuration level 9 Staircase waveform configuration level 10 Staircase waveform configuration level 11 Staircase waveform configuration level 12 Staircase waveform configuration level 13 Rectangular wave edge 14 Rectangular wave edge 15 Rectangular wave edge 16 Rectangular wave Edge 17 Rectangular wave edge 18 Rectangular wave edge 19 Rectangular wave edge 20 Rectangular wave edge 21 Signal ON state 22 Signal OFF state

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 階段波の周波数要素を表し複数の周波数
を有する矩形波と前記階段波の各期間の振幅要素を表す
振幅情報を出力する要素出力部と、前記矩形波の周波
数およびON/OFFをフレーム単位で切換えるフレー
ム管理部と、前記切り換えられた矩形波と振幅情報
VTRへ出力するVTR制御信号としての階段波を作
成する階段波作成部とを備え、前記要素出力部と前記フ
レーム管理部とがひとつのマイクロプロセッサ内に設け
られ、複数の周波数の連続的なもしくは間欠的な階段波
を作成するよう処理を行うことを特徴とするVTR制御
信号の出力制御装置。
1. A plurality of frequencies representing frequency components of a staircase wave
An element output unit for outputting the <br/> amplitude information representing the amplitude component of each period of the square wave and the staircase with, frequency of the square wave
Frame that switches the number and ON / OFF in frame units
Comprising a-management unit, and a staircase wave generating unit configured to generate a staircase waveform as VTR control signal for outputting the switched rectangular-wave amplitude information whether to <br/> et VTR, the said element output unit off
Frame management unit is provided in one microprocessor
Continuous or intermittent staircase waves of multiple frequencies
An output control device for a VTR control signal, wherein the output control device performs a process to create a VTR.
JP21107592A 1992-08-07 1992-08-07 Output control device for VTR control signal Expired - Fee Related JP3175318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21107592A JP3175318B2 (en) 1992-08-07 1992-08-07 Output control device for VTR control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21107592A JP3175318B2 (en) 1992-08-07 1992-08-07 Output control device for VTR control signal

Publications (2)

Publication Number Publication Date
JPH0660479A JPH0660479A (en) 1994-03-04
JP3175318B2 true JP3175318B2 (en) 2001-06-11

Family

ID=16599995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21107592A Expired - Fee Related JP3175318B2 (en) 1992-08-07 1992-08-07 Output control device for VTR control signal

Country Status (1)

Country Link
JP (1) JP3175318B2 (en)

Also Published As

Publication number Publication date
JPH0660479A (en) 1994-03-04

Similar Documents

Publication Publication Date Title
US5101092A (en) Method for reducing the generation of noise during arc welding
JP3175318B2 (en) Output control device for VTR control signal
RU2000126468A (en) METHOD FOR REDUCING ENERGY CONSUMPTION AND PORTABLE ELECTRONIC DEVICE AND ENTERTAINMENT SYSTEM INTENDED FOR IMPLEMENTATION OF THIS METHOD
JPH04200294A (en) Inverter device
KR920007931Y1 (en) Scan line drive circuit in display device
JP3178111B2 (en) Input / output control device for VTR control signal
JPH0668658A (en) Input/output controller for vtr control signal
JPH0660576A (en) Servo signal write device
JPS62163130A (en) Working speed controller for microcomputer
JPS62232053A (en) Operation speed controlling device for microcomputer
JP2988360B2 (en) Clock generation circuit
KR920704271A (en) Circuit apparatus and method for adjusting the access arm of a disk storage system
JP2751638B2 (en) Tracking servo device
JPH0528807Y2 (en)
JPH05189991A (en) Peak hold circuit
JPH0251714A (en) System clock generator
JPS58107930A (en) Clock controlling system
JPS6333073A (en) Television video synthesizing circuit
KR940004333Y1 (en) Still screen recording device of vtr
JPH066193A (en) Pulse width modulation circuit
JPH01293774A (en) Treatment of video signal
JPS6261143A (en) Input/output control device
JPS63193606A (en) Pulse adjusting circuit
JPH06103689A (en) Floppy disk controller
JPS60154361A (en) Signal processing circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees