JP3178111B2 - Input / output control device for VTR control signal - Google Patents

Input / output control device for VTR control signal

Info

Publication number
JP3178111B2
JP3178111B2 JP25248092A JP25248092A JP3178111B2 JP 3178111 B2 JP3178111 B2 JP 3178111B2 JP 25248092 A JP25248092 A JP 25248092A JP 25248092 A JP25248092 A JP 25248092A JP 3178111 B2 JP3178111 B2 JP 3178111B2
Authority
JP
Japan
Prior art keywords
unit
frequency
vtr
control signal
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25248092A
Other languages
Japanese (ja)
Other versions
JPH06103646A (en
Inventor
博行 瀬口
勝俊 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP25248092A priority Critical patent/JP3178111B2/en
Publication of JPH06103646A publication Critical patent/JPH06103646A/en
Application granted granted Critical
Publication of JP3178111B2 publication Critical patent/JP3178111B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はVTRに読み書きする
TR制御信号を入出力する制御装置に関するものであ
る。
BACKGROUND OF THE INVENTION This invention is V to read and write to the VTR
The present invention relates to a control device that inputs and outputs a TR control signal.

【0002】[0002]

【従来の技術】近年、放送局等において、400Hz或
いは1kHz或いは1.7kHzの連続波や間欠波で構
成されるVTR制御信号をテープに記録し、再生したV
TR制御信号が連続波か間欠波か、またその周波数はど
れかによって、VTRを様々に制御することが行われて
いる。このようなVTR制御信号を入出力する制御装置
は発振器とフレーム信号を利用するのが主流である。
2. Description of the Related Art In recent years, broadcasting stations and the like have
Or 1 kHz or 1.7 kHz continuous wave or intermittent wave.
The VTR control signal generated is recorded on the tape, and the reproduced V
If the TR control signal is continuous or intermittent,
Depending on this, the VTR is controlled in various ways.
I have. Controller for inputting and outputting such VT R control signal is the mainstream to use an oscillator and a frame signal.

【0003】以下に従来のVTR制御信号の入出力制御
装置について説明する。図2は従来のVTR制御信号処
理のブロック図である。図2の6はフレーム信号を作成
供給するフレーム信号発生部で、7はVTR制御信号の
入出力制御装置からVTRに出力する制御信号に必要な
複数の周波数の連続波で構成される信号群を作成する信
号発生部で、8はVTRから前記の入出力制御装置に入
力された制御信号の振幅成分を抽出してその振幅を所定
の振幅値と比較して振幅比較結果を出力するレベル抽出
部で、9はVTRから前記の入出力制御装置に入力され
た制御信号同じ周波数の矩形波に変換して、その矩形
波を出力する周波数抽出部で、10は周波数抽出部9の
矩形波にリトリガ信号を加えて出力パルス幅を拡張する
リトリガー回路を直列に接続して第一リトリガー回路と
第二リトリガー回路のアンドを出力して、その出力とレ
ベル抽出部8が出力する比較結果のアンドを出力する波
形選別部で、11は上位制御装置の制御とフレーム信号
発生部6から入力されるフレーム信号によって信号発生
部7から入力された複数の連続波で構成される信号群
フレーム単位切り替える周波数切り替え部で、12は
周波数切り替え部11から入力された信号を上記制御装
置により出力するかしないか制御を受けてVTRに対し
て出力の切り替えをする出力切り替え部である。
[0003] Hereinafter, the input-output control unit of the conventional VT R control signal will be described. FIG. 2 is a block diagram of the conventional VTR control signal processing. Reference numeral 6 in FIG. 2 denotes a frame signal generation unit for generating and supplying a frame signal. Reference numeral 7 denotes a VTR control signal input / output control unit necessary for a control signal to be output from the VTR to the VTR.
A signal generator 8 generates a signal group composed of continuous waves of a plurality of frequencies. Reference numeral 8 denotes an amplitude component of a control signal input from the VTR to the input / output control device and converts the amplitude to a predetermined amplitude value. 9 is a level extraction unit that outputs an amplitude comparison result by comparing the control signal input from the VTR to the input / output control device into a rectangular wave having the same frequency, and outputs the rectangular wave. The reference numeral 10 denotes a retrigger circuit for adding a retrigger signal to the rectangular wave of the frequency extractor 9 to extend the output pulse width in series, outputting AND of the first retrigger circuit and the second retrigger circuit, and outputting the same. And a waveform selection unit 11 for outputting an AND of the comparison result output from the level extraction unit 8. The waveform selection unit 11 is input from the signal generation unit 7 according to the control of the host controller and the frame signal input from the frame signal generation unit 6. Multiple in switched el frequency switching unit in <br/> frame units composed signal group in a continuous wave, 12 a signal input from the frequency switching unit 11 receives a control whether to output by the control unit This is an output switching unit that switches the output with respect to the VTR.

【0004】以下に制御信号の読み書きにおける従来の
処理の流れを図2に沿って説明する。
A conventional processing flow for reading and writing a control signal will be described below with reference to FIG.

【0005】まず、VTRから制御信号を受信するとレ
ベル抽出部8は制御信号の振幅を所定の振幅と比較して
制御信号の振幅の方が大きいときは信号ON、小さいと
きは信号OFFとする。周波数抽出部9は制御信号を同
じ周波数の矩形波に変換する。波形選別部10は周波数
抽出部9の矩形波を第一のリトリガー回路に入力してそ
の出力パルス幅を最低周期に設定する。更にその出力の
インバータを第二のリトリガー回路に入力してその出力
パルス幅を最高周期と最低周期の差に設定する。そして
第一リトリガー回路と第二リトリガー回路の出力のアン
ドをとると所定の周波数の場合のみ矩形波が出力され
る。その出力とレベル抽出部8が出力する比較結果のア
ンドを上位制御装置に出力して上位制御装置はフレーム
単位で所定のパターンと比較をして比較結果からVTR
制御信号の種類別に区分する。次に、信号発生部7から
の信号群と、フレーム信号発生部6からのフレーム信号
が周波数切り替え部11に常時入力されている。そこで
周波数切り替え部11は上位制御装置の制御を受けフレ
ーム信号を利用しフレーム単位で周波数切り替えをす
る。その出力信号を上位制御信号の制御を受け出力切り
替え部12が出力切り替えをしてVTRに出力する。
First, when a control signal is received from the VTR, the level extractor 8 compares the amplitude of the control signal with a predetermined amplitude, and turns on the signal when the amplitude of the control signal is larger, and turns off the signal when the amplitude of the control signal is smaller. The frequency extracting unit 9 converts the control signal into a rectangular wave having the same frequency. The waveform selection unit 10 inputs the rectangular wave from the frequency extraction unit 9 to the first retrigger circuit and sets the output pulse width to the minimum cycle. Further, the inverter having the output is input to the second retrigger circuit, and the output pulse width is set to the difference between the highest cycle and the lowest cycle. When the outputs of the first retrigger circuit and the second retrigger circuit are ANDed, a rectangular wave is output only at a predetermined frequency. The output and the AND of the comparison result output by the level extraction unit 8 are output to a higher-level control device, and the higher-level control device compares the output with a predetermined pattern on a frame-by-frame basis.
It is classified according to the type of control signal. Next, the signal group from the signal generation unit 7 and the frame signal from the frame signal generation unit 6 are always input to the frequency switching unit 11. Therefore, the frequency switching unit 11 switches the frequency in frame units using the frame signal under the control of the host controller. Under the control of a higher-level control signal, the output switching unit 12 switches the output signal and outputs the output signal to the VTR.

【0006】[0006]

【発明が解決しようとする課題】しかし、入力部では周
波数抽出部9と波形選別部10で精密で複雑な回路が必
要であり、出力部ではフレーム信号発生部6と信号発生
部7で信号発生回路や信号伝達回路が必要な上にフレー
ム単位の上位制御装置による制御が必要である。更に制
御信号の周波数と同数の波形選別部10が必要である。
However, in the input section, a precise and complicated circuit is required in the frequency extracting section 9 and the waveform selecting section 10, and in the output section, the signal is generated in the frame signal generating section 6 and the signal generating section 7. A circuit and a signal transmission circuit are required, and control by a higher-level control device in frame units is required. Further, the same number of waveform selection units 10 as the frequency of the control signal are required.

【0007】本発明は上記従来の問題点を解決するもの
で、回路の削減と上位制御装置の負担の少ないVTR制
御装置を提供することを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems and to provide a VTR control device in which the number of circuits is reduced and the burden on a host control device is reduced.

【0008】[0008]

【問題点を解決するための手段】この目的を達成するた
めに本発明のVTR制御信号の入出力装置は、矩形波と
階段波の振幅情報とを出力する要素出力部と、前記矩形
波をフレーム単位で切換えるフレーム管理部と、前記矩
形波と振幅情報とから階段波を作成する階段波作成部
と、VTRから入力したVTR制御信号の周波数情報お
よびレベル情報を抽出する周波数抽出部およびレベル抽
出部と、前記周波数情報に対応する周波数を選別する周
波数選別部と、前記レベル情報および前記選別された周
波数をフレーム単位でサンプリングするサンプリング部
とを備え、前記要素出力部と前記フレーム管理部と前記
周波数選別部と前記サンプリング部とがひとつのマイク
ロプロセッサ内に設けられたものである。
In order to achieve this object, a VTR control signal input / output device according to the present invention comprises: an element output section for outputting rectangular wave and amplitude information of a staircase wave; A frame management unit for switching on a frame-by-frame basis, a staircase wave creating unit for creating a staircase wave from the rectangular wave and the amplitude information, a frequency extracting unit and a level extracting unit for extracting frequency information and level information of a VTR control signal input from a VTR Unit, a frequency selection unit that selects a frequency corresponding to the frequency information, and a sampling unit that samples the level information and the selected frequency in frame units, the element output unit, the frame management unit, and The frequency selection unit and the sampling unit are provided in one microprocessor.

【0009】[0009]

【作用】この構成によりフレーム単位で波形選別をする
ための精密回路が必要なく、信号発生源や信号伝送回路
が必要なくなり回路の負担が減る。また制御信号にたい
して幅広い応用が可能となり、上位制御装置の負担も軽
減できる。
With this configuration, a precision circuit for selecting a waveform in units of frames is not required, and a signal generation source and a signal transmission circuit are not required, thereby reducing the load on the circuit. Further, a wide range of applications can be applied to the control signal, and the burden on the host control device can be reduced.

【0010】[0010]

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】図1は本発明の実施例である制御信号処理
のブロック図である。図1の1はVTRからの入力波
その周波数成分を表す矩形波に変換して出力する周波数
抽出部で、2は入力波の振幅を固定の振幅値と比較して
比較結果を出力するレベル抽出部で、3は階段波を出力
すべき制御信号に整形する整形部で、4は階段波形の構
成要素である振幅情報と矩形波から階段波を作成して出
力する階段波形作成部で、5は周波数抽出部1から入力
される矩形波とレベル抽出部2から入力される比較結果
から随時周波数選別とフレーム単位の周波数選別をし
て、VTRからの入力波の波形種別を上位制御装置に出
力し、また上位制御装置の制御によりVTRへ出力すべ
き制御信号に対応する階段波の瞬時振幅の要素を表す振
幅情報と階段波の周波数の要素を表し複数の周波数を有
する矩形波を出力する手段である。手段5の処理はC
PU内で行われている。手段5の構成要素である5Aは
手段5に入力された矩形波と前記の比較結果から随時
VTRからの入力波の周波数選別をして選別結果を出力
する周波数選別部で、5Bは周波数選別部5Aから得た
選別結果をフレーム単位でVTR制御信号のパターンと
比較することによりVTRからの入力波がどのVTR制
御信号かを選別をするサンプリング部で、5Cは手段5
の入出力と手段5全体の動作の制御をする制御部で、5
Dは制御部5Cの制御を受け階段波形の各期間の振幅要
素を表す振幅情報階段波の周波数要素を表す矩形波
を出力する要素出力部で、5Eは制御部5Cに制御され
ていてフレーム単位矩形波の周波数の切り替えと出力
をするかしないかの切り替えを要素出力部5Dに対して
制御しているフレーム管理部である。
FIG. 1 is a block diagram of control signal processing according to an embodiment of the present invention. 1 in Figure 1 is the input wave from the VTR
A frequency extraction unit for converting the rectangular wave representing the frequency components, 2 at level extraction unit for outputting a comparison result by comparing the amplitude value of the fixed amplitude of the input wave, 3 to output the staircase A shaping unit for shaping the power signal into a power signal, 4 is a staircase waveform creating unit for creating and outputting a staircase wave from the amplitude information and the square wave as components of the staircase waveform, and 5 is a rectangle input from the frequency extracting unit 1. and the frequency selection of occasional frequency sorting and frame from the comparison result input from the waves and level extraction section 2, and outputs a waveform type of the input wave from the VTR to the host controller, and by the control of the host controller The amplitude representing the element of the instantaneous amplitude of the staircase wave corresponding to the control signal to be output to the VTR
Represents frequency information of width information and staircase wave and has multiple frequencies.
A means for outputting a rectangular wave. The processing of the means 5 is C
It is performed in the PU. Which is a component of the means 5 5A is at any time from the comparison result between the square wave input to the means 5
5B is a frequency selection unit that performs frequency selection of an input wave from the VTR and outputs a selection result, and compares the selection result obtained from the frequency selection unit 5A with a pattern of a VTR control signal on a frame basis to input from the VTR. Which VTR system is the wave
Sampling unit for sorting or control signals, 5C means 5
A control unit for controlling the input / output of the
D is the amplitude of each step of the staircase waveform under the control of the controller 5C.
An element output unit for outputting <br/> a square wave representing the frequency components of the amplitude information and staircase representing the element, 5E and switching of the frequency of the square wave per frame is controlled by the control unit 5C outputs This is a frame management unit that controls switching of whether to perform or not for the element output unit 5D.

【0012】図3は本発明で中間状態として取り入れら
れた階段波と階段波の構成要素の矩形波のタイミング図
で、図3の13から17は各々が階段波形を構成してい
る5段階に分けられた構成レベルで、18から20は各
々が矩形波のエッジである。
FIG. 3 is a timing chart of the staircase wave and the square wave component of the staircase wave introduced as an intermediate state in the present invention. In FIG. 3, 13 to 17 represent five steps each forming a staircase waveform. In the separate configuration levels, 18 to 20 are each rectangular wave edges.

【0013】図4はVTR制御信号のパターンの例で、
(a)は間欠波として代表的なプログラムキュートーン
のパターンで、(b)は連続波のパターンである。この
連続波には400Hzと1kHzと1.7kHzが多用
されている。図4の21は波形が出力されているON状
態で、22は波形が出力されていないOFF状態であ
る。
FIG. 4 shows an example of a VTR control signal pattern.
(A) is a pattern of a typical program cue tone as an intermittent wave, and (b) is a pattern of a continuous wave. 400 Hz, 1 kHz and 1.7 kHz are frequently used for this continuous wave. In FIG. 4, reference numeral 21 denotes an ON state where a waveform is output, and reference numeral 22 denotes an OFF state where a waveform is not output.

【0014】図5は周波数選別部5Aで矩形波の周期を
求めるためにあらかじめ用意しておくテーブルの例であ
る。例えば400Hzと1kHzと1.7kHzが制御
信号で用いられ、誤差を10%としたとき前記の3種類
の周波数に対して誤差を考慮にいれた6つの所定の周期
をテーブルに格納しておく。このテーブル内の値と矩形
波の周期の比較によって矩形波の周期求めることがで
きる。図5の23と24は誤差を10%とした時の40
0Hzと判断することができる最高周期と最低周期であ
る。
FIG. 5 shows an example of a table prepared in advance for obtaining the period of the rectangular wave in the frequency selection section 5A. For example, 400 Hz, 1 kHz and 1.7 kHz are used in the control signal, and when the error is set to 10%, six predetermined periods in consideration of the error for the above three types of frequencies are stored in a table. It can be determined period of the rectangular wave by comparing the period value and the rectangular wave in this table. 23 and 24 in FIG. 5 are 40 when the error is 10%.
The highest period and the lowest period that can be determined to be 0 Hz.

【0015】以下に図1で制御信号処理の流れを説明す
る。まずVTRから制御信号を読み込むと周波数抽出部
1は前記の制御信号と同じ周波数の矩形波を出力して、
レベル抽出部2は制御信号の振幅を所定の最大振幅値と
所定の最小振幅値との比較をして振幅比較結果を出力す
る。前記の矩形波と振幅比較結果を入力した周波数選別
部5Aでは常時矩形波のエッジを監視していて前記矩形
波の周期と図5のテーブルの周期との比較をして随時周
波数選別をする。400Hzの信号が入力された場合に
は、図5の23と比較すると、テーブルの周期の方が大
きいので24と比較する。ここでテーブルの周期より矩
形波の周期の方が大きいので400Hzと判断される。
そして前記の随時周波数選別の結果を制御部5Cに出力
して、前記の随時周波数選別の結果が所定の周期と確認
された場合には、サンプリング部5Bがフレーム単位の
タイミングで前記のVTR制御信号のパターンと比較
し、制御部5Cにパターン比較結果を出力する。例え
ば、随時周波数選別で1.7kHzと判断されるとサン
プリング部5Bがフレーム単位で随時周波数選別の結果
と振幅比較結果を確認して図4の(a)に示されるプロ
グラムキュートーンのパターンと照合する。この照合処
理で同じと判断されている間は制御部5Cにパターン照
合を通知して、不照合と判断されるとサンプリング部5
Bは停止する。そして制御部5Cが上位制御装置に前記
の随時周波数選別結果と前記の比較結果を出力する。
The flow of the control signal processing will be described below with reference to FIG. First, when a control signal is read from the VTR, the frequency extraction unit 1 outputs a rectangular wave having the same frequency as the control signal,
The level extraction unit 2 compares the amplitude of the control signal with a predetermined maximum amplitude value and a predetermined minimum amplitude value, and outputs an amplitude comparison result. The frequency selection unit 5A, which receives the rectangular wave and the amplitude comparison result, constantly monitors the edge of the rectangular wave and compares the period of the rectangular wave with the period of the table in FIG. When a signal of 400 Hz is input, the period of the table is larger than that of 23 in FIG. Here, since the period of the rectangular wave is longer than the period of the table, it is determined to be 400 Hz.
Then, the result of the random frequency selection is output to the control unit 5C, and when the result of the random frequency selection is confirmed to be a predetermined period, the sampling unit 5B transmits the VTR control signal at the timing of a frame unit. And outputs a pattern comparison result to the control unit 5C. For example, when it is determined that the frequency is 1.7 kHz in the random frequency selection, the sampling unit 5B checks the result of the random frequency selection and the amplitude comparison result in frame units, and compares the result with the program cue tone pattern shown in FIG. I do. While it is determined in the matching process that the patterns are the same, the control unit 5C is notified of the pattern matching.
B stops. Then, the control unit 5C outputs the above-mentioned random frequency selection result and the above-mentioned comparison result to the host control device.

【0016】次に上位制御装置から制御信号出力の指令
を受けると制御部5Cは出力信号の種別により前記のV
TR制御信号のパターンをフレーム管理部5Eに出力し
て、出力制御信号の8分の1周期のタイミングで要素出
力部5Dを動作させる。これは前記の構成レベルを5段
階に分けると1周期は8等分されるからである。従っ
て、要素出力部1Bから出力される矩形波の周波数は、
400Hz、1kHz、1.7kHzの夫々8倍の周波
数の内の何れかとなる。前記のタイミングで動作する要
素出力部5Dはエッジ18と構成レベル13、エッジ1
9と構成レベル14、エッジ20と構成レベル15とい
うように矩形波のエッジと次にラッチする構成レベルを
出力する。そしてフレーム管理部5Eは前記のパターン
により要素出力部5Dが出力する矩形波をフレーム単位
でON状態21の時には出力して、OFF状態22の時
には出力しないように切り替えを行う。前記の階段波の
構成要素であるレベルと矩形波を入力した階段波形作成
部4がエッジ18で構成レベル14をラッチし、エッジ
19で構成レベル13をラッチし、エッジ20で構成レ
ベル14をラッチする。このように矩形波のエッジであ
らかじめ入力されていた構成レベルをラッチして階段波
を作成する。前記の階段波を整形部3で階段波形をVT
Rに出力すべき滑らかな波形のVTR制御信号に整形す
る。
Next, when a control signal output command is received from the host controller, the control unit 5C determines the V signal according to the type of the output signal.
The pattern of the TR control signal is output to the frame management unit 5E, and the element output unit 5D is operated at the timing of 1/8 cycle of the output control signal. This is because if the above configuration levels are divided into five stages, one cycle is equally divided into eight. Follow
Therefore, the frequency of the rectangular wave output from the element output unit 1B is
400Hz, 1kHz, 1.7kHz each 8 times the frequency
One of the numbers. The element output unit 5D that operates at the above-described timing includes the edge 18, the configuration level 13, and the edge 1
The edge of the rectangular wave and the configuration level to be latched next are output, such as 9 and configuration level 14, and edge 20 and configuration level 15. Then, the frame management unit 5E performs switching so that the rectangular wave output by the element output unit 5D is output in frame units in the ON state 21 and not output in the OFF state 22 according to the pattern described above. The staircase waveform creating unit 4 which has input the level and the square wave which are the components of the staircase wave latches the configuration level 14 at the edge 18, latches the configuration level 13 at the edge 19, and latches the configuration level 14 at the edge 20. I do. In this way, the configuration level input in advance at the edge of the rectangular wave is latched to create a staircase wave. The staircase waveform is converted to VT by the shaping unit 3
It is shaped into a VTR control signal having a smooth waveform to be output to R.

【0017】従って、前記のタイミングの調整と上記の
パターンのテーブルを作成することにより複数の連続波
や間欠波を実現できる。このように回路の削除と上位制
御装置の負担の軽減ができるのできわめて有利である。
Therefore, a plurality of continuous waves and intermittent waves can be realized by adjusting the timing and creating the table of the pattern. As described above, the circuit can be eliminated and the burden on the host controller can be reduced, which is extremely advantageous.

【0018】なお、要素出力部5Dで出力する矩形波に
対してXORをとって矩形波の周波数を倍にすると要素
出力部5Dで割り込みをかけるときカウンタ値を倍にす
ることができるので要素出力部5Dの負担が半減する。
If the frequency of the rectangular wave is doubled by performing an XOR operation on the rectangular wave output from the element output unit 5D, the counter value can be doubled when an interrupt is generated by the element output unit 5D. The burden on the unit 5D is reduced by half.

【0019】[0019]

【発明の効果】以上により本発明のVTR制御装置は、
回路の削減ができて、入力時のフレーム単位のパターン
データとの比較や出力時のフレーム単位の切り替え操作
など上位制御装置の負担の軽減が図れた上に複数の連続
信号や間欠信号の処理ができ、処理信号変更の融通性も
あり、きわめて有利である。
As described above, the VTR control device of the present invention is
The circuit can be reduced, and the load on the host controller can be reduced, such as comparison with pattern data in frame units at the time of input and switching operation of frame units at the time of output, and processing of multiple continuous signals and intermittent signals can be performed. This is very advantageous because there is flexibility in changing the processing signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】VTR制御装置における本発明の処理のブロッ
ク図
FIG. 1 is a block diagram of a process of the present invention in a VTR control device.

【図2】従来の処理のブロック図FIG. 2 is a block diagram of a conventional process.

【図3】階段波を矩形波のタイミング図FIG. 3 is a timing chart of a square wave as a staircase wave.

【図4】VTR制御信号のパターン図FIG. 4 is a pattern diagram of a VTR control signal.

【図5】周波数選別用テーブルの図FIG. 5 is a diagram of a frequency selection table.

【図6】本発明の構成手段の関連図FIG. 6 is a related diagram of constituent means of the present invention.

【符号の説明】[Explanation of symbols]

1 周波数抽出部 2 レベル抽出部 3 整形部 4 階段波形作成部 5 制御信号選別と制御信号に対応する階段波の構成で
ある振幅と矩形波の出力部 5A 周波数選別部 5B サンプリング部 5C 制御部 5D 振幅と矩形波の要素出力部 5E 出力用フレーム管理部 6 フレーム信号発生部 7 信号発生部 8 入力信号の振幅の比較結果抽出部 9 入力信号の周波数選別抽出部 10 周波数選別と振幅比較から波形選別部 11 出力信号切り替え部 12 出力切り替え部 13 階段波形構成レベル 14 階段波形構成レベル 15 階段波形構成レベル 16 階段波形構成レベル 17 階段波形構成レベル 18 矩形波エッジ 19 矩形波エッジ 20 矩形波エッジ 21 信号OK状態 22 信号OFF状態 23 最高周期 24 最低周期
DESCRIPTION OF SYMBOLS 1 Frequency extraction part 2 Level extraction part 3 Shaping part 4 Staircase waveform creation part 5 Output part of amplitude and rectangular wave which is a structure of staircase wave corresponding to control signal selection and control signal 5A Frequency selection part 5B Sampling part 5C Control part 5D Amplitude and rectangular wave element output unit 5E Output frame management unit 6 Frame signal generation unit 7 Signal generation unit 8 Input signal amplitude comparison result extraction unit 9 Input signal frequency selection extraction unit 10 Waveform selection based on frequency selection and amplitude comparison Unit 11 Output signal switching unit 12 Output switching unit 13 Staircase waveform configuration level 14 Staircase waveform configuration level 15 Staircase waveform configuration level 16 Staircase waveform configuration level 17 Staircase waveform configuration level 18 Rectangular wave edge 19 Rectangular wave edge 20 Rectangular wave edge 21 Signal OK State 22 Signal OFF state 23 Maximum cycle 24 Minimum cycle

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 階段波の周波数要素を表し複数の周波数
を有する矩形波と前記階段波の各期間の振幅要素を表す
振幅情報を出力する要素出力部と、前記矩形波の周波
数およびON/OFFをフレーム単位で切換えるフレー
ム管理部と、前記切り換えられた矩形波と振幅情報
VTRへ出力するVTR制御信号としての階段波を作
成する階段波作成部と、VTRから入力したVTR制御
信号の周波数情報を抽出する周波数抽出部と、前記VT
Rから入力したVTR制御信号のレベル情報を抽出する
レベル抽出部と、複数のVTR制御信号の周波数のうち
前記周波数抽出部からの周波数情報に対応する周波数を
選別する周波数選別部と、前記レベル抽出部からのレベ
ル情報および前記選別された周波数をフレーム単位でサ
ンプリングするサンプリング部とを備え、前記要素出力
部と前記フレーム管理部とがひとつのマイクロプロセッ
サ内に設けられ、複数の周波数の連続的なもしくは間欠
的な階段波を作成する処理を行い、かつ、前記周波数選
別部と前記サンプリング部とが前記マイクロプロセッサ
内に設けられ、前記VTRから入力されたVTR制御信
号がどの周波数の連続波か間欠波かを判断する処理を行
うことを特徴とするVTR制御信号の入出力制御装置。
1. A plurality of frequencies representing frequency components of a staircase wave
An element output unit for outputting the <br/> amplitude information representing the amplitude component of each period of the square wave and the staircase with, frequency of the square wave
Frame that switches the number and ON / OFF in frame units
And-management unit, a staircase wave generating unit configured to generate a staircase waveform as VTR control signal for outputting the switched rectangular-wave amplitude information whether to <br/> et VTR, VTR control input from VTR
A frequency extractor for extracting frequency information of the signal, the VT
Extract level information of VTR control signal input from R
A level extraction unit and a plurality of VTR control signal frequencies
The frequency corresponding to the frequency information from the frequency extraction unit is
A frequency selection unit to be selected, and a level from the level extraction unit.
Information and the selected frequencies are framed in units of frames.
And a sampling unit for sampling, said element output
Unit and the frame management unit are one microprocessor.
Installed in the transmitter, continuous or intermittent at multiple frequencies
Process to create a typical staircase wave, and
The separate unit and the sampling unit are the microprocessor
And a VTR control signal input from the VTR.
Process to determine which frequency the signal is continuous or intermittent.
An input / output control device for a VTR control signal.
JP25248092A 1992-09-22 1992-09-22 Input / output control device for VTR control signal Expired - Fee Related JP3178111B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25248092A JP3178111B2 (en) 1992-09-22 1992-09-22 Input / output control device for VTR control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25248092A JP3178111B2 (en) 1992-09-22 1992-09-22 Input / output control device for VTR control signal

Publications (2)

Publication Number Publication Date
JPH06103646A JPH06103646A (en) 1994-04-15
JP3178111B2 true JP3178111B2 (en) 2001-06-18

Family

ID=17237969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25248092A Expired - Fee Related JP3178111B2 (en) 1992-09-22 1992-09-22 Input / output control device for VTR control signal

Country Status (1)

Country Link
JP (1) JP3178111B2 (en)

Also Published As

Publication number Publication date
JPH06103646A (en) 1994-04-15

Similar Documents

Publication Publication Date Title
CA1216071A (en) Computer speed control
US5101092A (en) Method for reducing the generation of noise during arc welding
JP3178111B2 (en) Input / output control device for VTR control signal
JPH04200294A (en) Inverter device
US4631694A (en) Sine wave synthesizer
JP3175318B2 (en) Output control device for VTR control signal
WO2017013723A1 (en) Power conversion device and method for reducing output current noise therefrom
JPH0668658A (en) Input/output controller for vtr control signal
EP0357046B1 (en) Signal processing device for analogue to digital conversion
US3956897A (en) Digital transfer control system for dual mode turbine operation
US5442535A (en) Method and apparatus for controlling an electromechanical load by least one pulse switch
JPS58101520A (en) Input signal discriminating circuit
US4020464A (en) Programmer expander for a plurality of devices
RU2137313C1 (en) Device to form signals of two- and four-frequency telegraphy
US4473819A (en) Digital-to-analog conversion apparatus with a variable active-level
JPH07170726A (en) Method and device for controlling power voltage
KR940005857B1 (en) Step-noise control apparatus for fdd
JPS62140508A (en) Motor driven sound volume regulator
JPS59167881A (en) Controller of reading speed of information reader
JPH05308224A (en) Method for generating frequency modulation signal and frequency modulation signal generator
JP2858459B2 (en) Electromagnetic induction tablet
JPH0479772A (en) Sine-wave inverter
JPH02188194A (en) Controlling method for inverter
JPH07295513A (en) Control circuit for liquid crystal display device
JPH0712896A (en) Margin test circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees