JPH06101553B2 - 電荷転送形撮像装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は半導体装置、更に具体的に言えば、固体撮像
装置で電荷を減少するために表面トラツプの再結合を利
用する技術に関する。

従来の技術及び問題点 固体撮像装置は多くの光感知装置で貴重な道具となつて
いる。電荷結合装置（CCD）、電荷注入装置（CID）及び
電荷転送装置（CTD）は何れも光センス・アレーで有利
に使われている。しかし、従来の固体撮像装置はブルー
ミングに悩まされており、ビデオ・カメラ・システムに
用いた時、一般的に適切な電子開口制御又はガンマ制御
が出来なかつた。更に、撮像装置として使う時、CIDを
リセツトする時に問題が起つた。

ブルーミングは、固体撮像装置の設計技術者及び製造業
者を長い間悩ませてきた不愉快な現象である。ブルーミ
ングは、光学アレー内の明るく照明されたセルからの信
号電荷のあふれが、それ程強く照明されていない隣接す
るセル内に入り込み、この結果、これらのセルに虚偽の
信号レベルを生ずることとして定義される。固体撮像装
置からのビデオ信号をモニタに表示する時、ブルーミン
グによつて像が歪みあふれが大きい場合、映像が完全に
飽和する。モニタで見た時のブルーミングは、撮像装置
を製造するのに使われた技術並びに特定の装置の構造に
応じて、色々の形を取り得る。例えば、埋込みチャンネ
ルCCD技術では、ブルーミングが特に持続的であつて、
特に電荷転送チヤンネルに沿つて、ストリーク又は電荷
が広がるような形式をとる。

従来、埋込みチヤンネル装置に於けるブルーミング現象
を最小限に抑え又はなくす為に、多数の方法が工夫され
てきた。典型的な方式は、各々の電荷収集素子の隣りに
あふれドレインを設け、あふれ電荷を横方向に放出する
ことである。この方式は、電荷の過負荷を除去する点で
は有効であるが、焦点平面の面積を食い、かつ製造する
のが困難であつた。

別のブルーミング防止方法は、電荷記憶素子の下方に配
置された埋込みドレインを利用している。この構造で
は、あふれ電荷が作像セルから垂直方向に放出される。
この方法は、波長の長い方のスペクトル領域では、こう
いう光によつて起る信号電荷が埋込みドレインの下方で
発生され、この為電荷記憶素子によつて収集されないの
で、量子効率が低い。

望ましくない信号を除く為に、種々のキヤリア再結合方
式を用いた従来の提案もある。これらは酸化物の沈積物
上のバルク内に於ける再結合に基づいている。しかし、
こういう方法は、装置の処理が複雑化すると共に、面積
センサーのブルーミング保護を有効に実施するには困難
がある。

電荷転送装置の電荷記憶領域に隣接するゲートに交番電
圧を印加して、半導体基板の表面を蓄積状態又は空乏状
態にするブルーミング防止方法が提案されている。表面
状態にトラツプされた電子が、蓄積状態で多数キヤリヤ
と再結合し、この為、過剰の信号電荷が前の再結合によ
つて空いた表面状態にトラツプされ、この結果、過剰の
電荷が除去される。この方法は1982年５月４日に付与さ
れたヤマザキに対する米国特許第4,328,432号に記載さ
れている。しかし、この方法はあるゆる形式の固体撮像
装置に使うことが出来ず、従来は改良された開口制御及
びガンマ制御を行なうことや、或いはCID作像装置をリ
セツトするのに役立たなかつた。

問題点を解決する為の手段及び作用 この発明では、表面トラツプの再結合を用いてブルーミ
ングを防止し、シヤツタ制御並びにガンマ制御を行なう
と共に、電荷の抽出を改善する。この発明の一面では、
電荷転送装置が一方の導電型の半導体基板と、チヤンネ
ルに沿つて電荷転送を行なう構造とを持つている。チヤ
ンネル上で基板の上に絶縁層が設けられる。絶縁層の上
に導電層を配置して、電荷転送クロツク・パルスを受取
る様にする。電荷制御ゲートが導電層に隣接して配置さ
れ、電子‐正孔再結合を通じて電荷を除去する為に、ク
ロツク・パルスを受取る。この電荷の除去は、撮像用の
開口制御、ガンマ制御又はブルーミング防止に利用する
ことが出来る。

この発明の別の一面では、電荷転送形撮像装置が電荷制
御特性を持つていて、電荷転送用のチヤンネルを含む一
方の導電型の半導体基板を含む。チヤンネル上で基板の
上に絶縁層が形成される。相隔たる複数個の導電電極が
チヤンネル上で絶縁層を覆つている。チヤンネルは夫々
の隣接する電極の間でクロツク相及び仮想相に分割され
ている。各段階が記憶領域及び転送領域を含んでいる。
各各のクロツク段階及び仮想段階は、相異なる不純物分
布を持つ２つの領域から成るセルを含む。電荷制御ゲー
ト電極が隣接する電極の間に配置されて、電荷制御クロ
ツク・パルスを受取り、電子と正孔の界面のトラツプ作
用による電子−正孔再結合を通じて、装置から電荷を除
去する。この発明の電荷転送形撮像装置は撮像装置の有
効な開口制御の為に使うことが出来、或いは装置の実効
ガンマ比を１以外にする為に使うことが出来る。この代
りに、撮像装置はブルーミング防止の制御を行なう為に
使うことが出来る。

この発明の更に別の一面では、照明を感知する為の撮像
装置として使われる電荷注入装置が半導体基板を含んで
いる。絶縁層が基板の上に形成され、導電センス電極が
絶縁層の上に形成される。導電アドレス電極がセンス電
極に隣接して形成される。センス電極をリセツトし照明
の結果としてセンス電極に隣接する基板内に記憶された
電荷レベルを感知する回路をセンス電極に接続する。ア
ドレス電極が、電子と正孔の界面のトラツプによる電子
‐正孔再結合を通じて、センス電極に隣接する電位井戸
に記憶された電荷を減少するのに十分な振幅を持つパル
スを受取る様に作用し得る。この発明の一面では、この
パルスは、ブルーミングを低下させる為に、過剰の電荷
を減少するのに十分なだけの振幅及び周波数を持つてい
てよい。この発明の別の一面では、このパルスの周波数
及び振幅は、装置の次のセンス・サイクルの準備の為
に、ほぼ全部の電荷を壊すのに十分であるようにするこ
とが出来る。

実施例 第１図には、ブルーミング防止に用いたこの発明の仮想
電極CCD（VP CCD）10として知られる電荷転送装置が示
されている。

VP CCD10が単一レベル・ゲート電極12,14を持つてい
る。ゲート電極12,14が導線16によつて相互接続され
る。この導線はクロツク信号Vc₁を受取る。VP CCD10が
電荷転送チヤンネルに沿つた断面で示されている。周知
の様に、装置の転送の方向性は、第１図に示す“＋”符
号で示す様に、電極の種々の部分の下に適当な打込み部
を配置することによつて定められる。これらの打込み部
が永久的な電位障壁及び井戸を作り、それに重なるゲー
ト又は電極12,14に適当な電圧を印加することによつて
上げ下げして、一方向の電荷転送を行なう。ゲート12,1
4が酸化物層18の上に形成されており、Ｐ＋形仮想ゲー
ト20,22がＰ形シリコン面24内に形成されている。

電荷減少ゲート26がゲート電極12,14と同じ材料で形成
され、酸化物18上の電極12,14の間に配置されている。
導線28が電極26から伸びていて、ゲート電圧を受取る。
後で説明するが、VP CCDの動作中に導線28に電荷を減
少させる為の適当なゲート・パルスを印加することによ
り、実質的にブルーミングがなくなると共に、シヤツタ
制御及びガンマ制御をも行なうことが出来る。

各々のゲート12,14の間の区域がクロツク相及び仮想相
の領域に分割されていることが理解されよう。クロツク
相及び仮想相の各々は記憶領域及び転送領域を含む。ク
ロツク相及び仮想相の各領域が２つの領域を持つ１つの
セルで構成され、この為、１つのセルには合計４つの領
域があつて、相異なる不純物分布を持つが、これは米国
特許第4,229,752号（テキサス・インスツルメンツ社に
譲渡されている）に詳しく記載されている。電荷減少ゲ
ート電極26が３番目及び４番目の領域の間に配置されて
いる。

VP CCDの構成及び作用は、例えば前に引用した米国特
許第4,229,752号及びIEEEトランスアクシヨンズ・オン
・エレクトロニツク・デバイセズ誌、ED-28巻、第５号
（1981年５月号）に発表された出願人の論文「仮想電極
技術：大面積CCDを製造する新しい方式」に記載されて
いる。第１図に示すVP CCDの構成及び作用は上に引用
した文献に全般的に記載されている。電極12,14,26は例
えばドープしたポリシリコンなどによつて構成すること
が出来る。酸化物層18は、Ｐ形層24を形成する単結晶シ
リコン・ウエーハを酸化することによつて形成すること
が出来る。ゲート20,22は硼素、ガリウム又はインジウ
ムの様な適当なアクセプタ不純物によつて形成される。
図示のVP CCD並びにここで説明するこの他の固体装置
を形成する為に、この他の種類の材料及び製造方法を用
いることが出来ることは言うまでもない。

この発明はCID及びCTD装置と共に、埋込みチヤンネル、
表面チヤンネル及び仮想電極CCD装置を含むあらゆる形
式の電荷転送装置に用いることが出来る。この明細書で
は、「電荷転送装置」という言葉は、上に述べた全ての
種類を包括するものとして用いている。

実際に動作する撮像装置では、複数個の水平走査線並び
に走査線あたり複数個の垂直画素を持つ撮像装置が使わ
れる。例えば、撮像装置が490本の水平走査線を持つと
共に、走査線当たり、581個の垂直画素を持つことが出
来る。この様な画素で形成された撮像部分は245本の走
査線を持ち、メモリ部分も245本の走査線を持つ。撮像
部分だけが、245本の走査線の各々にブルーミング防止
ゲート26を設ける。この装置の構成は、同様な装置の製
造過程を何ら変更することを必要とせず、従つて、普通
の仮想電極技術で得られるのと同様の高い歩留まりが得
られる。ブルーミング保護機能を持たない装置に比べ
た、この設計の唯一の余分な複雑化は、クロツク及びブ
ルーミング防止ゲート・バスの金属相互接続部のクロス
オーバである。上に述べた撮像装置の残りの部分は普通
のものであり、メモリ部分の下に直列レジスタ及び出力
アンプが共通の形であるが、これは図面を簡単にする為
に示してない。

撮像装置の動作は第2A図及び第2B図から理解されよう。
２つの基本的なクロツクモードがある。第１に、第2A図
の装置の電位分布に示す蓄積モードでは、クロツク段階
Vc₁（第１図）が中間の直流電位に保たれ、あふれ電荷
を除く為に、ゲート電極26は２つの電圧レベルの間を30
で示す様にパルス駆動される。第２の動作モードは第2B
図の装置の電位分布で示した高速シフトモードであり、
この場合ゲート電極26は32に示す様に直流電位に保た
れ、クロツク駆動されるゲートVc₁が、34で示す様に２
つの電圧Ｖレベルの間でパルス駆動され、メモリ部分へ
の敏速な電荷転送を容易にする。電荷のあふれの制御は
蓄積モードの間だけ作用し、電荷減少構造の性能は、ゲ
ート・クロツク周波数とゲート・パルスの最大行程とに
よつて決定される。電荷減少ゲートが高速シフトの間も
作用しなければならない時、クロツク信号を受けるゲー
トと同じ周波数で上記減少ゲートをクロツク動作させる
ことが出来るが、反対の位相にする。これによつて電荷
転送は損なわれず、或る用途では、動作を簡単にするこ
とが出来る。高速シフトが完了した後、ゲート周波数は
蓄積期間の値に戻ることが出来る。

第３図は、上に述べたブルーミング防止構造の電荷減少
能力を評価する為の試験装置を示す。前に述べた490×5
81撮像装置を数字36で示してある。レーザ38が強度の強
い試験ビームをシヤツタ40及び減衰器42を介して投射す
る。試験ビームがビーム分割器44で反射され、レンズ46
を介してこの発明のCCD装置36へ行く。後方照明された
解像度ターゲツト48もビーム分割器44を介して装置36に
投射する。映像のスミヤリングを防止する為に、メモリ
部分に対するデータの高速シフトの間、レーザ・ビーム
は減衰器42によつて遮断する。CCD装置36は、第4A図乃
至第4C図に示す信号を用いてクロツク動作させた。

第4A図のクロツクが第１図に示す装置の導線16に印加さ
れる。クロツクVc₁は、蓄積動作部分の間は直流レベル
に保たれ、装置のシフト動作の間は２つのレベルの間で
パルス駆動されることが判る。第１図の導線28を介して
ゲート26に印加されるクロツク信号が、Vgで表わされて
おり、高い電位Vabhと低い電位Vablの間でクロツク動作
をする。表面ピン留めバイアスをVpで表わしてあり、こ
れは正孔が酸化物‐シリコン界面へ流れることが出来る
レベルである。シフト動作の間にゲート電極26に印加さ
れる電圧は直流レベルである。第4C図は蓄積期間及びシ
フト期間中のレーザの出力を示す。

第３図に示す装置を用いて、種々の像に対する実験を行
なつた。Vablを表面ピン留め電圧Vpより高くバイアスし
た第４図に示す電荷減少パルスでCCD装置36を動作させ
た時、レーザ・ビームの強度が普通の露出レベルよりず
つと高い時、検出された像に実質的なブルーミングが発
生した。しかし、電荷減少ゲート・パルスのレベルを表
面ピン留めバイアスVpより低くなる迄伸ばすと、あふれ
電荷が除去されるので、実質的にブルーミングは発生し
なかつた。この実験は、この発明の再結合過程に於ける
正孔の作用の重要性を例示しているが、これは後で更に
詳しく説明する。電荷減少電極に印加されるクロツクの
周波数は、電荷減少ゲートの寸法、CCD装置の全体的な
寸法及び所望の動作パラメータを含む多数の因子に応じ
て変わり得る。しかし、第３図に示す装置の実験では、
蓄積期間当たりのパルス数1225個乃至4900個の電荷減少
周波数を用いて、効果があつた。

この発明の電荷減少方法の作用を十分に理解される様
に、電子‐正孔再結合に利用される基本的な物理的な原
理を次に説明する。MOS界面状態を特徴づけるのに、ソ
リツド・ステート・エレクトロニクス誌、第19巻第241
頁乃至第247頁（1976年）所載のA.B.M.エリオツトの論
文に記載される「電荷ポンピング方法」と呼ばれる周知
の技術が使われる。この方法の基本的な形が第5A図、第
5B図及び第6A図、第6B図に示されている。第5A図に50で
示した標準的なｎチヤンネルMOSトランジスタでは、ゲ
ート電圧が閾値電圧より高くなるや否や、電子がソース
とドレインの間のチヤンネルを埋める。この閾値電圧
は、ソース基板間のバイアス、ゲート酸化物の厚さ、基
板のドーピング濃度などによつて決定される。チヤンネ
ルを埋める電子の内の若干の電子が、第5A図に対して、
関連する第5B図のバント線図に示す様に、界面のトラツ
プに捕捉される。この時、ゲート電圧を第6A図に示す様
に、或る適当な負のレベルに急速に切換えると、チヤン
ネルからの電子がソース及びドレインに戻り、基板から
の正孔が界面に引付けられる。前に界面に捕捉されてい
た電子は直ちに脱出することが出来ず、価電子帯に正孔
の一層大きなポピユレーシヨン（分布）が出来上がるの
と同時に、埋められた電子トラツプのポピユレーシヨン
を作る。この現象が第6B図のバンド線図に示されてい
る。これは直接的な再結合の確率が高まることにつなが
り、捕捉された電子が今度は急速に正孔と再結合する。

勿論、正孔が界面で対応する正孔トラツプに捕捉される
ことがあり、その後、ゲートを正の電圧レベルに切換え
た後に、電子と再結合する。この二重作用が繰返される
時、ソース及びドレイン領域から基板への正味の電流の
流れが生ずる。この電流の大きさは、遷移周波数、電子
及び正孔界面トラツプの密度及びキヤリヤ放出時定数に
関係する。トラツプのエネルギ分布が互いに相互作用し
ないレベルの連続体で構成されると仮定すると、時間及
びエネルギの関数として、捕捉された電子密度に対する
次の式が成立する。

ne（Ete、ｔ）＝neo（Ete）×exp（−t/τ（Ete））
（１） τ（Ete）＝（ｖσeNc）^-1×exp（Ete/kT） （２） ここでne（Ete、ｔ）はエネルギ及び時間の関数として
のeV当たりの埋められた電子トラツプ密度（cm^-2eV^-1）
であり、neo（Ete）は時刻ｔ＝０に於けるeV当たりの埋
められた電子トラツプの密度（cm^-2eV^-1）、ｔは時間、
τ（Ete）は対応するバンドから測定した電子のトラツ
プ・エネルギ・レベルの関数としてのトラツプ放出時定
数（eV）、ｖは電子の熱速度（cm・s^-1）、Ncは伝導帯
の状態密度（cm^-3）、kTは熱エネルギ（eV）、σは電子
捕獲断面積（cm²）である時間ｔの後に捕捉されたまま
でいる電子の総数Nte（ｔ）は、エネルギ・バンド・ギ
ヤツプ内の考えられる全てのエネルギ状態を積分するこ
とによつて得られる。

正孔に対して同様な式を考えると、合計電流は Ir＝fg×ｑ×Ag×（Nte（te）＋Nth（th）） （４） ここでfgはゲート・クロツク周波数（s^-1）、ｑは電子
の電荷（クーロン）、Agは電荷減少ゲートの面積（c
m²）、Nte（te）又はNth（th）は時間の関数としての埋
められた電子又は正孔トラツプの密度（cm^-2）である。

正のレベルから負のレベルへの遷移又はその逆の遷移を
行なうには、或る時間ｔ＝te及びｔ＝thが必要であると
仮定する。更に、再結合がte及thに比べて無視し得る時
間内に発生すると仮定する。再結合により最も起こり得
る候補者としてフオノンが放出される。しかし、フオノ
ンの放出の確率が０でなくても、その結果生ずる光子は
エネルギが低く、その為、シリコン内での再吸収され従
つて新しい電子−正孔対の発生は起こらない。

上に述べた電荷ポンピング動作では、表面トラツプ再結
合機構がソース及びドレイン領域から供給された電子を
取去る。これは、撮像装置によつて光学的に発生された
電子が除去されるのと直接的に類似している。除去され
る電子は、例えば、CCD装置に入射するＸ線又はガンマ
線の様な他の手段によつても発生し得る。

埋込みチヤンネル装置の構造に対する典型的なエネルギ
バンド線図が第7A図に示されている。この図でVgはゲー
ト・バイアス、V_SUBは基板のバイアス、Eth又はEteは、
対応するバンドから測定した正孔又は電子のトラツプ・
エネルギ・レベル（eV）、X_OXは酸化物の厚さ、Xmは界
面からのポテンシャル・エネルギの最小値の距離（c
m）、Xdは空乏幅である。

第7A図で、電子が界面から離れて、チヤンネルのポテン
シヤル・エネルギの最小値Xmの場所の近辺にあることが
認められる。これが、界面に於ける電荷のトラツプ作用
並びに電荷転送効率の低下を防止する為に埋込みチヤン
ネル構造を利用出来る様にする主な特徴である。所定の
ゲート・バイアスに対し、チヤンネル内には、電子の準
フエルミ・レベルが界面のエネルギレベルのわずか下の
フラツト・バンド状態の近くにある様な、対応する電荷
レベルがあることがよく知られている。この時、ゲート
・バイアスをこの初期状態から増加すると、第7B図のバ
ンド線図に示す様に、電荷が界面と接触し、電子が界面
トラツプを埋める。電子−正孔再結合が起こる為には、
正孔をも界面に持ってくることが必要である。この為、
負のゲート・バイアスを印加し、チヤンネル・ストツパ
領域から利用し得る正孔の大きな供給源から、第7B図の
図面の平面に対して垂直な方向に、所要の電荷を引つ張
つてくる。界面の電位は、チヤンネル・ストツパ領域か
らの正孔が界面を覆う時、基板レベルにピン留めされ、
この結果、表面電位のピン留め作用と呼ばれる現象が生
ずる。

この表面電位のピン留め作用を仮想電極CCD技術で用い
て、電荷処理容量を増加すると共に、暗電流の発生を最
小限に抑えるが、適当なゲート・バイアスを用いると、
どんな埋め込みチヤンネル装置の構造でも起こり得る。
従つてVpを表面ピン留め閾値として、ゲートを負のバイ
アスVg＜Vpと或る正のバイアスの間でパルス駆動すれ
ば、チヤンネル内に貯蔵し得る或る最大の電荷レベルが
あり、この最大値を超えて収集された電荷が電子−正孔
再結合工程によつて除去されることが判る。この原理
が、電子−正孔再結合による電荷のあふれの制御に使わ
れる基本的な機構である。再結合速度が全電荷発生速度
を上廻る位に、ゲートを頻繁にパルス駆動しさえすれば
よい。

この発明が更によく理解される様に、ゲート・バイアス
に伴なう表面電位及びチヤンネルのポテンシヤルの最小
値の変化を計算し、第８図に示してあり、対応するバン
ド線図が第９図に示されている。この図で、φｍは最低
ポテンシヤル・エネルギ、φｓは界面のポテンシヤル・
エネルギである。

これらの図から、表面電位とチヤンネルのポテンシヤル
の最小値との間の差がゲート・バイアスに対して余り強
い依存性を持たないことが判る。従つて、この発明のブ
ルーミング防止用ゲート構造を用いなければ、電子−正
孔再結合機構によつて電荷を完全に除去する為には、極
めて高いバイアスレベルにすることが必要になろう。こ
れは、チヤンネル・ストツパ領域は、酸化物の電界の極
性が反転ゲートの電圧の上昇と共にその誘電体絶縁降伏
の値に向かつて急速に上昇するので、必ずしも実用的で
はない。従つて、所望の電荷の減少を達成する為には、
仮想井戸と電荷減少ゲートの間の面積差を利用すること
が必要である。

これは幾つかの単純化した仮定から理解することが出来
る。第１に、任意のゲートの下に貯蔵し得る電荷の総量
をゲートに対応する最大電荷貯蔵密度にゲートの面積を
乗じた値によつて決定されると仮定する。第２に、電荷
貯蔵密度が全てのゲートに対して同じであると仮定す
る。第３に、適当なバイアスを印加することにより、貯
蔵容量を変えずに電荷を１つのゲートから別のゲートへ
クロツク作用によつて移すことが出来ると仮定する。こ
の場合、大きな面積を持つていて、電荷がその最大貯蔵
容量までこの面積を埋めている様なゲートから、面積が
一層小さいゲートへ電荷をクロツク動作によつて移す
と、電荷は必然的に小さい方のゲートの下の界面にあふ
れる。電荷のクロツク作用を前後に繰返して、ピン留め
閾値と必ず交差して正孔が界面に供給される様に保証す
ることにより、このあふれ電荷が再結合によつて除去さ
れる。しかし、除去することが出来ない若干の電荷が必
ず残り、これは小さい方のゲートの電荷貯蔵容量に等し
い。従つて、装置の実際の設計では、所望の電荷し除去
レベルを達成する為に、電荷減少ゲートの面積を最適に
することが必要である。しかし同時に、有効な表面積を
過度に減少し、それに伴つて界面トラツプの数を減少し
て、実際の負荷状態で、電荷再結合速度が効果を持たな
くなる様にしない様にすることも必要である。

「擬似飛越し」動作モードを使いたい場合、仮想井戸か
ら除去される信号の量は、井戸の一杯の容量の半分を超
えていなければならない。この後、クロツク作用を受け
る井戸は、一杯の井戸の残り半分が収集される様なバイ
アスに保たれる。その後、メモリ部分への高速シフトの
直前に、適当な井戸を一緒に組合わせる。

電荷減少ゲート・パルス当りの再結合電子の数、従つて
実質的にこの過程に参加する有効な界面トラツプの数を
測定する実験を行なつた。この実験では、第３図に示す
装置を用いて、レーザ・スポツトを装置の作像部分に投
射し、電荷減少ゲートを普通のモードで動作させた。レ
ーザの強度は、この動作モードで、小さな一群の過負荷
状態の画素しか出来ない様に調節した。この後、電荷減
少ゲートを直流レベルに切り換えた。これによつて一層
多数の画素にわたつてブルーミングが発生した。ブルー
ミングを生じた余分の画素は、レーザ入力につて発生さ
れ、普通のモードの電荷減少ゲートによつて除去された
電子の数の目安、従つて、対応する再結合速度の目安と
して役立つ次の工程で、電荷減少ゲート・パルスの数を
換え、レーザの強度は、過負荷状態の画素の数が前の場
合と同じになる様に調節した。電荷減少ゲート・パルス
を再びターンオフし、ブルーミングを生じた画素の数を
計数した。

このデータを、電荷減少ゲート・パルスの数に対し、ブ
ルーミングを生じた画素の数として第10図にグラフで示
してある。この時の装置のパラメータは、図面に記入し
た様に、 Vabh＝＋5v、th＝500ns、 dNbp/dNabp＝0.125 である。この装置の一杯の井戸の容量並びに電荷減少ゲ
ートの面積が判つていれば、次の式から、電子及び正孔
トラツプ密度の和を求めることができる。

Nte＋Nth＝Nfw/Ag）×（dNbp/dNabp） （５） ここでNfwは井戸の中の電子の最大数、Nbpはブルーミン
グを生じた画素の数、Nabpはブルーミング防止の画素の
数である。この装置の一杯の井戸の容量はNfw＝200,000
e^-であると測定された。チヤンネル・ストツパの面積を
減算したブルーミング防止ゲートの面積は Ag＝４×10^-7cm² （６） 第10図のグラフから dNbp/dNabp＝0.125 （７） これによつて合計トラツプ密度は 6.3×10¹⁰/cm²になる。得られた結果は、SiO²−Si界面
に対する典型的な界面状態密度と良い相関性を持つ。

この発明の装置を用いて、装置の捕捉された電子及び正
孔の放出時間に関するデータを求める為に別の実験を行
なつた。再結合による電荷減少の考えを実際に応用する
場合には、こう云うパラメータの値並びに温度に対する
こう云う値の変化が重要である。特に、一方の種類の担
体の捕捉作用と、再結合の為に他方の種類を界面に持つ
てくるのとの間に許される時間を決定する為に、こう云
うパラメータの値を知ることが必要である。トラツプ放
出時間が非常に短かければ、再結合を達成するのに十分
な程高速に電荷減少ゲートのバイアスを切換えることが
実際に出来ないことがある。達成し得る切換え速度は、
駆動器の速度と電力様な外部の要因によつて制限される
ことがあり、或いは撮像装置内のパルス伝搬遅延とゲー
ト自体のRC時定数とによつて制限されることがある。

放出時間を測定する為の実験装置は、やはり第３図に示
す様に構成したが、解像度ターゲツト48を取除いた。CC
D36は、第4A図乃至第4C図に示すタイミングで動作させ
た。この実験では、遅延th及びteを変え、電荷減少ゲー
トのクロツク周波数と残りのパラメータは一定のままに
した。遅延thを使つて正孔放出時間を測定し、遅延teを
使つて電子放出時間を測定した。この実験では、前の実
験と同じく、レーザの強度を変えながら、遅延th及びte
を調節することにより、過負荷状態の画素の数を一定値
に保つた。この時、電荷減少ゲート・パルスをターンオ
フし、過負荷状態の画素の数の変化を計数することによ
り、再結合速度のレベル変化を見つける。この実験の結
果を41℃及び72℃の２種類の異なる温度に対し、第11図
にグラフで示してある第11図のグラフから、再結合速度
が定性的には、式（４）によつて予測される依存性に従
うこと、並びに電子及び正孔放出時間の両方が、高温で
も、数マイクロ秒より長いことが判る。各々のクロツク
・サイクルで再び埋めれる界面トラツプからのキヤリ
ア、特に正孔の有限の放出速度は、上に述べた発生−再
結合過程が作用する為には、或る最低限の移行時間が必
要であることを意味している。更に、装置のパルス伝搬
遅延によつて、電荷減少ゲート・パルスに短い正の持続
時間を使うことが出来れば、正孔トラツプは電荷減少ゲ
ート・パルス・サイクルの大部分の間、埋められたまま
に保ち、こうして界面で発生された暗電流を削滅するこ
とが出来る。従つて、電荷減少ゲートのクロツク動作を
しても、クロツク作用を受けるゲートの表面ピン留め作
用によつて達成される仮想電極技術の暗流が小さいとい
う特徴を温存することが出来る。

この装置を用いて行なわれた別の実験は、熱い正孔効果
の評価を目的としたものである。暗電流には、クロツク
作用によつて誘起される成分がある。この暗電流は、ク
ロツク界面のピン留め作用の後、正孔がチヤンネル・ス
トツパ及び仮想ゲート区域へ戻ることによる衝撃電離に
よつて生ずる。その過程は、ｐチヤンネルMOS装置で起
こるものと同様であり、その場合は基板電流として知ら
れている。この効果が第12図に例示されている。第12図
は第１図の一部分を拡大したものである。電荷減少ゲー
トの電位をピン留めレベルより低い値から正のバイアス
に切換えた後、若干の正孔がゲートの下に残る。この時
ゲート・バイアスが高いから、クロツク・ゲートの縁と
仮想電極ゲートの縁の間に大きなフリンジ電界がある。
クロツク作用を受けるゲート区域を出ていく残留正孔が
この電界を横切つてｐ＋領域へ移動し、電界が強けれ
ば、正孔が加熱され、衝撃電離の原因となる。この電離
により、追加の電子−正孔対が発生され、望ましくない
信号として電子が収集される。蓄積期間の間、過負荷に
対する効率の良いブルーミングの防止保護を行なう為
に、電荷減少ゲートを多数回クロツク動作させることが
必要であるから、この結果生ずる電離効果は何倍にもな
り、CCDのバツクグラウンド暗電流レベルに実質的な増
加を招くことがある。標準型MOS装置の設計及び製造技
術を基板電流を減少する様に改造した方法を使つて、フ
リンジ電界を弱めることにより、ホツトホール効果を最
小限に抑えることが出来る。第13図は、蓄積期間中の２
種類の異なる数のクロツク・パルス（2400及び4900）の
場合の、電荷減少ゲート・パルスの最大行程に対する暗
電流レベルの依存性を示すグラフである。予想通り画素
の暗電流レベルは、電界が或る閾値を越えて非常に急速
に増加すると、上昇し、電荷減少ゲート・パルスの数に
も比例する。

表面トラツプの再結合によつてブルーミンゲ防止ゲート
から除去されない残留電荷レベルを測定する為に、別の
実験を行なつた。装置の照明レベルは、第３図に示す装
置で、一杯の井戸（フル・ウエル）の信号出力が得られ
る様に調節し電荷減少ゲートのクロツク・パルスの高レ
ベルを徐々に増加した。電荷減少ゲートのクロツク・パ
ルスの低レベルは表面ピン留め閾値Vpより低く保つた。
この実験の結果が第14図に示されている。第14図は、電
荷減少パルスの最大行程の関数として正規化CCD出力を
示している。図示のデータから、Vabh＝3Vのレベルで、
電荷減少ゲートがあふれ、電荷再結合機構が作用するこ
とがはつきりと判る。この時、除去される電荷の量は、
より多くの電荷が電荷減少ゲート区域に引付けられるに
つれて、ゲート・バイアスに正比例する。

第14図に示す様に、最終的にVabh＝4Vでは、仮想井戸か
らの全ての電荷が、電荷減少ゲートの下に引付けられ、
それ以上の電荷が再結合しない。残つた信号がその時の
電荷減少ゲートの井戸容量であり、この設計では、これ
は装置の全容量の約60％に等しい。電荷減少ゲートのバ
イアスがこの点を越えて増加すると、除去される電荷の
量が今度は表面電位と、チヤンネルの最低ポテンシヤル
の間の差の減少によつて左右される。これは第８図に示
した様なゲート・バイアスの強い関数ではなく、第14図
にはつきりと示されている。再結合速度がグラフのあら
ゆる部分で、確実に信号発生速度よりずつと大きくなる
様に異なるゲート・クロツク周波数（4900）を用いてこ
の測定を繰返した。

この時、第13図のグラフ、第14図のグラフ及び所望の過
負荷保護能力から、ブルーミング防止制御の為の電荷減
少ゲートのパルスの振幅並びに蓄積期間当りの最適のパ
ルス数の最適の動作点を決定することが出来る。

これ迄説明した実験の結果並びに装置の動作の説明か
ら、装置の性能は、過負荷容量、暗電流及び量子効率の
３つの最も重要なパラメータを評価することによつて要
約することが出来る。

過負荷容量。このパラメータは、ブルーミング防止に使
う時のこの発明の電荷減少構造によつて処理し得る装置
の一杯の井戸の光源に対する露出回数“X"で表すのが最
も良い。光源が蓄積時間全体の一部分の間だけ、作像装
置にエネルギを投射していると仮定すると、次の式を組
立てることが出来る。

Ｘ＝tex×fg×（dNbp/dNabp） （８） ここでtexは露出時間、fgはゲート・クロツク周波数（s
^-1）である。

この式から、光パルスの持続時間が短い場合、電子−正
孔再結合によるブルーミング防止の過負荷能力が低下す
ることが判る。しかし、露出時間がフイールド読出し時
間に等しく、照明が時間と共に急速に変化しない様な大
抵の映画用カメラの用途では、これは問題ではない。

例えば標準的なTV装置を考えると、読出し時間は約16ms
であり、ブルーミング防止ゲート・パルス周波数を150K
Hzに選んだ場合、過負荷容量は次の通りである。

Ｘ＝16×10^-3×1.5×10⁵×0.126＝302 （９） この過負荷保護レベルは、駐車場にある車のクロム・ト
リミングからの太陽光の反射や、肖像型の場面の於ける
眼鏡からの反射の様な全ての実際的な用途にとつて満足
すべきものである。

暗電流。装置の構造に電荷減少ゲートを追加すること
は、前に説明した様に、表面で発生される暗電流を目立
つて増加させない。この為、仮想電極技術の暗電流が小
さいという特徴は依然として温存されている。しかしホ
ツトホール効果に注意を払うことが必要である。第13図
のグラフから判る様に、150KHzの様な低いクロツク周波
数では、これは正しく設計された装置にとつては問題で
はない。ホツトホールによつて誘起された実質的な暗電
流が追加されることは、装置のダイナミツク・レンジを
減少させると共に、信号対雑音比を低下させる。

量子効率。このパラメータは第１図に示した単位セルの
形状から容易に評価される。ドレインがなければ、量子
効率は、電荷減少をしない装置の場合と同様である。更
に、ゲートがSnO₂の様な透明で導電性の材料で作られ、
装置を反射防止材料でコートした場合、量子効率は100
％に近づくことがある。これと並ぶ従来のブルーミング
防止構造はなく、これは高解像度のCCDカラー・カメラ
の様な用途にとつて決定的に重要である。

第１図に示す構造は、ブルーミング防止の他に、電子式
の開口制御並びにガンマ補正の様な他の電荷減少機能の
為に使うことが出来る。電子式の開口制御に使う時蓄積
時間の或る部分の間、電荷が実質的に破壊され、メモリ
にシフトする前の、蓄積時間の選ばれた一部分の間だけ
信号を蓄積することを許す。この動作は、レンズのピー
ク絞りを閉じることに相当する。電荷減少クロツクの振
幅を徐々に下げて、時間−電荷発生比に影響を与え、こ
の結果実効的なガンマ比を１以外にすることも可能であ
る。

第15A図乃至第15D図は、第１図に示したVP CCD撮像装
置をTVカメラの用途に用いた例を示す。第15A図はVP C
CD10の蓄積モード及び垂直フライバツクのタイミングモ
ードを示している。第15B図はメモリから直列レジスタ
への走査線毎の転送のタイミングを示している。VP CC
Dメモリと直列レジスタとの相互接続は周知であり、こ
こでは図面に示してない。パルス60が、TVカメラの水平
フライバツクのタイミングを定め、パルス62は撮像部分
からメモリ部分へのフレーム転送の垂直フライバツク時
間の間に発生する。第15C図は、直列レジスタに対する
走査線読出しタイミングを示しており、読出しパルスは
水平フライバツク・パルス60の間に発生する、第15D図
は第１図に示した様な装置の電荷減少ゲートに対するタ
イミングを示す。パルス64が、前に説明した様に、電荷
を壊す様に作用することが理解されよう。中間の直流レ
ベル66は、垂直フライバツク時間の間の電荷転送に影響
を与えない様にする。直流レベル68を閾値Vpより小さく
して、暗電流の発生を最小限に抑えることが有利であ
る。パルス64の大きさは、前に説明した様に、電子−正
孔再結合によつて電荷を減少するのに十分でなければな
らない。パルスをバーストで間欠的にクロツクすること
が可能であるから、例えば水平フイードバツクの間、パ
ルス64を連続的にクロツクする必要はない。この為、撮
像装置の読出し時間より持続時間の短いバースト・パル
スによつて、この発明の電荷の減少を達成することが出
来る。

第16A図及び第16B図は、この発明のVPCCD10を電子式の
露出制御及びガンマ補正に用いた場合を示す。前に述べ
た様に、この発明の構造は、ブルーミング防止だけでな
く、蓄積時間の或る部分の間、全ての電荷を壊し、メモ
リにシフトする直前の、蓄積時間の一部分の間だけ、電
荷の蓄積が出来る様にし、こうしてレンズのｆ絞りを閉
じることに相当する作用をすることによつて、電子式の
開口制御にも使うことが出来る。更に、電荷制御クロツ
クの振幅を徐々に下げて、時間−電荷発生比に影響を与
え、実効的なガンマ制御を行なうことが可能である。第
16A図に示す場合、蓄積期間70は、例えば15ミリ秒（NTS
C基準）にすることが出来る。垂直フライバツク期間72
が並列転送時間74に分割されている。

第16A図の波形は、蓄積期間及び垂直フライバツク期間
を持つ典型的なTVカメラの動作を示している。第16B図
は、ガンマ補正を行なう為の、この発明の電荷減少パル
スの作用を示している。時間Tctは、全電荷破壊時間を
表わし、この時Vmaxのパルスを供給して、VP CCD装置1
0内の全ての電荷を壊す。時間Tiは電荷蓄積時間を表わ
し、この時電荷減少パルスのレベルを可変振幅76で示す
ように、徐々に低下させる。電荷蓄積時間Tiの間、ガン
マ制御が行なわれる。パルスのレベルが電圧Vabまで下
がる。電圧Vabが、標準的なブルーミング防止動作レベ
ルを構成し、この時、ブルーミングを防止する為に過剰
の電荷の減少だけが要求される。Tct及びTiの間の関係
は、所望のガンマ補正に応じて可変である。時間Tptは
並列転送時間を表わす。Tct、Ti及びTptの和が15ミリ秒
のNTSC基準を構成する。第16B図に示すサイクルは、カ
メラのこれ以降の動作の間も繰返され、Tct及びTiの間
の関係は、場面の照明に応じたフイードバツク機構によ
つて自動的に変えることが出来る。

これ迄この発明による電荷の減少を仮想電極CCDについ
て説明した。前に述べた様に、この発明は埋込みチヤン
ネルCCD装置の様なこの他の電荷転送装置にも用いるこ
とが出来る。３相埋め込みチヤンネルCCDが第17図に示
されており、半導体基板80、酸化物層82及び端子84,86
及び88を普通の様に構成してある。説明の便宜の為、電
極84,86及び88は夫々端子1,2及び３と番号を付してあ
る。

埋込みチヤンネルCCD装置の普通の動作状態では、ゲー
トは低Vg及び高Vg信号の間でクロツク作用を受ける。高
Vgは、電子が埋込みチヤンネル内に局限されていて、表
面に出てきて、そこで界面トラツプによつて捕捉される
ことがない様に選ばれている。低Vgは、普通は、界面が
ピン留めされ且つ正孔が界面に出てくる点によつて決定
される。

しかし、この発明では、ゲートφ_３は高Vgより高く、高
Vg＋迄クロツク駆動し、チヤンネルからの過剰の電子が
界面状態に捕捉される様にする。その後、φ_３は普通の
低Vgより低い低Vg−迄クロツク駆動し、正孔が表面に出
てきて、捕捉された電子と再結合する様にする。この非
放射性／放射性（トラツプによる）再結合が、界面状態
の密度に比例する量の電荷を壊す。所望の量のあふれ電
荷をポンプ作用によつて取出す為に、ゲートφ_３を何回
か立続けにパルス駆動することが必要になることがあ
る。電荷転送が起こらない様にする為、クロツク作用を
受ける電極に隣接する電極を直流阻止電位に保つことが
必要である。

例えば、第17図について説明すると、この方法に従つて
動作する時、φ_１を低に保つて、電荷の転送を阻止し、
φ_２を高に保つて電荷を貯蔵する。前に述べた様に電荷
減少パルスを用いてφ_３をポンプし、あふれ電荷を壊
す。φ_３電極のポンピング動作が第17図の電位領域90に
よつて例示されている。電極92が次の３相電極の組合わ
せの中にある最初の電極となる。この為、この発明は埋
込みチヤンネルCCD装置及びその他の電荷転送装置に用
いて、電子−正孔再結合方法を利用したブルーミング防
止並びにその他の機能を果たすことが出来る。

第18図はその動作を高める為に、この発明の電子−正孔
再結合方法に従つて動作させることが出来る電荷注入装
置（CID）を示している。公知の様に、CID装置96が半導
体基板98の上に形成されていて、酸化物層100、電極102
及び非導電層106によつて隔てられた電極104を含んでい
る。普通の様に、撮像装置として使う時、図示のCID装
置は、各々の光の場所に於ける信号が、ランダム・アク
セス・メモリの様に、Ｘ−Ｙ形で検出される様に構成さ
れる。普通の動作では、両方の電極102及び104に対する
電位を同時に下げた時、電荷が基板の中に注入され、そ
の中で再結合する。端子102が導線108に接続されて、Ｘ
−センス線として作用する。端子104が導線110に接続さ
れ、これがＹ−アドレス線として作用する。Ｘ−センス
線がセンス・アンプ112に接続されると共に、FETトラン
ジスタ114の一方の端子にも接続される。リセツトパル
スがFET114のゲートに印加され、Ｖ基準電圧がFET114の
他方の電極に印加される。

公知の様に、図示のCID装置を撮像装置として動作させ
る時、蓄積期間の間、電荷が井戸に蓄積される。Ｘセン
ス線108が、FET114のゲートに印加されたリセツト・パ
ルスにより、Vrefにリセツトされる。この後、センス線
は浮いたままにする。この時、アンプ112は、電荷量の
変化によるセンス線108の電位の変化を感知する。

この発明の動作について説明すると、アドレス線110に
対する電荷減少パルスのバーストが、電子−正孔再結合
によつて電荷を壊す為に、前に述べた様に電極104をポ
ンプするのに役立つ。これによつて電荷が井戸から消
え、センス線108の電位が変化する。この時、光の場所
は新しい信号を蓄積する用意が出来ている。第18図の電
圧波形はこの発明の方法の作用を示しており、電荷ポン
ピング区域が全体的に数字116によつて示されている。

従つて、この発明によれば、電荷の抽出を行なう為に、
基板に対する電荷の注入に頼る必要がない。従来の装置
で使つていたこう云う注入は遅くて、隣接するセルへの
電荷の広がりの原因になる場合が多い。この発明による
と、基板は寿命が非常に長いものにすることが出来、非
常に高い量子効率を持つことが出来る。

この発明の方法では、前に述べた電荷破壊方法に必要な
よりも小さな振幅で、絶えずアドレスされていない電極
のクロツク動作を行なうことにより、CID96のブルーミ
ング防止を行なうことが出来ることが理解されよう。こ
の様にして、前に述べた様に、あふれ電荷だけが破壊さ
れる。

従つて、第18図に示す装置は、フオトセルから電荷を抽
出する改良された方式になる。この方式は、表面チヤン
ネル及び埋込みチヤンネルを含めて、普通のCCD装置で
使うことが出来る。この方式は、赤外線の場に用いられ
るCID装置に特に役立つ。前に述べた様に、この方式はC
CD撮像装置に於ける自動露出制御とガンマ補正とに使う
ことが出来る。この方式はRAM及びROMメモリに対する読
出し方式としても使うことが出来る。

従つて、この発明の電子−正孔再結合方式が、ブルーミ
ング防止動作を行なう為にも、露出制御、ガンマ制御及
び改良された読出し方式としても、種々の電荷転送装置
に対して広い範囲の用途を持つことが理解されよう。

好ましい実施例を詳しく説明したが、特許請求の範囲に
よつて限定されたこの発明の範囲内で、種々の変更を加
えることが出来ることは言う迄もない。

【図面の簡単な説明】

第１図はこの発明を用いた電荷転送装置の拡大断面図、
第2A図は第１図に示した装置の積分様式に於ける動作を
例示したポテンシヤル線図、第2B図は第１図に示した装
置の高速シフト様式に於ける動作を示すポテンシヤル線
図、第３図はこの発明を用いたCCDの動作を例示する試
験装置のブロツク図、第4A図乃至第4C図は第３図に示し
た試験装置に印加されるクロツク電圧を示す波形図、第
5A図は従来のMOS装置の拡大断面図、第5B図は第5A図に
示した構造のバンド線図であつて、電子が界面トラツプ
に捕捉されることを例示している。第6A図は従来のMOS
装置の拡大断面図、第6B図は捕捉された電子との再結合
を行なわせる為に、界面に正孔を捕捉する様子を示した
バンド線図、第7A図及び第7B図は典型的な埋込みチヤン
ネル電荷結合装置の構造のバンド線図であつて、電子及
び正孔が界面トラツプに捕捉される様子を示す。第８図
は第１図に示した構造のゲート・バイアスに対する表面
ポテンシヤル・エネルギ及び最低ポテンシヤル・エネル
ギの依存性を示すグラフ、第９図は第１図に示した構造
のゲート・バイアスに対する表面ポテンシヤル・エネル
ギ及び最低ポテンシヤル・エネルギの依存性を示すバン
ド線図、第10図は蓄積期間当りの対応する数のブルーミ
ング防止ゲート・パルスによつて除去されたブルーミン
グを生じた画素の数で表した、電荷再結合速度を示すグ
ラフ、第11図はこの発明を用いて捕捉された電子及び正
孔の遷移遅延の依存性を示すグラフ、第12図は第１図に
示した構造の拡大部分断面図で、暗流レベルの増加の原
因となるホツトホールによる衝撃電離を例示している。
第13図は蓄積期間当りの２種類の異なるパルス数に対
し、ブルーミング防止ゲート・パルスの正の行程の結果
として得られる第１図に示した装置の暗電流レベルを示
すグラフ、第14図は２種類の異なるブルーミング防止パ
ルスの周波数を用いた時、ブルーミング防止パルスの最
大行程の関数として、第１図に示した装置から除去され
る電荷を示すグラフ、第15A図乃至第15D図は典型的なビ
デオ装置でブルーミング防止効果を持たせる為に用いた
時の、第１図に示す形式の装置から成るアレーに印加さ
れる種々のクロツク信号を示すグラフ、第16A図及び第1
6B図は、シヤツタ制御及びガンマ制御を行なう為に使う
時の、第１図に示した形式の装置から成るアレーに印加
されるクロツク信号を示すグラフ、第17図はこの発明の
ブルーミング防止を取入れた３相電荷転送装置の拡大断
面図、第18図はこの発明の電荷除去方式を利用してCID
の読出し及びブルーミング防止制御を行なう時の電荷注
入装置の拡大断面図である。 主な符号の説明 12,14:ゲート電極 16,28:導電 18:酸化物層 20,22:仮想ゲート 24:シリコン面 26:電荷減少ゲート

Claims (7)

【特許請求の範囲】
1. 【請求項１】電荷除去能力を持つ電荷転送形撮像装置で
   あって、 チャンネルに沿って電荷転送を行う手段を含み、かつ、
   離間された一導電型の不純物領域を含み、前記不純物領
   域の不純物レベルが半導体基板よりも高くなっている、
   前記一導電型の半導体基板と、 前記チャンネル上の前記基板の上に設けられた絶縁層
   と、 前記絶縁層上に離間して配置された電極であって、隣接
   する電極間に少なくとも一対の前記不純物領域が配置さ
   れる位置関係にある前記電極と、 電荷転送のためのクロック・パルスを前記電極に印加す
   る第１の印加手段と、 前記電極間の離間された不純物領域間の対応する前記絶
   縁層上に設けられた電荷除去ゲートと、 前記電荷除去ゲートに接続された第２の印加手段であっ
   て、第２の印加手段は、電子と正孔の界面のトラップに
   よる電子と正孔の再結合を通じて、ブルーミングを減少
   させるために第１の振幅を有するパルスを印加する第１
   のモードと、撮像露出制御を行うために前記第１の振幅
   よりも大きな振幅を有するパルスを印加する第２のモー
   ドとを有する電荷転送形撮像装置。
2. 【請求項２】特許請求の範囲第１項に記載した電荷転送
   形撮像装置に於て、前記パルスを印加する手段は、撮像
   装置の実効ガンマを変える為に、クロック・パルスの振
   幅を露出制御レベルからブルーミング低下レベルに減少
   する為に前記第１及び第２のモードで相次いで作用し得
   る電荷転送形撮像装置。
3. 【請求項３】特許請求の範囲第１項に記載した電荷転送
   形撮像装置に於て、前記クロック・パルスが前記撮像装
   置の表面ピン留め閾値を超え、前記クロック・パルスの
   周波数は、電子と正孔の界面のトラップでの電子−正孔
   再結合過程を通じて前記撮像装置から電荷を除去するの
   に十分である電荷転送形撮像装置。
4. 【請求項４】特許請求の範囲第１項に記載した電荷転送
   形撮像装置に於て、前記導電層が３段階電極を持つ電荷
   結合装置を形成し、１つの電極は電荷転送を阻止する為
   の低い直流電位に保たれ、２番目の電極は電荷を記憶す
   る為に高く保たれ、３番目の電極がクロック・パルスを
   受取る前記電荷除去ゲートを形成している電荷転送形撮
   像装置。
5. 【請求項５】電荷制御特性を持つ電荷転送形撮像装置で
   あって、 電荷転送用のチャンネルを有する一導電型の半導体基板
   と、 前記チャンネル上の基板の上に設けられた絶縁層と、 前記絶縁層上に離間して配置された複数の導電性電極と
   を有し、 前記チャンネルは、各々の隣接する導電性電極間でクロ
   ック相と仮想相に分割され、前記各クロック相及び仮想
   相は異なる不純物分布を持つ少なくとも２つの領域から
   成るセルで構成され、 更に、隣接する導電性電極間に配置され、電子と正孔の
   界面のトラップによる電子と正孔の再結合を通じて、撮
   像装置から電荷を除去するための電荷制御クロック・パ
   ルスを受取る電荷制御ゲート電極を有し、 前記電荷転送形撮像装置は、蓄積モード時に、過剰電荷
   を除去しブルーミングを減少させるために、前記導電性
   電極が直流電位に保持され、前記電荷制御ゲートが前記
   電荷制御クロック・パルスで駆動され、転送モード時
   に、前記導電性電極が電荷転送のためにパルス駆動さ
   れ、前記電荷転送制御ゲートが直流電位に保持されるこ
   とを特徴とする電荷転送形撮像装置。
6. 【請求項６】半導体基板と、前記基板にそれぞれ離間し
   て形成された不純物領域を含み、該不純物領域によって
   形成された電位井戸を利用して電荷を蓄積する蓄積部
   と、前記基板上に形成された絶縁層と、前記絶縁層上に
   それぞれ離間して配置された導電層であって、隣接する
   導電層間に少なくとも一対の前記不純物領域が配置され
   る位置関係にある前記導電層と、前記導電層に電荷転送
   クロックを供給し、前記蓄積部に蓄積された電荷を転送
   する転送手段と、前記蓄積部に蓄積された電荷を減少さ
   せるための電荷減少手段とを備えた電荷転送形撮像装置
   において、 前記電荷減少手段は、前記一対の不純物領域間の前記絶
   縁層上に設けられたゲート電極を有し、前記蓄積部に電
   荷が蓄積される時、前記ゲート電極にパルス信号を印加
   し、前記転送手段により電荷が転送される時、一定電位
   を印加することを特徴とする電荷転送形撮像装置。
7. 【請求項７】特許請求の範囲第６項に記載した電荷転送
   形撮像装置において、前記一対の不純物領域はそれぞれ
   異なる不純物分布であることを特徴とする電荷転送形撮
   像装置。