JPH0599693A - エンコーダ - Google Patents
エンコーダInfo
- Publication number
- JPH0599693A JPH0599693A JP9005391A JP9005391A JPH0599693A JP H0599693 A JPH0599693 A JP H0599693A JP 9005391 A JP9005391 A JP 9005391A JP 9005391 A JP9005391 A JP 9005391A JP H0599693 A JPH0599693 A JP H0599693A
- Authority
- JP
- Japan
- Prior art keywords
- output
- photoelectric conversion
- phase angle
- slit
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Abstract
(57)【要約】
【目的】 光学式エンコーダの位相検出回路および角度
変換回路を集積回路化できるようにする。 【構成】 受光アレイの光電変換出力振幅を規格化した
のち、アナログディジタル変換し、これをＲＯＭのアド
レス入力とすることにより、位相角情報を取り出す。ま
た複数トラックの場合は、複数の位相角情報間の減算処
理を行ったのち、スリット位置情報を記憶するＲＯＭの
アドレス入力とすることにより、スリット位置情報を取
り出し、位置情報に変換する。 【効果】 従来装置で用いられていたアナログ回路のハ
イパスフィルタをディジタル回路に置き換えることがで
き、集積回路化ができる。
変換回路を集積回路化できるようにする。 【構成】 受光アレイの光電変換出力振幅を規格化した
のち、アナログディジタル変換し、これをＲＯＭのアド
レス入力とすることにより、位相角情報を取り出す。ま
た複数トラックの場合は、複数の位相角情報間の減算処
理を行ったのち、スリット位置情報を記憶するＲＯＭの
アドレス入力とすることにより、スリット位置情報を取
り出し、位置情報に変換する。 【効果】 従来装置で用いられていたアナログ回路のハ
イパスフィルタをディジタル回路に置き換えることがで
き、集積回路化ができる。
Description
【０００１】
【産業上の利用分野】本発明は、エンコーダの位相検出
方式およびエンコーダの角度変換回路の角度変換方式に
関する。本発明は特に光学式エンコーダの位相検出回路
および角度変換回路を集積回路化するのに適する。
方式およびエンコーダの角度変換回路の角度変換方式に
関する。本発明は特に光学式エンコーダの位相検出回路
および角度変換回路を集積回路化するのに適する。
【０００２】
【従来の技術】スリットと光の遮蔽部が交互に配列され
たコード板に、光源から散乱光を照射すると、コード板
の裏側に、スリットの周期ごとにこれに対応した周期の
正弦波の光強度分布が生じる。この正弦波の位相φは、
コード板が移動するとこれにつれて変化する。この原理
を利用して、コード板の裏側に受光アレイを固定して、
この正弦波状の信号の位相φを検出することでコード板
の角度（または位置）を測定する光学式エンコーダが知
られている。
たコード板に、光源から散乱光を照射すると、コード板
の裏側に、スリットの周期ごとにこれに対応した周期の
正弦波の光強度分布が生じる。この正弦波の位相φは、
コード板が移動するとこれにつれて変化する。この原理
を利用して、コード板の裏側に受光アレイを固定して、
この正弦波状の信号の位相φを検出することでコード板
の角度（または位置）を測定する光学式エンコーダが知
られている。
【０００３】出願人は、このような光学式エンコーダに
おいて、光源からの光強度をsin ωt とcos ωt で変調
し、受光アレイの出力をスイッチングすることなく、ハ
イパスフィルタを用いることにより、高精度で高速変化
する位置情報を測定できる発明を行い、これを特願昭62
−70078 号として、また３トラックの光学式エンコーダ
として平成１年７月６日に実願平１−79739 号として出
願した。
おいて、光源からの光強度をsin ωt とcos ωt で変調
し、受光アレイの出力をスイッチングすることなく、ハ
イパスフィルタを用いることにより、高精度で高速変化
する位置情報を測定できる発明を行い、これを特願昭62
−70078 号として、また３トラックの光学式エンコーダ
として平成１年７月６日に実願平１−79739 号として出
願した。
【０００４】
【発明が解決しようとする課題】しかし、これらの先行
発明のエンコーダでは、(1) ハイパスフィルタとしてア
ナログフィルタが必要である、(2)回路が高帯域回路で
構成され位相回転が少ない、(3) 高速カウンタが必要で
ある、(4) 縦続接続される回路系のパラメータ変動が内
挿精度に大きく影響する点で問題を抱え、さらに(5) 集
積回路化が困難である、(6) 個別集積回路で回路を構成
しても回路設計にアナログ回路に特有な注意が必要であ
るという問題があった。
発明のエンコーダでは、(1) ハイパスフィルタとしてア
ナログフィルタが必要である、(2)回路が高帯域回路で
構成され位相回転が少ない、(3) 高速カウンタが必要で
ある、(4) 縦続接続される回路系のパラメータ変動が内
挿精度に大きく影響する点で問題を抱え、さらに(5) 集
積回路化が困難である、(6) 個別集積回路で回路を構成
しても回路設計にアナログ回路に特有な注意が必要であ
るという問題があった。
【０００５】また、レゾルバの位相検出を行う場合に、
１相励磁、２相出力のレゾルバの場合、ディジタル信号
へのコンバータとして、乗算器を用いたトラッキング回
路が用いられるが、この回路は複雑な構造である上、高
速回転、高分解能の用途を同時に満たすことができない
問題があった。また、sin(ωt ＋θ) の形（２相励磁１
相出力型）で出力される場合、高速回転時のドプラシフ
ト補正や角度情報θをカウンタで計数することによる計
測値と実際の位置とに時間的なずれがあり、その非同時
性が問題となっていた。
１相励磁、２相出力のレゾルバの場合、ディジタル信号
へのコンバータとして、乗算器を用いたトラッキング回
路が用いられるが、この回路は複雑な構造である上、高
速回転、高分解能の用途を同時に満たすことができない
問題があった。また、sin(ωt ＋θ) の形（２相励磁１
相出力型）で出力される場合、高速回転時のドプラシフ
ト補正や角度情報θをカウンタで計数することによる計
測値と実際の位置とに時間的なずれがあり、その非同時
性が問題となっていた。
【０００６】本発明は、位相検出および位置検出（角度
検出を含む）をＲＯＭテーブルを用いることにより、ア
ナログフィルタを必要とせず、位相検出回路または角度
変換回路を集積回路化することができるようにするもの
である。
検出を含む）をＲＯＭテーブルを用いることにより、ア
ナログフィルタを必要とせず、位相検出回路または角度
変換回路を集積回路化することができるようにするもの
である。
【０００７】
【課題を解決するための手段】第一の発明は、光源と、
スリットと遮光部とが交互に設けられたコード板と、こ
のコード板の裏側に生ずる光強度分布の一周期を４等分
するように配列された４個の光電変換素子を備えた受光
アレイと、この受光アレイのそれぞれの光電変換素子の
出力する信号を入力して上記コード板の位置に応じた位
相角を検出する回路とを備えたエンコーダにおいて、上
記光電変換素子の出力振幅を安定化する手段を備え、上
記位相角を検出する回路は、上記光電変換素子の出力す
る１／２周期位相が異なる信号間の加算または減算を行
う二つの加減算手段と、この加減算手段の出力する信号
をそれぞれディジタル信号に変換するアナログディジタ
ル変換器と、位相角情報をアドレス入力に対応して記憶
し、上記アナログディジタル変換器の出力を二つのアド
レス入力として、位相角信号を出力するＲＯＭとを備え
たことを特徴とする。
スリットと遮光部とが交互に設けられたコード板と、こ
のコード板の裏側に生ずる光強度分布の一周期を４等分
するように配列された４個の光電変換素子を備えた受光
アレイと、この受光アレイのそれぞれの光電変換素子の
出力する信号を入力して上記コード板の位置に応じた位
相角を検出する回路とを備えたエンコーダにおいて、上
記光電変換素子の出力振幅を安定化する手段を備え、上
記位相角を検出する回路は、上記光電変換素子の出力す
る１／２周期位相が異なる信号間の加算または減算を行
う二つの加減算手段と、この加減算手段の出力する信号
をそれぞれディジタル信号に変換するアナログディジタ
ル変換器と、位相角情報をアドレス入力に対応して記憶
し、上記アナログディジタル変換器の出力を二つのアド
レス入力として、位相角信号を出力するＲＯＭとを備え
たことを特徴とする。
【０００８】なお、コード板が回転軸に結合され、この
回転軸の軸対称の位置に二つの受光アレイが設けられ、
この軸対称の位置に設けられた受光アレイの出力信号を
加算する加算手段を備えることが好ましい。
回転軸の軸対称の位置に二つの受光アレイが設けられ、
この軸対称の位置に設けられた受光アレイの出力信号を
加算する加算手段を備えることが好ましい。
【０００９】また、第二の発明は複数トラックのエンコ
ーダに関するもので、光源と、スリットと遮光部とが交
互に設けられこのスリットが構成するスリット列が複数
設けられたコード板と、このコード板の裏側に生ずる光
強度分布の一周期を４等分するように配列された４個の
光電変換素子をそれぞれ備え、上記複数のスリット列に
対応した複数の受光アレイと、この受光アレイのそれぞ
れの光電変換素子の出力する信号を入力して上記コード
板の位置に応じた位置信号を演算する回路とを備えたエ
ンコーダにおいて、上記光電変換素子の出力振幅を安定
化する手段を備え、上記演算する回路は、上記光電変換
素子の出力する１／２周期位相が異なる信号の加算また
は減算を行う二つの加減算手段と、この加減算手段の出
力する信号をそれぞれディジタル信号に変換するアナロ
グディジタル変換器と、スリットの位相角情報をアドレ
ス入力に対応して記憶し、上記アナログディジタル変換
器の出力を二つのアドレス入力として、各スリット列の
位相角信号を出力する第一のＲＯＭと、この第一のＲＯ
Ｍの出力する各スリット列の位相角信号間の差分をとる
減算手段と、スリットの位置情報を記憶し上記減算手段
の出力する位相角信号間の差分出力および上記第一のＲ
ＯＭの出力する最も微細なスリット列の位相角信号とを
アドレス入力としてスリットの位置情報を出力する第二
のＲＯＭとを備えたことを特徴とする。
ーダに関するもので、光源と、スリットと遮光部とが交
互に設けられこのスリットが構成するスリット列が複数
設けられたコード板と、このコード板の裏側に生ずる光
強度分布の一周期を４等分するように配列された４個の
光電変換素子をそれぞれ備え、上記複数のスリット列に
対応した複数の受光アレイと、この受光アレイのそれぞ
れの光電変換素子の出力する信号を入力して上記コード
板の位置に応じた位置信号を演算する回路とを備えたエ
ンコーダにおいて、上記光電変換素子の出力振幅を安定
化する手段を備え、上記演算する回路は、上記光電変換
素子の出力する１／２周期位相が異なる信号の加算また
は減算を行う二つの加減算手段と、この加減算手段の出
力する信号をそれぞれディジタル信号に変換するアナロ
グディジタル変換器と、スリットの位相角情報をアドレ
ス入力に対応して記憶し、上記アナログディジタル変換
器の出力を二つのアドレス入力として、各スリット列の
位相角信号を出力する第一のＲＯＭと、この第一のＲＯ
Ｍの出力する各スリット列の位相角信号間の差分をとる
減算手段と、スリットの位置情報を記憶し上記減算手段
の出力する位相角信号間の差分出力および上記第一のＲ
ＯＭの出力する最も微細なスリット列の位相角信号とを
アドレス入力としてスリットの位置情報を出力する第二
のＲＯＭとを備えたことを特徴とする。
【００１０】
【作用】コード板のスリットを透過した光を受光した４
つの光電変換素子の光電変換出力は、理想的な正弦波照
度分布を生じるものとすると、 Ａ1 ＝(sinφ1 ＋１）ｋ Ａ2 ＝(cosφ1 ＋１）ｋ Ａ3 ＝(-sin φ1 ＋１）ｋ Ａ4 ＝(-cos φ1 ＋１）ｋ …（１） ただしｋ：光源の効率となる。Ａ1 の出力からＡ3 を引
き、Ａ2 の出力からＡ4 を引くと、 Ａ1 −Ａ3 ＝２ｋsin φ1 Ａ2 −Ａ4 ＝２ｋcos φ1 …（２） が得られる。この出力を利得制御回路を通すことによっ
て適当な振幅に規格化し、Ａ／Ｄ変換すると、その出力
は、 Ｘ＝sin φ1 Ｙ＝cos φ1 …（３） となる。このＸ、ＹをＸ−ＹテーブルのＲＯＭのアドレ
ス入力とすることにより、Ｘ、Ｙで割り当てたデータの
位相角φ1 を得ることができる。
つの光電変換素子の光電変換出力は、理想的な正弦波照
度分布を生じるものとすると、 Ａ1 ＝(sinφ1 ＋１）ｋ Ａ2 ＝(cosφ1 ＋１）ｋ Ａ3 ＝(-sin φ1 ＋１）ｋ Ａ4 ＝(-cos φ1 ＋１）ｋ …（１） ただしｋ：光源の効率となる。Ａ1 の出力からＡ3 を引
き、Ａ2 の出力からＡ4 を引くと、 Ａ1 −Ａ3 ＝２ｋsin φ1 Ａ2 −Ａ4 ＝２ｋcos φ1 …（２） が得られる。この出力を利得制御回路を通すことによっ
て適当な振幅に規格化し、Ａ／Ｄ変換すると、その出力
は、 Ｘ＝sin φ1 Ｙ＝cos φ1 …（３） となる。このＸ、ＹをＸ−ＹテーブルのＲＯＭのアドレ
ス入力とすることにより、Ｘ、Ｙで割り当てたデータの
位相角φ1 を得ることができる。
【００１２】複数スリット列で構成された複数トラック
の場合は、各トラックに対応して、位相検出器の位相角
φ1 、φ2 、…を求めるＲＯＭの出力により各トラック
の位相角を求め、各トラックの位相角φについてそれぞ
れφ12＝φ1 −φ2 、φ23＝φ2 −φ3 などの演算を行
った後、φ1 、φ12、φ23、…を複数トラックのスリッ
ト位置データを記憶するＲＯＭのアドレス入力として、
スリット位置情報を出力しバーニアに基づく位置情報あ
るいは角度情報に変換する。
の場合は、各トラックに対応して、位相検出器の位相角
φ1 、φ2 、…を求めるＲＯＭの出力により各トラック
の位相角を求め、各トラックの位相角φについてそれぞ
れφ12＝φ1 −φ2 、φ23＝φ2 −φ3 などの演算を行
った後、φ1 、φ12、φ23、…を複数トラックのスリッ
ト位置データを記憶するＲＯＭのアドレス入力として、
スリット位置情報を出力しバーニアに基づく位置情報あ
るいは角度情報に変換する。
【００１３】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１４】図１は本発明一実施例の光学式エンコーダ
の構成を示す図、図２はＲＯＭに記憶されるアドレス
Ｘ、Ｙと位相角φ1 との関係を説明する図である。
の構成を示す図、図２はＲＯＭに記憶されるアドレス
Ｘ、Ｙと位相角φ1 との関係を説明する図である。
【００１５】まず、図１に基づいて説明する。光源１は
図示されない光源ドライバによって制御されてコード板
２の裏側に設けられた４つの光電変換素子Ａ1 〜Ａ4 を
備えた受光アレイ４に光を照射する。コード板２は、ス
リットと遮光部とが交互に一定間隔で繰り返し配列され
たものであり、このコード板のスリットと遮光部の裏側
にはほぼ正弦波状の光強度分布が得られる。受光アレイ
４は４個の光電変換素子Ａ1 〜Ａ4 を備えており、この
光電変換素子Ａ1 〜Ａ4 は正弦波の１周期を４等分する
ように配置されている。コード板２の形状は、ロータリ
エンコーダの場合は円盤状であり、リニアエンコーダの
場合は直線状である。円盤状の場合には得られる位置情
報は、コード板２の回転角度θである。なお、以下の本
実施例の説明ではロータリエンコーダの例として、位置
情報は回転角度θで与えられるものとして説明する。
図示されない光源ドライバによって制御されてコード板
２の裏側に設けられた４つの光電変換素子Ａ1 〜Ａ4 を
備えた受光アレイ４に光を照射する。コード板２は、ス
リットと遮光部とが交互に一定間隔で繰り返し配列され
たものであり、このコード板のスリットと遮光部の裏側
にはほぼ正弦波状の光強度分布が得られる。受光アレイ
４は４個の光電変換素子Ａ1 〜Ａ4 を備えており、この
光電変換素子Ａ1 〜Ａ4 は正弦波の１周期を４等分する
ように配置されている。コード板２の形状は、ロータリ
エンコーダの場合は円盤状であり、リニアエンコーダの
場合は直線状である。円盤状の場合には得られる位置情
報は、コード板２の回転角度θである。なお、以下の本
実施例の説明ではロータリエンコーダの例として、位置
情報は回転角度θで与えられるものとして説明する。
【００１６】受光アレイ４の出力は二つの減算器５、６
に入力されており、減算器５は、光電変換素子Ａ1 の出
力から光電変換素子Ａ3 の出力を減算する。減算器６
は、光電変換素子Ａ2 の出力から光電変換素子Ａ4 の出
力を減算する。減算器５の出力は自動利得制御回路10
に、減算器６の出力は自動利得制御回路11に入力され
る。また位相検出器３1 には光源１の光強度を検出する
光検出器７を備え、この光検出器７の出力はバッファ８
を介して差動アンプ９に入力される。この差動アンプ９
は十分な利得を有するもので、基準電圧Ｖref と光源１
の光強度出力とを比較して自動利得制御回路10、11を制
御する。自動利得制御回路10の出力はアナログディジタ
ル変換器12に入力され、自動利得制御回路11の出力はア
ナログディジタル変換器13に入力される。このアナログ
ディジタル変換器12の出力はアドレスＸとして、アナロ
グディジタル変換回路13の出力はアドレスＹとしてＲＯ
Ｍ14に入力される。ＲＯＭ14は、スリット内を内挿する
ためのＸ−Ｙテーブルをもっており、このＲＯＭ14の出
力として位相角φ1 が出力される。
に入力されており、減算器５は、光電変換素子Ａ1 の出
力から光電変換素子Ａ3 の出力を減算する。減算器６
は、光電変換素子Ａ2 の出力から光電変換素子Ａ4 の出
力を減算する。減算器５の出力は自動利得制御回路10
に、減算器６の出力は自動利得制御回路11に入力され
る。また位相検出器３1 には光源１の光強度を検出する
光検出器７を備え、この光検出器７の出力はバッファ８
を介して差動アンプ９に入力される。この差動アンプ９
は十分な利得を有するもので、基準電圧Ｖref と光源１
の光強度出力とを比較して自動利得制御回路10、11を制
御する。自動利得制御回路10の出力はアナログディジタ
ル変換器12に入力され、自動利得制御回路11の出力はア
ナログディジタル変換器13に入力される。このアナログ
ディジタル変換器12の出力はアドレスＸとして、アナロ
グディジタル変換回路13の出力はアドレスＹとしてＲＯ
Ｍ14に入力される。ＲＯＭ14は、スリット内を内挿する
ためのＸ−Ｙテーブルをもっており、このＲＯＭ14の出
力として位相角φ1 が出力される。
【００１７】本実施例の特徴とする点は、アナログディ
ジタル変換器12、13と、位相角情報を記憶するＲＯＭ14
とを備え、これにより、位相角φ1 を出力するように構
成した点にあり、従来回路で用いられていたアナログ回
路のコンパレータ、ハイパスフィルタを必要としないも
のとした。
ジタル変換器12、13と、位相角情報を記憶するＲＯＭ14
とを備え、これにより、位相角φ1 を出力するように構
成した点にあり、従来回路で用いられていたアナログ回
路のコンパレータ、ハイパスフィルタを必要としないも
のとした。
【００１８】次に本実施例の動作を説明する。
【００１９】光源１の拡散光源を発した光はコード板２
のスリットを透過して、光電変換素子Ａ1 〜Ａ4 で理想
的な正弦波照度分布が生じるものとする。このときの光
電変換素子Ａ1 〜Ａ4 の光電変換出力は、ｋを光源の効
率とすると、 Ａ1 ＝(sinφ1 ＋１）ｋ Ａ2 ＝(cosφ1 ＋１）ｋ Ａ3 ＝(-sin φ1 ＋１）ｋ Ａ4 ＝(-cos φ1 ＋１）ｋ と表すことができる。減算器５、６を介して、Ａ1 の出
力からＡ3 を引き、Ａ2 の出力からＡ4 を引くと、 Ａ1 −Ａ3 ＝２ｋsin φ1 Ａ2 −Ａ4 ＝２ｋcos φ1 が得られる。この出力を自動利得制御回路10、11を通す
ことによって適当な振幅に規格化し、アナログディジタ
ル変換器12、13でＡ／Ｄ変換すると、その出力は、 Ｘ＝sin φ1 Ｙ＝cos φ1 と表現することができる。このＸ、ＹをＸ−Ｙテーブル
を備えたＲＯＭ14のアドレス入力とすることにより、
Ｘ、Ｙで割り当てたデータの位相角φ1を得ることがで
きる。
のスリットを透過して、光電変換素子Ａ1 〜Ａ4 で理想
的な正弦波照度分布が生じるものとする。このときの光
電変換素子Ａ1 〜Ａ4 の光電変換出力は、ｋを光源の効
率とすると、 Ａ1 ＝(sinφ1 ＋１）ｋ Ａ2 ＝(cosφ1 ＋１）ｋ Ａ3 ＝(-sin φ1 ＋１）ｋ Ａ4 ＝(-cos φ1 ＋１）ｋ と表すことができる。減算器５、６を介して、Ａ1 の出
力からＡ3 を引き、Ａ2 の出力からＡ4 を引くと、 Ａ1 −Ａ3 ＝２ｋsin φ1 Ａ2 −Ａ4 ＝２ｋcos φ1 が得られる。この出力を自動利得制御回路10、11を通す
ことによって適当な振幅に規格化し、アナログディジタ
ル変換器12、13でＡ／Ｄ変換すると、その出力は、 Ｘ＝sin φ1 Ｙ＝cos φ1 と表現することができる。このＸ、ＹをＸ−Ｙテーブル
を備えたＲＯＭ14のアドレス入力とすることにより、
Ｘ、Ｙで割り当てたデータの位相角φ1を得ることがで
きる。
【００２０】図２にＲＯＭ14内のＸ−Ｙテーブルの概念
図を示す。このように、Ｘ、Ｙで割り当てたアドレス内
のデータがスリット内の位相角φ1 である。
図を示す。このように、Ｘ、Ｙで割り当てたアドレス内
のデータがスリット内の位相角φ1 である。
【００２１】複数トラックの場合には、位相検出器３と
して同一構成を各スリット列ごとにに設けることによ
り、スリット列ごとに位相角φ2 、φ3 …と、異なる位
相角情報を得ることができる。この複数の位相角情報間
の演算により、さらに高精度の位相角情報を求めること
ができる。この場合、ＲＯＭ14は複数トラックについて
一つ設け、この一つのＲＯＭをスイッチによって切り換
えて各トラックで共有して使用することは勿論可能であ
る。
して同一構成を各スリット列ごとにに設けることによ
り、スリット列ごとに位相角φ2 、φ3 …と、異なる位
相角情報を得ることができる。この複数の位相角情報間
の演算により、さらに高精度の位相角情報を求めること
ができる。この場合、ＲＯＭ14は複数トラックについて
一つ設け、この一つのＲＯＭをスイッチによって切り換
えて各トラックで共有して使用することは勿論可能であ
る。
【００２２】次に、求めたスリット内の位相角信号を回
転角度θに変換する構成について説明する。図３は、異
なるピッチの３つのスリット列からコード板２の回転角
度を割り出すための角度変換器の構成を示す。この角度
変換器は、位相角φ1 から位相角φ2 を減算する減算器
16、位相角φ2 から位相角φ3 を減算する減算器17を備
え、この減算器16の出力を中位ビット、減算器17の出力
を上位ビット、位相角φ1 を下位ビットのアドレス入力
とするＲＯＭ18に入力してスリット位置情報（Coas) を
求めて、このスリット位置情報と最大半径のスリット列
から得られた位相角φ1 とから絶対回転角度θを求める
構成である。
転角度θに変換する構成について説明する。図３は、異
なるピッチの３つのスリット列からコード板２の回転角
度を割り出すための角度変換器の構成を示す。この角度
変換器は、位相角φ1 から位相角φ2 を減算する減算器
16、位相角φ2 から位相角φ3 を減算する減算器17を備
え、この減算器16の出力を中位ビット、減算器17の出力
を上位ビット、位相角φ1 を下位ビットのアドレス入力
とするＲＯＭ18に入力してスリット位置情報（Coas) を
求めて、このスリット位置情報と最大半径のスリット列
から得られた位相角φ1 とから絶対回転角度θを求める
構成である。
【００２３】最大半径のスリットをＯ、次の半径のスリ
ットをＰ、最小半径のスリットをＱとし、これらのスリ
ット列はバーニアを構成し、それぞれＮ1 、Ｎ2 、Ｎ3
のスリット数を持つものとする。各スリット数は互いに
素で、Ｎ2 ＝Ｎ1 −ｍ、Ｎ3 ＝Ｎ1 −ｍ−１とする。位
相角φ1 は最大半径のスリットで得られた位相角、位相
角φ2 は次の半径のスリットで得られた位相角、位相角
φ3 は最小半径のスリットＱで得られた位相角とする。
ットをＰ、最小半径のスリットをＱとし、これらのスリ
ット列はバーニアを構成し、それぞれＮ1 、Ｎ2 、Ｎ3
のスリット数を持つものとする。各スリット数は互いに
素で、Ｎ2 ＝Ｎ1 −ｍ、Ｎ3 ＝Ｎ1 −ｍ−１とする。位
相角φ1 は最大半径のスリットで得られた位相角、位相
角φ2 は次の半径のスリットで得られた位相角、位相角
φ3 は最小半径のスリットＱで得られた位相角とする。
【００２４】φ2 −φ3 は１回転中の概略のスリット位
置ｉを同定し、φ1 −φ2 は実際のスリット位置ｊを同
定する。このとき、回転角度θは θ＝（ｉ−１）β＋（ｊ−１）α＋Δ …（４） α＝２π／Ｎ1 ，β＝２π／（Ｎ1 −Ｎ2 ），Δ＝φ1 ／Ｎ1 で絶対角で表すことができる。このため、減算器16で得
られるφ2 −φ3 を上位ビット、減算器17で得られるφ
1 −φ2 を下位ビットとして定めることで、上記（４）
式中の（ｉ−１）β＋（ｊ−１）αのスリット位置デー
タをＲＯＭ18に書き込んでおくことにより、スリット位
置（Coas) と位相角φ1 (Fine)とを併せて回転角度の絶
対角θを得ることができる．図４にこのときの位相角φ
と絶対角θとの関係を図４に位相波形のタイムチャート
として示す。
置ｉを同定し、φ1 −φ2 は実際のスリット位置ｊを同
定する。このとき、回転角度θは θ＝（ｉ−１）β＋（ｊ−１）α＋Δ …（４） α＝２π／Ｎ1 ，β＝２π／（Ｎ1 −Ｎ2 ），Δ＝φ1 ／Ｎ1 で絶対角で表すことができる。このため、減算器16で得
られるφ2 −φ3 を上位ビット、減算器17で得られるφ
1 −φ2 を下位ビットとして定めることで、上記（４）
式中の（ｉ−１）β＋（ｊ−１）αのスリット位置デー
タをＲＯＭ18に書き込んでおくことにより、スリット位
置（Coas) と位相角φ1 (Fine)とを併せて回転角度の絶
対角θを得ることができる．図４にこのときの位相角φ
と絶対角θとの関係を図４に位相波形のタイムチャート
として示す。
【００２５】次に本発明の別の実施例を説明する。
【００２６】図５は、単一スリットを用い、部分アブソ
リュートエンコーダを構成する場合のエンコーダ構成を
示す。受光アレイ４の光電変換素子Ａ1 、Ａ2 の出力を
コンパレータ20、21で基準電圧Ｖref と比較する。これ
により、コンパレータ20の出力をＡとすると、コンパレ
ータ21の出力はこの出力Ａと90°位相の異なる信号Ｂが
得られる。この信号Ａ、Ｂをスリットカウンタ22でカウ
ントすることにより、スリット位置を求めることができ
る。この場合は図３に示す角度変換器を必要としない。
リュートエンコーダを構成する場合のエンコーダ構成を
示す。受光アレイ４の光電変換素子Ａ1 、Ａ2 の出力を
コンパレータ20、21で基準電圧Ｖref と比較する。これ
により、コンパレータ20の出力をＡとすると、コンパレ
ータ21の出力はこの出力Ａと90°位相の異なる信号Ｂが
得られる。この信号Ａ、Ｂをスリットカウンタ22でカウ
ントすることにより、スリット位置を求めることができ
る。この場合は図３に示す角度変換器を必要としない。
【００２７】図６は、ロータリエンコーダのシャフト軸
対称位置に位相検出器を設置し、コード板の偏心誤差を
打ち消して補正するための構成を示す。この場合、光源
１1 と光電変換素子Ａ1 〜Ａ4 を備えた受光アレイ
４1 、光源１2 と光電変換素子Ｂ1 〜Ｂ4 を備えた受光
アレイ４2 とをシャフト軸の対称位置に設ける。それぞ
れの光電変換素子Ａ1 〜Ａ4 、Ｂ1 〜Ｂ4 の出力は減算
器５1 、５2 、６1 、６2 でそれぞれ、減算を行ったの
ち、自動利得制御回路101 、102 、111 、112 でその出
力振幅を規格化する。この振幅規格化された信号は加算
器24、25に入力されて偏心誤差δをキャンセルする。
対称位置に位相検出器を設置し、コード板の偏心誤差を
打ち消して補正するための構成を示す。この場合、光源
１1 と光電変換素子Ａ1 〜Ａ4 を備えた受光アレイ
４1 、光源１2 と光電変換素子Ｂ1 〜Ｂ4 を備えた受光
アレイ４2 とをシャフト軸の対称位置に設ける。それぞ
れの光電変換素子Ａ1 〜Ａ4 、Ｂ1 〜Ｂ4 の出力は減算
器５1 、５2 、６1 、６2 でそれぞれ、減算を行ったの
ち、自動利得制御回路101 、102 、111 、112 でその出
力振幅を規格化する。この振幅規格化された信号は加算
器24、25に入力されて偏心誤差δをキャンセルする。
【００２８】すなわち、規格化された減算器５1 、
５2 、６1 、６2 の出力は、 Ａ1 −Ａ3 ＝sin φ＋δ Ｂ1 −Ｂ3 ＝sin φ−δ Ａ2 −Ａ4 ＝cos φ＋δ Ｂ2 −Ｂ4 ＝cos φ−δ で表される。このため、加算器24の出力はsin φ、加算
器25の出力はcos φで偏差δを打ち消した信号が出力さ
れる。この信号をアナログディジタル変換することによ
り、ＲＯＭ14により位相角φ1を求めることができる。
５2 、６1 、６2 の出力は、 Ａ1 −Ａ3 ＝sin φ＋δ Ｂ1 −Ｂ3 ＝sin φ−δ Ａ2 −Ａ4 ＝cos φ＋δ Ｂ2 −Ｂ4 ＝cos φ−δ で表される。このため、加算器24の出力はsin φ、加算
器25の出力はcos φで偏差δを打ち消した信号が出力さ
れる。この信号をアナログディジタル変換することによ
り、ＲＯＭ14により位相角φ1を求めることができる。
【００２９】次に図７に、光電変換出力の振幅安定化の
別の実施例を示す。図１に示す実施例では、振幅安定化
方法として、光源１の光強度を光検出器７で検出し、自
動利得制御回路10、11で受光アレイ４の光電変換出力振
幅の利得制御を行うことにより振幅安定化を図ることに
したが、他の方法によっても振幅安定化を図ることは可
能である。この図７に示す光電変換出力の振幅安定化
は、光源１の光出力を安定化するもので、光源ドライバ
に光源１の光出力をモニタする光検出器７、バッファ
８、差動アンプ９によるＡＰＣ（Automatic Power Cont
roll）機能を設けることにより光出力を安定化する。
別の実施例を示す。図１に示す実施例では、振幅安定化
方法として、光源１の光強度を光検出器７で検出し、自
動利得制御回路10、11で受光アレイ４の光電変換出力振
幅の利得制御を行うことにより振幅安定化を図ることに
したが、他の方法によっても振幅安定化を図ることは可
能である。この図７に示す光電変換出力の振幅安定化
は、光源１の光出力を安定化するもので、光源ドライバ
に光源１の光出力をモニタする光検出器７、バッファ
８、差動アンプ９によるＡＰＣ（Automatic Power Cont
roll）機能を設けることにより光出力を安定化する。
【００３０】また図８に、光電変換出力の振幅安定化の
ためのさらに別の実施例を示す。この図８に示す方法
は、１ピッチ分の光パワーの和を求めて、この和でもっ
て受光アレイ４の光電変換出力を割ることにより、光電
変換出力を規格化するものである。光電変換素子Ａ1 ´
〜Ａ4 ´の出力を加算することにより、１ピッチ分の光
パワーの和をとることができる。この１ピッチ分の光変
換出力の和は、光電変換素子Ａ1 〜Ａ4 の光電変換出力
を平均したものに当たるため、光電変換素子Ａ1 〜Ａ4
の出力を除算器26、27でこの１ピッチ分の光パワーの和
（平均）で割ることにより光電変換振幅出力を規格化す
ることができる。
ためのさらに別の実施例を示す。この図８に示す方法
は、１ピッチ分の光パワーの和を求めて、この和でもっ
て受光アレイ４の光電変換出力を割ることにより、光電
変換出力を規格化するものである。光電変換素子Ａ1 ´
〜Ａ4 ´の出力を加算することにより、１ピッチ分の光
パワーの和をとることができる。この１ピッチ分の光変
換出力の和は、光電変換素子Ａ1 〜Ａ4 の光電変換出力
を平均したものに当たるため、光電変換素子Ａ1 〜Ａ4
の出力を除算器26、27でこの１ピッチ分の光パワーの和
（平均）で割ることにより光電変換振幅出力を規格化す
ることができる。
【００３１】なお、この光電変換素子Ａ1 ´〜Ａ4 ´
は、受光アレイ４の光電変換素子Ａ1 〜Ａ4 を用いるこ
ともでき、また光電変換素子Ａ1 〜Ａ4 とは別の光検出
器を用いてもよい。
は、受光アレイ４の光電変換素子Ａ1 〜Ａ4 を用いるこ
ともでき、また光電変換素子Ａ1 〜Ａ4 とは別の光検出
器を用いてもよい。
【００３２】なお、以上の実施例の説明はロータリエン
コーダの例で説明したが、リニアエンコーダでも同様に
実施できる。
コーダの例で説明したが、リニアエンコーダでも同様に
実施できる。
【００３３】
【発明の効果】以上説明したように、本発明は、光学式
エンコーダの位相検出器にアナログディジタル変換器と
ＲＯＭとを用い、ディジタル回路でもって位相検出を行
うものとした。このため、アナログ回路のハイパスフィ
ルタを用いることがなくなったため、容易に集積回路化
することができ、また回路的に安定なものが得られる。
エンコーダの位相検出器にアナログディジタル変換器と
ＲＯＭとを用い、ディジタル回路でもって位相検出を行
うものとした。このため、アナログ回路のハイパスフィ
ルタを用いることがなくなったため、容易に集積回路化
することができ、また回路的に安定なものが得られる。
【００３４】また、光電変換出力の振幅安定化を行っ
て、振幅変動の要因を取り除いているため、回路動作が
安定化し、位相検出の精度が向上する。また、ロータリ
エンコーダの場合にはコード板の偏心誤差を打ち消す構
成を加えることにより、さらに高精度の位相角および回
転角検出ができる。
て、振幅変動の要因を取り除いているため、回路動作が
安定化し、位相検出の精度が向上する。また、ロータリ
エンコーダの場合にはコード板の偏心誤差を打ち消す構
成を加えることにより、さらに高精度の位相角および回
転角検出ができる。
【００３５】さらに、位相角から角度情報または位置情
報に変換する角度変換器をＲＯＭで構成したため、簡単
な構成で角度情報または位置情報を割り出すことが可能
である。
報に変換する角度変換器をＲＯＭで構成したため、簡単
な構成で角度情報または位置情報を割り出すことが可能
である。
【図１】 本発明一実施例の構成を示すブロック図。
【図２】 ＲＯＭの構成を説明する概念図。
【図３】 本発明の角度変換器の構成を示すブロック
図。
図。
【図４】 ３トラックのコード板から得られる位相波形
のタイムチャート。
のタイムチャート。
【図５】 部分アブソリュートエンコーダとした場合の
構成を示す図。
構成を示す図。
【図６】 コード板の偏心誤差を補正する構成を示す
図。
図。
【図７】 振幅安定化のための別の実施例を示す図。
【図８】 振幅安定化のためのさらに別の実施例を示す
図。
図。
１ 光源 ２ コード板 ３ 位相検出器 ４ 受光アレイ ５、６、16、17 減算器 ７ 光検出器 ８ バッファ ９、20、21 差動アンプ 10、11 自動利得制御回路 12、13 アナログディジタル変換器 14、18 ＲＯＭ 20、21 コンパレータ 22 スリットカウンタ 24、25 加算器 26、27 除算器
Claims (3)
- 【請求項１】 光源（１）と、 スリットと遮光部とが交互に設けられたコード板（２）
と、 このコード板の裏側に生ずる光強度分布の一周期を４等
分するように配列された４個の光電変換素子を備えた受
光アレイ（４）と、 この受光アレイのそれぞれの光電変換素子の出力する信
号を入力して上記コード板の位置に応じた位相角を検出
する回路（３）とを備えたエンコーダにおいて、 上記光電変換素子の出力振幅を安定化する手段を備え、 上記位相角を検出する回路（３）は、 上記光電変換素子の出力する１／２周期位相が異なる信
号間の加算または減算を行う二つの加減算手段（５、
６）と、 この加減算手段の出力する信号をそれぞれディジタル信
号に変換するアナログディジタル変換器（12、13）と、 位相角情報をアドレス入力に対応して記憶し、上記アナ
ログディジタル変換器の出力を二つのアドレス入力
（Ｘ，Ｙ）として、位相角信号を出力するＲＯＭ（14）
とを備えたことを特徴とするエンコーダ。 - 【請求項２】 コード板が回転軸に結合され、 この回転軸の軸対称の位置に二つの受光アレイ（４1 、
４2 ）が設けられ、 この軸対称の位置に設けられた受光アレイの出力信号を
加算する加算手段（24、25）を備える請求項１記載のエ
ンコーダ。 - 【請求項３】 光源と、 スリットと遮光部とが交互に設けられこのスリットが構
成するスリット列が複数設けられたコード板と、 このコード板の裏側に生ずる光強度分布の一周期を４等
分するように配列された４個の光電変換素子をそれぞれ
備え、上記複数のスリット列に対応した複数の受光アレ
イと、 この受光アレイのそれぞれの光電変換素子の出力する信
号を入力して上記コード板の位置を演算する回路とを備
えたエンコーダにおいて、 上記光電変換素子の出力振幅を安定化する手段を備え、 上記演算する回路は、 上記光電変換素子の出力する１／２周期位相が異なる信
号の加算または減算を行う二つの加減算手段と、 この加減算手段の出力する信号をそれぞれディジタル信
号に変換するアナログディジタル変換器と、 スリットの位相角情報をアドレス入力に対応して記憶
し、上記アナログディジタル変換器の出力を二つのアド
レス入力として、各スリット列の位相角信号を出力する
第一のＲＯＭと、 この第一のＲＯＭの出力する各スリット列の位相角信号
間の差分をとる減算手段（16、17）と、 スリットの位置情報を記憶し、上記減算手段の出力する
位相角信号間の差分出力および上記第一のＲＯＭの出力
する最も微細なスリット列の位相角信号とをアドレス入
力としてスリットの位置情報を出力する第二のＲＯＭ
（18）とを備えたことを特徴とする請求項１記載のエン
コーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9005391A JPH0599693A (ja) | 1991-03-27 | 1991-03-27 | エンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9005391A JPH0599693A (ja) | 1991-03-27 | 1991-03-27 | エンコーダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0599693A true JPH0599693A (ja) | 1993-04-23 |
Family
ID=13987852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9005391A Pending JPH0599693A (ja) | 1991-03-27 | 1991-03-27 | エンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0599693A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996028707A1 (fr) * | 1995-03-10 | 1996-09-19 | Seft Development Laboratory Co., Ltd. | Instrument de mesure de positions |
| JP2012073263A (ja) * | 2008-04-30 | 2012-04-12 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | コード・ホイールの位置合わせ不良補正機能及び自動ゲイン制御機能付きの光学エンコーダ |
-
1991
- 1991-03-27 JP JP9005391A patent/JPH0599693A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996028707A1 (fr) * | 1995-03-10 | 1996-09-19 | Seft Development Laboratory Co., Ltd. | Instrument de mesure de positions |
| JP2012073263A (ja) * | 2008-04-30 | 2012-04-12 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | コード・ホイールの位置合わせ不良補正機能及び自動ゲイン制御機能付きの光学エンコーダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4421980A (en) | Position encoder with closed-ring diode array | |
| JP5641746B2 (ja) | 光電式エンコーダ | |
| US7262714B2 (en) | Interpolating encoder utilizing a frequency multiplier | |
| US7265339B1 (en) | Encoder interpolation apparatus | |
| US9200928B2 (en) | Position detector | |
| GB2179515A (en) | Shaft angle encoder | |
| JPH08304113A (ja) | バーニア形アブソリュートエンコーダ | |
| US5012238A (en) | Absolute encoder | |
| JP2012013650A (ja) | アブソリュートエンコーダ | |
| US6816091B1 (en) | Interpolator | |
| JPH0599693A (ja) | エンコーダ | |
| US7087888B2 (en) | Electrical division circuit for an optical encoder | |
| US4970511A (en) | Method and apparatus for n/(n-x) resolver encoder | |
| JP2004309366A (ja) | 位置検出装置 | |
| JPH0526686A (ja) | 光学式エンコーダ | |
| JPH10132605A (ja) | 位置検出装置 | |
| JPH0518783A (ja) | 光学式エンコーダ | |
| JP3649363B2 (ja) | 光学式位置検出器 | |
| JPH0422261Y2 (ja) | ||
| JPH0861990A (ja) | エンコーダ | |
| JP3024265B2 (ja) | 光学式エンコーダ | |
| JPH05240664A (ja) | エンコーダ | |
| Chen et al. | A common-mode suppression structure for absolute optical encoders | |
| JPH11271026A (ja) | 光学スケールを用いた寸法測定装置 | |
| JPH04232814A (ja) | 高分解能絶対値エンコ−ダ |