JPH0594970A - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JPH0594970A
JPH0594970A JP25391891A JP25391891A JPH0594970A JP H0594970 A JPH0594970 A JP H0594970A JP 25391891 A JP25391891 A JP 25391891A JP 25391891 A JP25391891 A JP 25391891A JP H0594970 A JPH0594970 A JP H0594970A
Authority
JP
Japan
Prior art keywords
gas
film
substrate
electronegativity
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25391891A
Other languages
English (en)
Inventor
Hisataka Hayashi
久貴 林
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25391891A priority Critical patent/JPH0594970A/ja
Publication of JPH0594970A publication Critical patent/JPH0594970A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、異なる種類の組成領域の混在する
被処理基板のうちの所定の組成領域に選択的かつ異方性
をもつように薄膜を形成することを目的とする。 【構成】 本発明では、電気陰性度の大なる第1の材料
に対して電気陰性度の小なる第2の材料表面上に選択的
にかつ方向性を持たせて金属を含む膜を堆積させる方法
であって、金属ハロゲン化物ガスまたは金属ハロゲン化
物ガスと還元性ガスとの混合ガスを用い、電界を印加し
て放電を生起し、電界方向に異方性をもつように堆積し
ている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜形成方法にかか
り、特に異なる種類の組成領域の混在する被処理基板の
所定の領域に選択的かつ異方性をもつように薄膜を形成
する方法に関する。
【0002】
【従来の技術】六フッ化タングステン(WF6 )ガスを
原料ガスとして用い減圧化学的気相成長法(減圧CVD
法)によってタングステン(W)膜を形成する場合、適
当な堆積条件のもとではWがシリコン(Si)等の導電
材料表面にのみ成長し、酸化シリコン(SiO2 )等の
絶縁膜上には成長しないいわゆる選択成長現象が良く知
られている。この現象は、高アクペクト比を持つ接続孔
の埋め込み平坦化技術等半導体装置の製造工程において
さまざまな応用が試みられている。
【0003】しかしながら、このCVD法によるW配線
の形成において、Wの方向性堆積は実現されておらず、
Wの堆積後、側方への成長分など、余分なWを除去する
必要がある。このことは工程数の増大とともに、配線の
高精度化を著しく損ねるとともに信頼性低下の原因とな
っていた。
【0004】
【発明が解決しようとする課題】このように、従来、金
属膜の選択的形成を行う方法は実現されているが、方向
性をもつものは存在せず、半導体装置の微細化に伴い、
選択的で且つ方向性をもつ金属薄膜の堆積が求められて
いる。
【0005】本発明は、前記実情に鑑みてなされたもの
で、異なる種類の組成領域の混在する被処理基板のうち
の所定の組成領域に選択的かつ異方性をもつように薄膜
を形成することを目的とする。
【0006】
【課題を解決するための手段】そこで本発明では、電気
陰性度の大なる第1の材料に対して電気陰性度の小なる
第2の材料表面上に選択的にかつ方向性を持たせて金属
を含む膜を堆積させる方法であって、金属のハロゲン化
物ガスまたは金属のハロゲン化物ガスと還元性ガスとを
含む混合ガスを用い、電界を印加して放電を生起し、電
界方向に異方性をもつように堆積している。
【0007】望ましくは、前記金属のハロゲン化物ガス
として、WF6 ガスまたはMoF6 ガスを用いるように
している。
【0008】また望ましくは、還元性ガスとして、
2 、CO、SiH4 の少なくとも1つのガスを用い
る。
【0009】さらに望ましくは、電気陰性度の小なる第
2の材料として、Al、Si、レジスト、カ―ボンを用
い、電気陰性度の大なる第1材料として、SiO2 、S
3 4 、Al2 3 を用い、第2の材料上に選択的に
薄膜を堆積する。
【0010】
【作用】本発明者は、真空装置内にWF6 やMoF6
どの金属ハロゲン化物ガスを導入し、このガスを放電に
より励起させ、プラズマを発生させ、種々の圧力、パワ
ー、基板温度の下、種々の基板を用いて、WおよびMo
の堆積実験を行ったところ、以下の事実を発見した。即
ちAl、Si、カ―ボン、レジスト上にはWおびMoが
堆積するが、SiO2 、Si3 4 、Al2 3 上には
堆積が見られなかった。
【0011】成長したW及びMo量はレジスト、Al、
Si、カ―ボンの順に少なくなる。この選択性の要因は
基板の電気陰性度にあることが判明した。即ち電気陰性
度の小さなレジスト、Al、Si、カ―ボン上にはWお
よびMoが堆積するが、電気陰性度の大きなSiO2
Si3 4 、Al2 3 上には堆積が起こらない。ここ
でAl2 3 のように二元素で構成された化合物では、
電気陰性度を、構成原子の電気陰性度の算術平均で定義
した。この電気陰性度は、原子の場合と同様物質の電子
供与の尺度を与える。
【0012】WF6 及びWoF6 ガスは電子供与性の強
い基板上で解離が生じ、WおよびMo粒が発生する。電
子供与性の強さはAl、Si、カ―ボンの順に弱くな
り、成長したW及びMo量と対応している。そしてまた
電気陰性度の大きい基板上では逆に基板材料をエッチン
グすることもある。
【0013】またWF6 ガスに還元性ガスであるH2
スを添加した混合ガスを用いて上記と同様の堆積を行っ
たところH2 添加量を増やすに伴いAl2 3 、SiO
2 上にもWが堆積することが明らかとなった。これは還
元性のガスであるH2 の添加によりWF6 の解離が促進
されたことによる。CO,SiH4 ガスでも同様の効果
が確認された。従って、還元性ガスの添加量の調整によ
り、堆積選択性も調整することができる。
【0014】さらに、基板とWF6 あるいはMoF6
スのプラズマとを空間電荷層(シ―ス)を介して接触さ
せることにより、高エネルギ―のイオンが基板に入射す
る。このことによりWあるいはMoが基板に対して方向
性を持って堆積することになる。
【0015】以上のような実験結果から、上記方法によ
れば、電気陰性度の差によってW、Mo等の金属薄膜を
方向性を持たせかつ電気陰性度の小さい材料表面に選択
的に堆積させることが可能となる。
【0016】ここで選択性を良好に維持するために基板
温度は120℃以下とし、かつ真空容器内の圧力は10
0mTorr 以下とするのが望ましい。
【0017】このように低温下での薄膜形成が可能であ
るため、高濃度拡散層を有する基板あるいはAl等の高
温では劣化する配線を下層に用いた場合にも信頼性の高
い多層配線を得ることができる。
【0018】例えば、SiO2 上にレジストパタ―ンを
形成して、本発明の方法でWの堆積を行う場合、レジス
トパタ―ン上にのみ方向性を持ってWが堆積され、半導
体集積回路の配線に用いることができ、高精度でかつ高
信頼性を有するデバイスの製造が可能となる。
【0019】
【実施例】次に、本発明の実施例について図面を参照し
つつ詳細に説明する。
【0020】まず、図1は本発明の実施例に用いられる
平行平板型成膜装置の概略図である。この装置は、反応
容器1と、この反応容器1内に配設されるとともに高周
波電力が印加され、試料2が載置される陰極3と、この
陰極と対向して設けられた陽極4とから構成され、陽極
4と陰極3との間の領域にガスを供給して電界を印加す
るとプラズマが生起せしめられ、試料とガスプラズマと
を、空間電荷層(シ―ス)を介して接触させることによ
り、高エネルギ―のイオンが基板に入射し、基板に対し
て方向性を持ちかつ電気陰性度の小さい材料領域に選択
的に薄膜が堆積するように構成されている。陰極3は温
度制御機能を有しており、試料温度を一定に保つことが
できる。また、この反応容器1内には試料上に堆積させ
るためのガスを供給するガス導入口5とガスを排気する
排気口6が設けられている。
【0021】次の本発明実施例の第1の方法について説
明する。
【0022】まず、図2(a) に示すように、SiO2
板10上に、直径1ミクロンの円形パタ―ンからなるレ
ジストパターンRが形成されている試料を、反応容器1
中に設置された陰極3上に載置する。
【0023】そして、この反応容器1中に堆積ガスとし
てWF6 ガスを5×10-2Torrの圧力下で、流量50SC
CMの条件で導入し、陰極3には高周波電力を、電力密度
1W/cm2 で3分間印加し、放電を励起した。ここで基
板温度は70℃とする。その結果、前記レジストパター
ンR上にはタングステン膜11が選択的に、しかも基板
に対して法線方向にのみ堆積した。一方このレジストパ
タ―ンR底部のSiO2 基板10が露出した部分には、
タングステン膜11の堆積は全くなく、逆に10nm/mi
n でエッチングされていた。ここで、タングステン膜1
1は200nm/min の堆積速度で、基板に対して法線方
向にのみ成長が生じ、成膜前に存在した円形パタ―ン開
孔部は、図2(b) に示すようにその直径を変えずに高さ
だけをタングステンの厚み600nmだけ増やして残って
いた。
【0024】このエッチングによって生成されたエッチ
ング生成物を質量分析計により調べた結果、SiF4
他にWOF4 が生成していることが確認された。
【0025】従って、SiO2 のエッチング機構は、W
6 の分解によりWとFが生成され、SiO2 上では、
SiF4 とWOF4 が生成し、気相へ脱離するものと考
えられる。そこで、SiO2 のエッチングを抑えるため
に水素(H2 )を約10%添加した。これはWF6 の分
解により生じるFの効果をH2 を添加することにより、
HFという形て抑制することを目的としたものである。
2 の添加によりSiO2 のエッチングレ―トはほぼO
nm/min となり、またレジスト上でのタングステンの成
長速度は約230nm/min を達成し、高選択異方性堆積
に成功した。また、水素添加量を50%に増やすと、W
6 のSiO2 上での解離が促進され、SiO2 上にも
20nmのWが堆積した。
【0026】またレジスト上のW膜をSIMSで分析す
ると、WとFが検出されるが、他の不純物は検出されな
かった。さらに成膜後、H2 プラズマ処理を追加した場
合、SIMS分析の結果よりW膜からF原子が引き抜か
れ純粋なWに近づくことが明かとなった。
【0027】電界を印加することによる効果を調べるた
めに、同様の実験をマイクロ波放電装置(ECR)を用
いて行った。
【0028】前記実施例と同様、図3(a) に示すよう
に、SiO210基板上に、直径1ミクロンの円形パタ
―からなるレジストパターンRが形成されている試料を
真空容器中に設置された台上に載置し、該真空容器中に
堆積ガスとしてWF6 ガスを5×10-4Torrの圧力下、
流量50SCCMの条件で導入し、基板温度を70℃とし3
分間マイクロ波を印加し放電を励起した。その結果、前
記レジストパターン上には図3(b) に示すように400
nmのタングステン11の堆積が認められた。一方、円形
パタ―ン底部のSiO2 基板が露出した部分にはタング
ステンの堆積は無かった。前記レジストパターン上への
タングステン堆積の状態はこの場合方向性を持っておら
ず、基板に対して法線方向のみならず、水平方向にも堆
積が起こっており、その結果成膜前に存在した円形パタ
―ンの開孔部は約2分の1に狭くなっていた。
【0029】そこで、前記試料を載置した台に−100
Vのバイアスをかけ、真空容器中に堆積ガスとしてWF
6 ガスを5×10-4Torrの圧力下、流量50SCCMの条件
で導入し、3分間マイクロ波を印加し放電を励起した。
ここでも基板温度は70℃とした。その結果、前記レジ
スト層上にはタングステン膜11が選択的に、しかも基
板に対して法線方向にのみ300nm堆積した。成膜前に
存在した円形パタ―ンの開孔部は、図2(b) に示したの
と同様その直径を変えずに高さだけをタングステンの厚
み300nmだけ増やして残っていた。
【0030】一方円形パタ―ン底部のSiO2 基板が露
出した部分には、タングステン膜の堆積は全くなく、逆
に10nmほどエッチングされていた。
【0031】これらの実験結果から、該プラズマと該試
料との間に空間電荷層(シ―ス)を形成する場合のみW
をレジスト上に方向性堆積させることができることが確
認された。またより低温下での堆積が可能となる。
【0032】次に、SiO2 基板の代わりに、Si基板
を用いて前記実験と同様実験を行なった。その結果、レ
ジスト層上だけでなくSi上にもタングステンが堆積し
た。その堆積速度は、レジスト上200nm/min 、Si
上220nm/min であった。Al,Al2 3 ,Si3
4 ,カ―ボン、それぞれの膜の形成された基板を用い
て前記実験と同様WF6 ガスプラズマによるWの堆積を
行った。その結果、Al、カ―ボン上にはWが方向性堆
積したが、Al2 3 ,Si3 4 上にはWの堆積は認
められなかった。しかし、H2 を添加することにより、
Al23 ,Si3 4 上にもWを堆積させることがで
きた。また、全く同様のことがMoF6 ガスプラズマに
よるMoの堆積でも認められた。
【0033】このように、本発明によれば、電気陰性度
の小なる材料上にのみ選択的にかつ方向性を持たせて金
属を含む膜を堆積させることにより高精度な金属パター
ンを形成することができる。
【0034】次に、本発明の第2の実施例として、選択
薄膜堆積方法を用いた実際の金属配線の形成方法につい
て図4の工程断面図を用いて説明する。
【0035】試料として図4(a) に示すように、Si基
板20上に第1の配線層としてのAl膜21および層間
絶縁膜としてのSiO2 膜22が形成され、更にその上
には第2層金属配線をパタ―ニングするための感光性樹
脂層からなるレジストパタ―ン23が形成されたものを
用いる。
【0036】この試料を図1に示したような通常の平行
平板型成膜装置内に収納し、真空排気し、該装置内にC
HF3 とCOの混合ガスを200SCCM導入し、陰極3と
陽極4との間に高周波電力を2W/cm2 印加しSiO2
膜22のエッチングを行った後、レジスト23を除去す
ることにより、図4(b) に示すようにAl膜21上のS
iO2膜22に配線用の溝24を形成する。
【0037】そしてこの装置内を5×10-7Torrになる
まで真空排気し、WF6 ガスを該装置内に100SCCMの
流量条件で導入し該装置内の圧力を5×10-2Torrにな
るように排気口6を絞り、陰極3に1W/cm2 の高周波
電力を印加した。これにより溝24に露呈するAl膜2
1上にのみWが堆積し、W配線25を形成する(図4
(c) ) このようにして形成されたW配線は、配線幅が0.5ミ
クロンと狭いにも係わらず配線溝に方向性を持ったWの
埋め込みを達成することができた。
【0038】同様の金属配線溝へWを減圧CVD法で選
択堆積させた場合、図5に示すように溝24の外側では
横方向にもWが成長し、SiO2 膜上にもWが成長して
くる。このことは、配線の短絡等配線の信頼性を著しく
損なう原因であり、かつ配線間距離の縮小化を阻む大き
な障害となっている。
【0039】図4(c) と図5との比較から、本発明によ
れば、減圧CVD法によるW埋め込みの場合に比べ、配
線信頼性、配線精度、配線間距離の短縮を大幅に向上さ
せることができることがわかる。。
【0040】次に本発明の第3の実施例の選択薄膜堆積
方法について、図6の工程断面図を用いて説明する。
【0041】試料として図6(a) に示すように、表面に
酸化シリコン膜30の形成された基板上にカ―ボン膜3
1が形成され、更にその上にはカ―ボン膜31をパタ―
ニングするためのレジストパターン32が形成されたも
のとなっている。
【0042】この試料を図1に示したような通常の平行
平板型成膜装置内に収納し、真空排気し、該装置内にC
4 ガスを100SCCM導入し、陰極3に高周波電力を4
W/cm2 印加しカ―ボン膜31のエッチングを行った
後、レジスト32を除去し、図6(b) に示すように、酸
化シリコン膜30上にカ―ボン膜パタ―ン31を形成す
る。
【0043】そしてこの装置内を5×10-7Torrになる
まで真空排気し、この装置内にWF6 ガスを100SCCM
の流量で導入し装置内の圧力を5×10-2Torrになるよ
うに排気口6を絞り、陰極3に1W/cm2 の高周波電力
を印加した。これによりカ―ボン膜パタ―ン31上にの
み基板に対して法線方向にタングステン配線33を形成
する。(図6(c) ) この様にして形成されたタングステン配線は、電気抵抗
も低く、配線幅が0.7ミクロンと狭いにも係わらず、
カ―ボン膜のパタ―ンを忠実に転写しており、配線上部
と配線底部との寸法変換差もなかった。この金属配線方
法は、金属膜をエッチングして金属配線を形成する方法
に比べ、工程数も少なく、しかも、配線精度を大幅に向
上させることができる。また酸化シリコン膜上にはタン
グステンの堆積はみられず、前記工程の後すぐに配線上
に絶縁膜を形成することも可能であった。
【0044】なお、前記実施例では、WF6 を用いた薄
膜堆積方法について説明したが、WF6 ガスの他、Mo
6 ガスなど他の金属ハロゲン化物ガスを用いても良
い。さらに必要に応じて、還元性のガスを添加しても良
い。還元性のガスとしてはH2 、CO,SiH4 などの
ガスを用いることができる。
【0045】さらに、選択薄膜堆積を行う基板材料とし
ては、複数の材料間に電気陰性度の差があれば良い。電
気陰性度の小なる材料としてはSi、レジスト、Al、
カ―ボンが用いられる。電気陰性度の大なる材料として
はSiO2 、Si3 4 、Al2 3 がある。
【0046】
【発明の効果】以上説明してきたように、本発明によれ
ば、電気陰性度の大なる材料に対し、電気陰性度の小な
る材料表面に選択的にかつ方向性を持って金属薄膜を形
成することができるため、微細なパタ―ン上への金属薄
膜の選択的堆積を高精度にパターン形状を維持して行な
うことができ、半導体装置の製造において、工程数の低
減をはかることができると共に、配線の高精度化および
信頼性の向上をはかることができる。
【図面の簡単な説明】
【図1】本発明実施例の方法に用いられる平行平板型成
膜装置の概略図。
【図2】本発明の第1の実施例の薄膜形成工程を示す
図。
【図3】従来の薄膜形成工程を示す図。
【図4】本発明の第2の実施例の配線形成工程を示す
図。
【図5】従来の方法で形成した配線を示す図。
【図6】本発明の第3の実施例の配線形成工程を示す
図。
【符号の説明】
1 真空容器 2 試料 3 陰極 4 陽極 5 ガス導入口 6 ガス排出口 10 SiO2 基板 11 タングステン膜 R レジストパターン 20 Si基板 21 Al膜 22 SiO2 膜 23 レジストパタ―ン 24 溝 25 タングステン膜 30 酸化シリコン膜 31 カ―ボン膜 32 レジスト 33 タングステン膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電気陰性度の大なる第1の材料と電気陰
    性度の小なる第2の材料とが表面に混在する半導体基板
    に、金属のハロゲン化物ガスまたは金属のハロゲン化物
    ガスと還元性ガスとを含む混合ガス雰囲気中で、電界を
    印加し、放電を生起せしめて、前記第2の材料表面上に
    選択的にかつ方向性を持たせて前記金属を含む膜を堆積
    させることを特徴とする薄膜形成方法。
  2. 【請求項2】 前記金属のハロゲン化物ガスは、WF6
    ガスまたはMoF6 ガスであり、前記還元性ガスは、H
    2 、CO、SiH4 の少なくとも1つのガスであること
    を特徴とする請求項1記載の薄膜形成方法。
  3. 【請求項3】 電気陰性度の小なる前記第2の材料は、
    Al、Si、レジストまたはカ―ボンであり、電気陰性
    度の大なる前記第1の材料は、SiO2 、Si3 4
    またはAl2 3 であることを特徴とする請求項1記載
    の薄膜形成方法。
JP25391891A 1991-10-01 1991-10-01 薄膜形成方法 Pending JPH0594970A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25391891A JPH0594970A (ja) 1991-10-01 1991-10-01 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25391891A JPH0594970A (ja) 1991-10-01 1991-10-01 薄膜形成方法

Publications (1)

Publication Number Publication Date
JPH0594970A true JPH0594970A (ja) 1993-04-16

Family

ID=17257843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25391891A Pending JPH0594970A (ja) 1991-10-01 1991-10-01 薄膜形成方法

Country Status (1)

Country Link
JP (1) JPH0594970A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002076A1 (fr) * 1993-07-05 1995-01-19 Kabushiki Kaisha Toshiba Procede de formation d'une couche mince

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002076A1 (fr) * 1993-07-05 1995-01-19 Kabushiki Kaisha Toshiba Procede de formation d'une couche mince

Similar Documents

Publication Publication Date Title
US6074958A (en) Semiconductor integrated circuit arrangement fabrication method
KR100413890B1 (ko) 반도체장치의제조방법및제조장치
US5310454A (en) Dry etching method
EP0536664B1 (en) A method for forming a thin film
US5811357A (en) Process of etching an oxide layer
JPH01172572A (ja) 基板上に超硬金属の層を付着させる方法及び装置
JPH0573254B2 (ja)
JPH08264510A (ja) シリコン窒化膜のエッチング方法およびエッチング装置
GB2173822A (en) Planarizing semiconductor surfaces
EP0599730A2 (en) Semiconductor device and method of producing the same
JPH06177123A (ja) 絶縁体の堆積方法
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
JP3336975B2 (ja) 基板処理方法
KR100477402B1 (ko) 플라즈마 박막 증착 방법
KR100838502B1 (ko) 반도체 장치의 제조 방법
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US20050009356A1 (en) Method of manufacturing semiconductor device and method of cleaning plasma etching apparatus used therefor
JP3266492B2 (ja) 半導体装置の製造方法
JP2000269185A (ja) プラズマガスによる有機誘電ポリマー材料の異方性エッチング方法
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JP2980645B2 (ja) 金属薄膜の形成方法
JPH0594970A (ja) 薄膜形成方法
EP0420589B1 (en) Process for forming deposited film and process for preparing semiconductor device
US5899750A (en) Fine processing method
JPH1012734A (ja) 半導体装置の製造方法