JPH0594960A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0594960A
JPH0594960A JP3253239A JP25323991A JPH0594960A JP H0594960 A JPH0594960 A JP H0594960A JP 3253239 A JP3253239 A JP 3253239A JP 25323991 A JP25323991 A JP 25323991A JP H0594960 A JPH0594960 A JP H0594960A
Authority
JP
Japan
Prior art keywords
film
metal
wiring
titanium
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3253239A
Other languages
Japanese (ja)
Other versions
JP3128153B2 (en
Inventor
Seiji Ueda
誠二 上田
Toru Nishiwaki
徹 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP03253239A priority Critical patent/JP3128153B2/en
Publication of JPH0594960A publication Critical patent/JPH0594960A/en
Application granted granted Critical
Publication of JP3128153B2 publication Critical patent/JP3128153B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To provide a densely integrated circuit where connection failure caused by particles is prevented from occurring between an element and a metal wiring layer or between metal wiring layers, and wirings are enhanced in processing accuracy. CONSTITUTION:A contact window 8 is provided to an interlayer insulating film on a semiconductor substrate facing towards the signal connection section of an element, the exposed silicon surface is treated with oxidizing solution for the formation of a thin protective oxide film 1, then a reducing metal film 110 of titanium is deposited thereon, a wiring multilayered metal film composed of a high-melting metal film 111 of titanium or tungsten and an aluminum alloy film 112 is deposited overlapping, an electrode is formed through a photo- etching method, and then the wiring multilayered metal film is turned into allay through a heat treatment, and a thin film protective oxide film is reduced and eliminated. By this setup, particles are prevented from attaching, whereby a contact resistance is kept well. The forming method where the same protective film as above is formed can be applied to the viahole of a semiconductor device provided with a multilayered metal wiring layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高密度集積回路を備え
た半導体装置の製造方法に係り、特に、コンタクトホー
ルやバイヤホールにおける接続不良の発生の防止対策に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a high-density integrated circuit, and more particularly to a measure for preventing connection failure in a contact hole or a via hole.

【0002】[0002]

【従来の技術】近年、MOS集積回路装置の高密度、高
集積化が進み、例えば、ダイナミックRAMに関して
も、最小寸法0.5ミクロンで形成され,16メガビッ
ト以上の大容量のものが報告されるに至っているが、微
細化の一つの課題として、電極や金属配線の微細加工技
術の向上がある。特に、アルミニウム合金に代表される
金属配線に関しては、微細化が難しく、サブミクロンパ
ターンで電極や金属配線の形成に技術課題が多い。この
主なものは、アルミニウム合金膜のコンタクトホールで
の接続の不安定さと、アルミニウム合金膜やバリアーメ
タル蒸着時のパーティクル付着に起因する欠陥の発生で
ある。
2. Description of the Related Art In recent years, high density and high integration of MOS integrated circuit devices have been advanced, and for example, a dynamic RAM has been reported to have a minimum size of 0.5 micron and a large capacity of 16 megabits or more. However, as one of the challenges for miniaturization, there is an improvement in fine processing technology for electrodes and metal wiring. In particular, metal wiring represented by an aluminum alloy is difficult to miniaturize, and there are many technical problems in forming electrodes and metal wiring in a submicron pattern. This is mainly due to the instability of connection in the contact holes of the aluminum alloy film and the generation of defects due to particle adhesion during vapor deposition of the aluminum alloy film and barrier metal.

【0003】ここで、従来から実施されている半導体集
積回路装置の電極形成方法について、図3及び図4に基
づき説明する。
Here, a conventional electrode forming method for a semiconductor integrated circuit device will be described with reference to FIGS. 3 and 4.

【0004】図3の(a)及び(b)は、電極の取出し
に1層のアルミニウム配線を用いた半導体装置の電極形
成方法を示し、それぞれ半導体基板に形成された拡散層
からの電極取り出し部分を示したCMOS集積回路装置
の部分工程断面図である。図3の(a)において、10
1はP型シリコン基板、102aはシリコン基板101
の主面に形成されたP型ウエル領域、102bは同じく
N型ウエル領域、103は二酸化珪素膜からなる素子分
離領域、104a,104bはゲート酸化膜、105
a,105bはポリシリコンからなるゲート電極、10
6aはP型ウエル領域102aに形成されたN型不純物
拡散層、106bはN型ウエル領域102bに形成され
たP型不純物拡散層、107は層間絶縁膜である。ま
た、図3の(b)において、8は上記層間絶縁膜107
に形成されたコンタクトホールであって、シリコン基板
に形成された不純物拡散層106a,106bからの取
り出し口である。そして、このコンタクトホール8の開
口後の基板上に、高融点金属膜であるチタンタングステ
ン膜111と、アルミニウム合金膜112を順次周知の
スパッター蒸着法で堆積した後、周知の写真食刻法で電
極のパターンを形成し、さらに、各金属膜111,11
2のシンター処理を行う。しかる後、パッシベーション
膜113を堆積し、CMOS集積回路装置を製作するよ
うにしている。
FIGS. 3A and 3B show an electrode forming method of a semiconductor device in which one layer of aluminum wiring is used for extracting electrodes, and a portion for extracting electrodes from a diffusion layer formed on a semiconductor substrate, respectively. 3 is a partial process cross-sectional view of the CMOS integrated circuit device showing FIG. In FIG. 3A, 10
1 is a P-type silicon substrate, and 102a is a silicon substrate 101.
, A P-type well region formed on the main surface of the same, 102b is an N-type well region, 103 is an element isolation region made of a silicon dioxide film, 104a and 104b are gate oxide films, and 105
a and 105b are gate electrodes made of polysilicon, 10
6a is an N-type impurity diffusion layer formed in the P-type well region 102a, 106b is a P-type impurity diffusion layer formed in the N-type well region 102b, and 107 is an interlayer insulating film. Further, in FIG. 3B, 8 is the interlayer insulating film 107.
The contact hole is formed on the silicon substrate and is an extraction port from the impurity diffusion layers 106a and 106b formed on the silicon substrate. Then, a titanium-tungsten film 111 which is a refractory metal film and an aluminum alloy film 112 are sequentially deposited on the substrate after the contact holes 8 are opened by a well-known sputter deposition method, and then the electrodes are formed by a well-known photo-etching method. Pattern is formed, and further, each metal film 111, 11 is formed.
Perform the sintering process of 2. After that, a passivation film 113 is deposited to manufacture a CMOS integrated circuit device.

【0005】一方、図4は、電極の取り出しに2層のア
ルミニウム配線を用いる半導体装置の従来例を示す。同
図において、シリコン基板101の主面には上記図3と
同様に素子が形成されているが、図の単純化の為省略す
る。そして、シリコン基板101の主面に層間絶縁膜1
07を積層し、配線用金属膜である第1アルミニウム合
金膜112をこの上に形成し、更に第2の層間絶縁膜1
14を堆積して、これにバイアホール9を開口してお
き、この上にチタンタングステン膜115,第2アルミ
ニウム合金膜116を順次周知のスパッター蒸着法で堆
積するようにしている。
On the other hand, FIG. 4 shows a conventional example of a semiconductor device in which two layers of aluminum wiring are used for extracting electrodes. In the figure, an element is formed on the main surface of the silicon substrate 101 as in the case of FIG. 3, but it is omitted for simplification of the figure. Then, the interlayer insulating film 1 is formed on the main surface of the silicon substrate 101.
07 is laminated, a first aluminum alloy film 112 which is a wiring metal film is formed thereon, and the second interlayer insulating film 1 is further formed.
14 is deposited, a via hole 9 is opened in this, and a titanium tungsten film 115 and a second aluminum alloy film 116 are sequentially deposited thereon by a known sputter deposition method.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造方法において、以下のような問題
があった。
However, the above-mentioned conventional method of manufacturing a semiconductor device has the following problems.

【0007】まず、1層のアルミニウム配線を用いるも
のでは、コンタクトホール8が開口した後に、シリコン
基板に形成された拡散層106a,106bやポリシリ
コンのゲート電極105a,105bの表面が露出して
いるが、これらの表面は撥水性であるため、フォトレジ
ストの除去及び表面のクリーニング工程で、この露出面
にパーティクル等の付着が生じると、それらを除去し難
くそのまま最終工程まで残存し易くなる。さらに、スパ
ッター工程中でも、パーティクル等の付着が起こり易
い。そして、このコンタクトホール内にパーティクルが
残留した状態で、上記の高融点金属、アルミニウム合金
膜を蒸着し、電極パターンを形成すると、半導体装置の
長期信頼性や加工歩留まりの低下を引き起こす。
First, in the case of using one layer of aluminum wiring, after the contact hole 8 is opened, the surfaces of the diffusion layers 106a and 106b and the polysilicon gate electrodes 105a and 105b formed on the silicon substrate are exposed. However, since these surfaces are water-repellent, if particles or the like adhere to the exposed surfaces in the steps of removing the photoresist and cleaning the surfaces, it is difficult to remove them and the particles tend to remain as they are until the final step. Furthermore, even during the sputtering process, particles and the like are likely to adhere. If the refractory metal or aluminum alloy film is vapor-deposited in the state where particles remain in the contact hole to form the electrode pattern, the long-term reliability of the semiconductor device and the processing yield are lowered.

【0008】また、2層のアルミ配線を用いる半導体装
置においても、バイアホール9のアルミニウム合金膜は
途中工程で酸化されやすく、これらの酸化膜は一般に厚
いので、静電気がたまりやすく、酸化膜系のパーティク
ルが付着しやすい。そして、バイヤホール9内には、ク
リーニング工程での液中ダストが吸着しやすいので、バ
イアホール9内で第1アルミニウム合金膜112の表面
が露出すると、結局この表面にバイアホール内のパーテ
ィクルの付着が生じることになる。更に、第2アルミニ
ウム合金膜の蒸着時に、第1アルミニウム合金膜表面に
途中工程でできた厚いアルミナ膜を除去する為には、い
わゆる逆スパッタリングを利用したrfエッチングを真
空チャンバー内で前処理として行うが、このrfエッチ
ングにより、酸化膜がエッチングされるため、この工程
で発生した酸化金属系のパーティクルは特に静電気を帯
びやすく、付着源となり易い。
Also in the semiconductor device using the two-layer aluminum wiring, the aluminum alloy film of the via hole 9 is easily oxidized in the intermediate step, and since these oxide films are generally thick, static electricity tends to accumulate and the oxide film-based Particles tend to adhere. Then, since dust in the liquid in the cleaning process is easily adsorbed in the via hole 9, when the surface of the first aluminum alloy film 112 is exposed in the via hole 9, eventually the particles in the via hole adhere to this surface. Will occur. Furthermore, in order to remove the thick alumina film formed on the surface of the first aluminum alloy film during the deposition of the second aluminum alloy film, rf etching using so-called reverse sputtering is performed as a pretreatment in the vacuum chamber. However, since the oxide film is etched by this rf etching, the metal oxide-based particles generated in this step are particularly liable to be charged with static electricity and easily serve as an adhesion source.

【0009】したがって、これらの工程に起因するパー
ティクルの付着は、半導体装置の加工歩留まりや、長期
信頼性を向上させるために大きな課題となっている。
Therefore, the adhesion of particles resulting from these steps has been a major problem for improving the processing yield and long-term reliability of semiconductor devices.

【0010】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、半導体装置の製造工程において、シ
リコン基板表面やアルミニウム合金膜表面等の露出に伴
うパーティクル等の発生及び付着を抑制する手段を講ず
ることにより、コンタクトホールやバイヤホールでの接
続不良を防止し、もって、金属配線の加工歩留及び信頼
性の向上を図ることにある。
The present invention has been made in view of the above circumstances, and an object thereof is to suppress the generation and adhesion of particles and the like accompanying the exposure of the surface of a silicon substrate, the surface of an aluminum alloy film or the like in the manufacturing process of a semiconductor device. By taking measures to prevent the connection failure in the contact hole or the via hole, it is possible to improve the processing yield and reliability of the metal wiring.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明の解決手段は、コンタクトホールやバイヤホ
ール内の露出したシリコンやアルミニウム合金表面に極
めて薄い酸化膜を強制的に形成し、その後熱処理によっ
て、その酸化膜を拡散消失させる方法により半導体装置
を製造するものである。
In order to achieve the above object, the solution means of the present invention is to forcibly form an extremely thin oxide film on the exposed silicon or aluminum alloy surface in a contact hole or a via hole, and then A semiconductor device is manufactured by a method of diffusing and eliminating the oxide film by heat treatment.

【0012】具体的に、請求項1の発明の講じた手段
は、図1の(a)〜(d)に示すように、半導体装置の
製造方法として、半導体基板の主面に設けられた素子を
被覆する層間絶縁膜に、上記素子の信号接続部に向けて
コンタクトホールを開口する工程と、上記素子の信号接
続部のコンタクトホール内で露出した表面を酸化性溶液
に浸漬することにより薄い保護用酸化膜を形成する工程
と、該保護用酸化膜の上にチタン等の還元性金属膜を堆
積する工程と、該還元性金属膜に重ねてアルミニウム合
金等の配線用金属膜を堆積する工程と、上記各金属膜か
らなる多層金属膜を写真食刻法により食刻して電極パタ
ーンを形成する工程と、上記多層金属膜を熱処理して合
金化する工程とからなる方法とした。
Specifically, the means taken by the invention of claim 1 is, as shown in FIGS. 1 (a) to 1 (d), an element provided on a main surface of a semiconductor substrate as a method of manufacturing a semiconductor device. A step of forming a contact hole in the interlayer insulating film covering the element toward the signal connection part of the element, and dipping the surface exposed in the contact hole of the signal connection part of the element into an oxidizing solution for thin protection. Forming a protective oxide film, depositing a reducing metal film such as titanium on the protective oxide film, and depositing a wiring metal film such as an aluminum alloy on the reducing metal film And a step of forming an electrode pattern by etching a multi-layer metal film formed of each of the above metal films by a photo-etching method, and a step of heat-treating the multi-layer metal film to alloy it.

【0013】請求項2の発明の講じた手段は、上記請求
項1の発明における酸化性溶液を、過酸化水素及びアン
モニア水の混合水溶液、過酸化水素及び塩酸の混合水溶
液、硫酸及び過酸化水素の混合水溶液又は発煙硝酸とし
たものである。
According to a second aspect of the present invention, the oxidizing solution according to the first aspect of the present invention is prepared by mixing the oxidizing solution with a mixed aqueous solution of hydrogen peroxide and ammonia water, a mixed aqueous solution of hydrogen peroxide and hydrochloric acid, sulfuric acid and hydrogen peroxide. Is a mixed aqueous solution or fuming nitric acid.

【0014】請求項3の発明の講じた手段は、図2の
(a)〜(c)に示すように、半導体装置の製造方法と
して、半導体基板の主面に設けられた素子を被覆する素
子被覆用層間絶縁膜と、上記素子に接続される2層以上
の金属配線層と、該金属配線層を被覆する配線被覆用層
間絶縁膜とを備えた半導体装置を前提とする。
As shown in FIGS. 2A to 2C, the means taken by the invention of claim 3 is a method for manufacturing a semiconductor device, which is an element for covering an element provided on a main surface of a semiconductor substrate. It is premised on a semiconductor device including a coating interlayer insulating film, two or more metal wiring layers connected to the element, and a wiring coating interlayer insulating film coating the metal wiring layers.

【0015】そして、半導体装置の製造方法として、上
記素子の信号接続部に直接接続された金属配線層を被覆
する配線被覆用層間絶縁膜に、上記金属配線層に向けて
バイアホールを開口する工程と、上記金属配線層のバイ
アホール内で露出した表面を酸化性溶液に浸漬すること
により薄い保護用酸化膜を形成する工程と、該保護用酸
化膜の上にチタン等の還元性金属膜を堆積する工程と、
該還元性金属膜に重ねて次の配線用金属膜を堆積する工
程と、上記各金属膜からなる多層金属膜を写真食刻法に
より食刻して電極パターンを形成する工程と、上記多層
金属膜を熱処理して合金化する工程とからなる方法とし
た。
Then, as a method of manufacturing a semiconductor device, a step of opening a via hole toward the metal wiring layer in a wiring coating interlayer insulating film which covers the metal wiring layer directly connected to the signal connection portion of the element. And a step of forming a thin protective oxide film by immersing the surface exposed in the via hole of the metal wiring layer in an oxidizing solution, and a reducing metal film such as titanium on the protective oxide film. The step of depositing,
A step of depositing a next metal film for wiring on the reducing metal film; a step of etching a multi-layer metal film composed of each metal film by a photo-etching method to form an electrode pattern; And a step of alloying the film by heat treatment.

【0016】請求項4の発明の講じた手段は、上記請求
項3の発明における酸化性溶液を発煙硝酸としたもので
ある。
According to a fourth aspect of the invention, the oxidizing solution in the third aspect of the invention is fuming nitric acid.

【0017】請求項5の発明の講じた手段は、上記請求
項1又は3記載の発明における配線用金属膜を、チタン
タングステン膜又はチタンナイトライド膜と、アルミニ
ウム合金膜とからなる多層膜としたものである。
According to a fifth aspect of the invention, the wiring metal film according to the first or third invention is a multilayer film including a titanium tungsten film or a titanium nitride film and an aluminum alloy film. It is a thing.

【0018】[0018]

【作用】請求項1の発明では、コンタクトホールの開口
後、コンタクトホール内の信号接続部を構成するシリコ
ンやポリシリコンの表面が薄い保護用酸化膜で被覆され
る。したがって、これらの表面が親水性となった状態で
途中工程が進められるので、写真食刻工程では液中のダ
ストが付着しても洗浄により容易に除去され、スパッタ
リング等の処理により各種金属膜を堆積する工程でも開
口部にパーティクルが付着し難く、その結果、コンタク
トホール内の接続不良の発生が低減する。一方、薄い保
護用酸化膜は、熱処理により多層金属膜を合金化する工
程で還元性金属により還元されて消失するので、コンタ
クト抵抗は良好に維持される。
According to the first aspect of the invention, after the contact hole is opened, the surface of silicon or polysilicon forming the signal connection portion in the contact hole is covered with a thin protective oxide film. Therefore, since the intermediate step is advanced with these surfaces being hydrophilic, even if dust in the liquid adheres in the photo-etching step, it can be easily removed by washing, and various metal films can be removed by a treatment such as sputtering. Particles are unlikely to adhere to the openings even in the step of depositing, and as a result, the occurrence of defective connections in the contact holes is reduced. On the other hand, the thin protective oxide film is reduced by the reducing metal and disappears in the step of alloying the multilayer metal film by heat treatment, so that the contact resistance is kept good.

【0019】請求項2の発明では、上記請求項1の発明
において、酸化性水溶液として、過酸化水素,アンモニ
ア水の混合水溶液、過酸化水素,塩酸の混合水溶液、硫
酸,過酸化水素の混合水溶液又は発煙硝酸が使用される
ので、素子の信号接続部のシリコンやポリシリコン面に
1ナノメーター程度の極薄い酸化膜が形成され、パーテ
ィクル付着抑制作用と、還元による消失作用とが得られ
る。
According to a second aspect of the present invention, in the above-mentioned first aspect, the oxidizing aqueous solution is a mixed aqueous solution of hydrogen peroxide and ammonia water, a mixed aqueous solution of hydrogen peroxide and hydrochloric acid, and a mixed aqueous solution of sulfuric acid and hydrogen peroxide. Alternatively, since fuming nitric acid is used, an extremely thin oxide film of about 1 nanometer is formed on the silicon or polysilicon surface of the signal connection portion of the device, and a particle adhesion suppressing action and a reducing action by reduction are obtained.

【0020】請求項3の発明では、バイアホール内の金
属配線層の表面が薄い保護用酸化膜で被覆された状態
で、その後の処理が進められる。したがって、途中工程
で生じる厚い自然金属酸化膜ほど静電気の帯電が生じる
ことがなく、また、rfエッチングが不要になること
で、付着しやすい酸化膜系のパーティクルの発生が抑制
されるので、処理工程におけるパーティクル等の付着が
低減し、接続不良の発生が低減するとともに、上記請求
項1の発明と同じ作用によりコンタクト抵抗が良好に維
持される。
According to the third aspect of the present invention, the subsequent processing is performed with the surface of the metal wiring layer in the via hole being covered with a thin protective oxide film. Therefore, the thicker natural metal oxide film formed in the intermediate process is less likely to be electrostatically charged, and the need for rf etching suppresses the generation of oxide film-based particles that tend to adhere. Adhesion of particles and the like is reduced, the occurrence of defective connections is reduced, and the contact resistance is maintained excellently by the same action as that of the invention of claim 1.

【0021】請求項4の発明では、上記請求項3の発明
において、酸化性水溶液として発煙硝酸が使用されるの
で、金属配線層の表面層を構成するアルミニウム合金膜
表面に1ナノメーター程度の極薄い保護用酸化膜が形成
され、パーティクル付着抑制作用と、還元による消失作
用とが得られる。
In the invention of claim 4, in the invention of claim 3 above, fuming nitric acid is used as the oxidizing aqueous solution, and therefore, a pole of about 1 nanometer is formed on the surface of the aluminum alloy film constituting the surface layer of the metal wiring layer. A thin protective oxide film is formed, and an effect of suppressing particle adhesion and an effect of disappearing due to reduction are obtained.

【0022】請求項5の発明では、上記請求項1又は3
の発明において、配線用金属膜として、チタンタングス
テン膜又はチタンナイトライド膜とアルミニウム合金膜
とからなる多層膜としたので、還元性金属膜とアルミニ
ウム合金膜との間に高融点金属膜が介在することで、コ
ンタクト抵抗が減ずる。
According to a fifth aspect of the invention, the first or third aspect of the invention is provided.
In the invention, since the wiring metal film is a multilayer film including a titanium tungsten film or a titanium nitride film and an aluminum alloy film, the refractory metal film is interposed between the reducing metal film and the aluminum alloy film. Therefore, the contact resistance is reduced.

【0023】[0023]

【実施例】以下、本発明の実施例について、図1及び図
2に基づき説明する。
Embodiments of the present invention will be described below with reference to FIGS. 1 and 2.

【0024】まず、1層のアルミニウム配線を有する半
導体装置に係る実施例1について、図1のCMOS集積
回路装置の部分構造断面図を参照しながら説明する。図
1の(a)はコンタクトホール開口直後における状態を
示し、上記従来技術における図3の(a)に対応する図
である。ずなわち、P型シリコン基板101の主面に
は、P型ウエル領域102a及びN型ウエル領域102
bが形成され、該P型ウエル領域102aとN型ウエル
領域102bとに跨がって二酸化珪素膜からなる素子分
離領域103が形成されているとともに、P型ウエル領
域102a上にはN型不純物拡散層106aが、N型ウ
エル領域102b上にはP型不純物拡散層106bがそ
れぞれ形成されている。
First, a first embodiment of a semiconductor device having a single layer of aluminum wiring will be described with reference to a partial structural sectional view of the CMOS integrated circuit device of FIG. FIG. 1A shows a state immediately after the contact hole is opened, and is a view corresponding to FIG. 3A in the above-mentioned conventional technique. That is, on the main surface of the P-type silicon substrate 101, the P-type well region 102a and the N-type well region 102 are formed.
b, an element isolation region 103 made of a silicon dioxide film is formed across the P-type well region 102a and the N-type well region 102b, and an N-type impurity is formed on the P-type well region 102a. A diffusion layer 106a is formed, and a P-type impurity diffusion layer 106b is formed on the N-type well region 102b.

【0025】そして、上記各部の表面を被覆する二酸化
珪素膜からなる層間絶縁膜107が設けられていて、該
層間絶縁膜107には、上記シリコン基板に形成された
信号接続部である不純物拡散層106a,106bに向
けてそれぞれコンタクトホール8,8が開口されてい
る。
Then, an interlayer insulating film 107 made of a silicon dioxide film for covering the surface of each of the above parts is provided, and the interlayer insulating film 107 has an impurity diffusion layer which is a signal connecting part formed on the silicon substrate. Contact holes 8 and 8 are opened toward 106a and 106b, respectively.

【0026】なお、104a,104bはそれぞれNチ
ャンネル部,Pチャンネル部のゲート酸化膜、105
a,105bはそれぞれポリシリコンからなるゲート電
極であって、これらのゲート電極105a,105bも
信号接続部であるため、コンタクトホールが開口されて
いるが、本図には示されていない。
Reference numerals 104a and 104b denote gate oxide films for the N-channel portion and the P-channel portion, and 105, respectively.
Although a and 105b are gate electrodes made of polysilicon, respectively, and since these gate electrodes 105a and 105b are also signal connecting portions, contact holes are opened, but they are not shown in this figure.

【0027】次に、図1の(b)に示すように、上記コ
ンタクトホール8内で露出した不純物拡散層106a,
106bの表面部に薄い保護用酸化膜1を成長させる。
この保護用酸化膜1は、写真食刻法により層間絶縁膜1
07の一部を開口させた後、酸化性溶液、例えば、過酸
化水素,アンモニア水の混合水溶液、過酸化水素,塩酸
の混合水溶液、硫酸,過酸化水素の混合水溶液または発
煙硝酸に浸漬することにより、シリコンの表面部分を酸
化し、薄い二酸化珪素膜としたものである。そのとき、
例えば過酸化水素,アンモニア水の混合水溶液では、過
酸化水素,アンモニア水,水の混合比が1:1:10
(容積比)であれば、70℃、20分でシリコン上に約
1ナノメータの厚みで保護用酸化膜1が形成される。他
の酸性水溶液を使用して保護酸化膜1を形成してもよい
が、後に消失させることを考慮すると、2ナノメーター
程度の厚みまでが望ましい。
Next, as shown in FIG. 1B, the impurity diffusion layers 106a, 106a exposed in the contact hole 8
A thin protective oxide film 1 is grown on the surface of 106b.
The protective oxide film 1 is formed by the photolithography method on the interlayer insulating film 1.
After opening a part of 07, it is immersed in an oxidizing solution such as a mixed aqueous solution of hydrogen peroxide and ammonia water, a mixed aqueous solution of hydrogen peroxide and hydrochloric acid, a mixed aqueous solution of sulfuric acid and hydrogen peroxide, or fuming nitric acid. Thus, the surface portion of silicon is oxidized to form a thin silicon dioxide film. then,
For example, in a mixed aqueous solution of hydrogen peroxide and ammonia water, the mixing ratio of hydrogen peroxide, ammonia water and water is 1: 1: 10.
In the case of (volume ratio), the protective oxide film 1 having a thickness of about 1 nanometer is formed on silicon at 70 ° C. for 20 minutes. The protective oxide film 1 may be formed by using another acidic aqueous solution, but in consideration of disappearing it later, the thickness is preferably about 2 nanometers.

【0028】さらに、図1の(c)に示すように、スパ
ッター蒸着法によりチタン、チタンタングステン,アル
ミニウム合金を順次蒸着して、下方から順にチタン膜1
10、チタンタングステン膜111、アルミニウム合金
膜112を滞積した後、写真食刻法により、電極パター
ンの形成をする。
Further, as shown in FIG. 1C, titanium, titanium-tungsten, and aluminum alloy are sequentially deposited by the sputter deposition method, and the titanium film 1 is sequentially deposited from the bottom.
After depositing 10, the titanium-tungsten film 111 and the aluminum alloy film 112, an electrode pattern is formed by a photolithography method.

【0029】最後に、図1の(d)に示すように、水素
雰囲気中で450℃に加熱することにより、各金属原子
を相互拡散させて各金属膜110,111,112を合
金化した後、窒化珪素膜からなるパッシベーション膜1
13を堆積する。そのとき、上記図1の(b)における
薄い保護用酸化膜1は、450℃の水素中で熱処理を行
う際に、チタンにより還元されて消失する。すなわち、
保護用酸化膜1とチタンタングステン膜111との間に
チタン膜110を介在させることにより、シリコン面上
の薄い保護用酸化膜1をシリコンに還元して消失させる
ようにしている。つまり、この熱処理工程までは、コン
タクトホール8内のシリコン面を保護酸化膜1で被覆し
た状態で途中工程が進められるのである。なお、チタン
膜110の厚みは30ナノメータ以上であれば、保護用
酸化膜1を還元して消失させるに十分である。
Finally, as shown in FIG. 1D, after heating each metal atom to 450 ° C. in a hydrogen atmosphere to interdiffuse each metal atom and alloy each metal film 110, 111, 112. , A passivation film 1 made of a silicon nitride film
Deposit 13. At that time, the thin protective oxide film 1 in FIG. 1B is reduced by titanium and disappears when heat treatment is performed in hydrogen at 450 ° C. That is,
By interposing the titanium film 110 between the protective oxide film 1 and the titanium-tungsten film 111, the thin protective oxide film 1 on the silicon surface is reduced to silicon and disappears. That is, up to this heat treatment step, an intermediate step can be performed with the silicon surface in the contact hole 8 being covered with the protective oxide film 1. If the thickness of the titanium film 110 is 30 nanometers or more, it is sufficient to reduce and eliminate the protective oxide film 1.

【0030】以上のように、上記実施例1では、コンタ
クトホール8の開口後、表面の洗浄を兼ねて、コンタク
トホール8内に露出したシリコン表面に薄い保護用酸化
膜1を成長させるとともに、その後チタン膜110を滞
積し、保護用酸化膜1とチタンタングステン膜111と
の間にチタン膜110を介在させるようにしたので、コ
ンタクトホール8内のシリコン面を保護用酸化膜1で被
覆し、親水性とした状態で途中工程を進めることができ
る。したがって、写真食刻工程においては液中のダスト
が付着しても洗浄により容易に除去されるとともに、ス
パッタリング等の処理によりチタン膜110等の還元性
金属膜や、チタンタングステン膜111,アルミニウム
合金膜112等を堆積する工程でも開口部にパーティク
ルが付着し難く、最終的にコンタクトホール8内に残存
するパーティクル数が低減する。その結果、コンタクト
ホール8内の接続不良の発生が低減することになる。
As described above, in the first embodiment, after the contact hole 8 was opened, the thin protective oxide film 1 was grown on the silicon surface exposed in the contact hole 8 for the purpose of cleaning the surface, and thereafter, Since the titanium film 110 is piled up and the titanium film 110 is interposed between the protective oxide film 1 and the titanium tungsten film 111, the silicon surface in the contact hole 8 is covered with the protective oxide film 1. It is possible to proceed with the steps in the hydrophilic state. Therefore, in the photo-etching process, even if dust in the liquid adheres, it can be easily removed by washing, and the reducing metal film such as the titanium film 110, the titanium-tungsten film 111, and the aluminum alloy film can be processed by a process such as sputtering. Even in the step of depositing 112 and the like, particles are unlikely to adhere to the openings, and finally the number of particles remaining in the contact holes 8 is reduced. As a result, the occurrence of defective connections in the contact hole 8 is reduced.

【0031】一方、保護用酸化膜1は、チタン膜11
0,チタンタングステン膜111及びアルミニウム合金
膜112の合金化工程で、チタンにより還元されて消失
し、酸素を吸収したチタンの抵抗は、電気的な抵抗値の
測定では、変化は小さく、コンタクト抵抗値は従来の構
造と全く変わりない。多結晶シリコンとのコンタクト抵
抗値も同様である。また、一部の酸化したチタンが蒸発
するのか、酸素を吸収した状態で残存するのかは不明で
あるが、抵抗値、装置の長期信頼性評価からは、全く問
題がない。
On the other hand, the protective oxide film 1 is a titanium film 11
0, in the alloying process of the titanium-tungsten film 111 and the aluminum alloy film 112, the resistance of titanium that has been reduced by titanium and disappeared and absorbed oxygen has a small change in the measurement of the electrical resistance value, and the contact resistance value is small. Is no different from the conventional structure. The contact resistance value with polycrystalline silicon is also the same. Further, it is unknown whether a part of oxidized titanium evaporates or remains in a state of absorbing oxygen, but there is no problem at all from the resistance value and the long-term reliability evaluation of the device.

【0032】なお、上記実施例1では、チタンタングス
テン膜を用いた例を示したが、チタンナイトライド膜を
用いても、同様な効果が得られる。
In the first embodiment, the titanium-tungsten film is used, but the same effect can be obtained by using the titanium-nitride film.

【0033】次に、本発明の実施例2について説明す
る。図2は、2層のアルミニウム配線を有するCMOS
集積回路装置の製造工程を示し、上記従来例における図
4と同様に、簡略化の為、素子の部分を省略し、2層ア
ルミニウム配線部分のみを図示する。
Next, a second embodiment of the present invention will be described. FIG. 2 shows a CMOS having two layers of aluminum wiring.
The manufacturing process of the integrated circuit device is shown, and like FIG. 4 in the above-mentioned conventional example, the element portion is omitted and only the two-layer aluminum wiring portion is shown for simplification.

【0034】まず、図2の(a)に示すように、P型シ
リコン基板101は、上述の従来例における図4と同様
に、第1層間絶縁膜107により被覆されていて、この
第1層間絶縁膜107上に、第1アルミニウム合金膜1
12と、第2層間絶縁膜114とが形成されており、さ
らに、この第2層間絶縁膜114には、バイアホール9
が開口され、第1アルミニウム合金膜112との接続口
が露出される。
First, as shown in FIG. 2A, the P-type silicon substrate 101 is covered with the first interlayer insulating film 107 as in FIG. 4 in the above-mentioned conventional example, and the first interlayer insulating film 107 is formed. The first aluminum alloy film 1 is formed on the insulating film 107.
12 and a second interlayer insulating film 114 are formed, and the via hole 9 is formed in the second interlayer insulating film 114.
Is opened, and the connection port with the first aluminum alloy film 112 is exposed.

【0035】次に、図2の(b)に示すように、第一ア
ルミニウム合金膜112の表面を発煙硝酸にデイップ
し、表面を酸化すると同時に、表面に付着している有機
成分の除去を図る。この処理によって、第1アルミニウ
ム合金膜112の表面に薄い保護用酸化膜2が形成され
る。そして、スパッター蒸着法により、チタン膜11
5、チタンタングステン膜116,アルミニウム合金膜
117を連続して堆積した後、周知の写真食刻法によ
り、電極配線のパターン形成がなされる。これを、上記
実施例1と同じく、450℃で合金化すると、第1アル
ミニウム合金膜112上の薄い保護用酸化膜2は、還元
されて消失する。
Next, as shown in FIG. 2B, the surface of the first aluminum alloy film 112 is dipped in fuming nitric acid to oxidize the surface, and at the same time, the organic components adhering to the surface are removed. .. By this treatment, a thin protective oxide film 2 is formed on the surface of the first aluminum alloy film 112. Then, the titanium film 11 is formed by the sputter deposition method.
5. After continuously depositing the titanium-tungsten film 116 and the aluminum alloy film 117, the electrode wiring pattern is formed by a well-known photo-etching method. When this is alloyed at 450 ° C. as in Example 1, the thin protective oxide film 2 on the first aluminum alloy film 112 is reduced and disappears.

【0036】したがって、上記実施例2では、バイアホ
ール9内の電気配線層である第1アルミニウム合金膜1
12の表面が薄い保護用酸化膜2で被覆された状態で途
中工程が進められる。この保護用酸化膜2は酸化膜がな
い場合に途中工程で生じる自然の厚いアルミナ酸化膜に
比べて静電気を生じ難く、処理時におけるパーティクル
等の付着が生じにくい。また、自然のアルミナ酸化膜を
除去するために行われるrfエッチングが不要となるの
で、静電気を帯びやすいアルミナの発生がほとんどな
い。したがって、パーティクルの付着量を低減すること
ができ、接続不良の発生を抑制することができる。ま
た、450℃で合金化する工程で、第1アルミニウム合
金層112上の保護用酸化膜2は還元されて消失し、上
記実施例1と同様に、コンタクト抵抗値は良好に維持さ
れる。
Therefore, in the second embodiment, the first aluminum alloy film 1 which is the electric wiring layer in the via hole 9 is formed.
The intermediate process is performed with the surface of 12 covered with the thin protective oxide film 2. This protective oxide film 2 is less likely to generate static electricity and is less likely to cause adhesion of particles during processing, as compared with a natural thick alumina oxide film which is generated in the intermediate step when there is no oxide film. Further, since rf etching for removing the natural alumina oxide film is not necessary, there is almost no generation of alumina which is easily charged with static electricity. Therefore, the amount of particles attached can be reduced, and the occurrence of defective connection can be suppressed. Further, in the step of alloying at 450 ° C., the protective oxide film 2 on the first aluminum alloy layer 112 is reduced and disappears, and the contact resistance value is maintained good as in the first embodiment.

【0037】なお、上記実施例1と同じく、高融点金属
膜として、チタンナイトライドを用いても、チタンタン
グステン膜と同様な効果が得られる。
Similar to the first embodiment, even if titanium nitride is used as the refractory metal film, the same effect as the titanium tungsten film can be obtained.

【0038】また、各種の酸化性の溶液で表面の酸化が
可能であり、特に、ホール内にメタルを用いない工程で
は、過酸化水素,アンモニア水の混合水溶液、過酸化水
素,塩酸の混合水溶液、硫酸,過酸化水素の混合水溶液
が好ましく、アルミニウム合金等の金属膜を使用してい
る工程では、発煙硝酸により酸化をすることが可能であ
る。
Further, the surface can be oxidized by various oxidizing solutions. Particularly, in the step where no metal is used in the holes, a mixed aqueous solution of hydrogen peroxide and ammonia water, a mixed aqueous solution of hydrogen peroxide and hydrochloric acid. A mixed aqueous solution of sulfuric acid and hydrogen peroxide is preferable, and in a process using a metal film such as an aluminum alloy, it is possible to oxidize with fuming nitric acid.

【0039】さらに、上記各実施例では、配線用金属膜
として、チタン膜110(又は115)上に高融点金属
膜であるチタンタングステン膜111(又は116)を
堆積し、その上に重ねてアルミニウム合金膜112(又
は117)を堆積したが、高融点金属膜がなくても、例
えばチタン膜110(又は115)上に直接アルミニウ
ム合金膜112(又は117)を堆積してもよい。ただ
し、中間に高融点金属膜111(又は116)を介在さ
せることにより、上述のようにコンタクト抵抗を減ずる
ことができ、よって、著効を発揮することができる。
Further, in each of the above-described embodiments, as the wiring metal film, the titanium-tungsten film 111 (or 116) which is a refractory metal film is deposited on the titanium film 110 (or 115), and the aluminum film is stacked thereon. Although the alloy film 112 (or 117) is deposited, the aluminum alloy film 112 (or 117) may be directly deposited on the titanium film 110 (or 115) without the refractory metal film. However, by interposing the refractory metal film 111 (or 116) in the middle, it is possible to reduce the contact resistance as described above, and thus it is possible to exert a remarkable effect.

【0040】さらに、上記各実施例において、還元性金
属膜を構成する材料には、チタン以外の還元力を有する
金属も適用可能である。
Further, in each of the above embodiments, a metal having a reducing power other than titanium can be applied to the material forming the reducing metal film.

【0041】[0041]

【発明の効果】請求項1の発明によれば、半導体装置の
製造方法として、層間絶縁膜に素子の接続部に向けてコ
ンタクトホールを開口し、このコンタクトホール内で露
出した素子の接続部表面を酸化性溶液に浸漬し、薄い保
護用酸化膜を形成して表面を親水化した後、チタン等の
還元性金属膜、配線用金属膜を連続して堆積し、電極パ
ターン形成後に熱処理により合金化して、薄い保護用酸
化膜を消失させるようにしたので、コンタクトホール内
のパーティクルの付着を抑制するとともにコンタクト抵
抗特性を良好に維持することができ、よって、高集積化
に伴う接続不良の発生の増大を防止しながら、集積回路
の高密度化を図ることができる。
According to the invention of claim 1, as a method of manufacturing a semiconductor device, a contact hole is formed in an interlayer insulating film toward a connecting portion of an element, and the surface of the connecting portion of the element exposed in the contact hole. Is immersed in an oxidizing solution to form a thin protective oxide film to make the surface hydrophilic, and then a reducing metal film such as titanium and a metal film for wiring are continuously deposited. As a result, the thin protective oxide film is eliminated so that the adhesion of particles in the contact holes can be suppressed and the contact resistance characteristics can be maintained well. It is possible to increase the density of the integrated circuit while preventing the increase of

【0042】請求項2の発明によれば、上記請求項1の
発明において、酸化性溶液を、過酸化水素及びアンモニ
ア水の混合水溶液、過酸化水素及び塩酸の混合水溶液、
硫酸及び過酸化水素の混合水溶液または発煙硝酸とした
ので、素子の接続部表面にごく薄い保護用酸化膜を形成
することができ、パーティクル付着抑制効果の向上と及
び保護用酸化膜の還元,消失によるコンタクト抵抗の向
上とを図ることができる。
According to the invention of claim 2, in the invention of claim 1, the oxidizing solution is a mixed aqueous solution of hydrogen peroxide and ammonia water, a mixed aqueous solution of hydrogen peroxide and hydrochloric acid,
Since a mixed aqueous solution of sulfuric acid and hydrogen peroxide or fuming nitric acid is used, a very thin protective oxide film can be formed on the surface of the connection part of the element, improving the effect of suppressing particle adhesion and reducing or eliminating the protective oxide film. It is possible to improve the contact resistance.

【0043】請求項3の発明によれば、半導体装置の製
造方法として、素子被覆用層間絶縁膜と、2層以上の金
属配線層と、各金属配線層を被覆する配線被覆用層間絶
縁膜とを備えた半導体装置の製造方法として、素子の信
号接続部に直接接続された金属配線層を被覆する配線被
覆用層間絶縁膜に、金属配線層に向けてバイアホールを
開口し、このバイアホール内で露出した金属配線層表面
を酸化性溶液に浸漬して薄い保護用酸化膜を形成した
後、その上にチタン等の還元性金属膜、次の配線用金属
膜を連続して堆積し、電極パターン形成後に熱処理して
合金化するようにしたので、途中工程で生じる厚い自然
酸化膜の代りに薄い保護用酸化膜で保護した状態で工程
を進めることができ、よって、多層金属配線層を有する
半導体装置について、上記請求項1の発明と同様の効果
を得ることができる。
According to the third aspect of the invention, as a method of manufacturing a semiconductor device, an interlayer insulating film for element covering, two or more metal wiring layers, and an interlayer insulating film for wiring covering each metal wiring layer are provided. As a method of manufacturing a semiconductor device comprising: a wiring coating interlayer insulating film that covers a metal wiring layer directly connected to a signal connection portion of an element, a via hole is opened toward the metal wiring layer, and The surface of the exposed metal wiring layer is immersed in an oxidizing solution to form a thin protective oxide film, and then a reducing metal film such as titanium and the next wiring metal film are successively deposited to form an electrode. Since the alloy is formed by heat treatment after pattern formation, it is possible to proceed with the process in the state of being protected by a thin protective oxide film instead of the thick natural oxide film generated in the intermediate process, and thus, having a multi-layer metal wiring layer. About semiconductor devices It is possible to obtain the same effect as the invention of the claim 1.

【0044】請求項4の発明によれば、上記請求項3の
発明において、酸化性溶液を発煙硝酸としたので、金属
配線層表面にごく薄い保護用酸化膜を形成することがで
き、パーティクル付着抑制効果の向上と及び保護用酸化
膜の還元,消失によるコンタクト抵抗の向上とを図るこ
とができる。
According to the invention of claim 4, in the invention of claim 3, since the fuming nitric acid is used as the oxidizing solution, it is possible to form a very thin protective oxide film on the surface of the metal wiring layer and to attach particles. It is possible to improve the suppressing effect and improve the contact resistance due to reduction and disappearance of the protective oxide film.

【0045】請求項5の発明によれば、上記請求項1又
は3の発明において、配線用金属膜をチタンタングステ
ン膜又はチタンナイトライド膜とアルミニウム合金膜と
の多層膜としたので、コンタクト抵抗特性を良好に維持
することができ、よって、上記各発明の著効を発揮する
ことができる。
According to the invention of claim 5, in the invention of claim 1 or 3, the wiring metal film is a multilayer film of a titanium tungsten film or a titanium nitride film and an aluminum alloy film. Can be favorably maintained, and therefore, the remarkable effects of the above-mentioned inventions can be exhibited.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1に係る半導体装置の製造方法を示す製
造工程図である。
FIG. 1 is a manufacturing process diagram illustrating a method of manufacturing a semiconductor device according to a first embodiment.

【図2】実施例2に係る半導体装置の製造方法を示す製
造工程図である。
FIG. 2 is a manufacturing process diagram illustrating a method of manufacturing a semiconductor device according to a second embodiment.

【図3】従来の1層アルミニウム配線を有する半導体装
置の製造方法を示す製造工程図である。
FIG. 3 is a manufacturing process diagram showing a conventional method for manufacturing a semiconductor device having a single-layer aluminum wiring.

【図4】従来の2層アルミニウム配線を有する半導体装
置の製造方法に係る製造工程図である。
FIG. 4 is a manufacturing process diagram of a conventional method for manufacturing a semiconductor device having a two-layer aluminum wiring.

【符号の説明】[Explanation of symbols]

1,2 保護用酸化膜 8 コンタクトホール 9 バイヤホール 101 シリコン基板 105a,105b ゲート電極(信号接続部) 106a N型不純物拡散層(信号接続部) 106b P型不純物拡散層(信号接続部) 107 層間絶縁膜 110,115 チタン膜(還元性金属膜) 111,116 チタンタングステン膜(高融点金属
膜) 112,117 アルミニウム合金膜 114 第2層間絶縁膜(配線被覆用層間絶縁膜)
1, 2 Oxide film for protection 8 Contact hole 9 Via hole 101 Silicon substrate 105a, 105b Gate electrode (signal connection part) 106a N-type impurity diffusion layer (signal connection part) 106b P-type impurity diffusion layer (signal connection part) 107 Interlayer Insulating film 110,115 Titanium film (reducing metal film) 111,116 Titanium tungsten film (refractory metal film) 112,117 Aluminum alloy film 114 Second interlayer insulating film (interlayer insulating film for wiring coating)

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 B 7353−4M // H01L 21/283 L 7738−4M Continuation of front page (51) Int.Cl. 5 Identification number Office reference number FI technical display location H01L 21/90 B 7353-4M // H01L 21/283 L 7738-4M

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の主面に設けられた素子を被
覆する層間絶縁膜に、上記素子の信号接続部に向けてコ
ンタクトホールを開口する工程と、上記素子の信号接続
部のコンタクトホール内で露出した表面を酸化性溶液に
浸漬することにより薄い保護用酸化膜を形成する工程
と、該保護用酸化膜の上にチタン等の還元性金属膜を堆
積する工程と、該還元性金属膜に重ねて、アルミニウム
合金等の電気配線用金属膜を堆積する工程と、上記各金
属膜からなる多層金属膜を写真食刻法により食刻して電
極パターンを形成する工程と、上記多層金属膜を熱処理
して合金化する工程とからなることを特徴とする半導体
装置の製造方法。
1. A step of forming a contact hole in an interlayer insulating film, which covers an element provided on a main surface of a semiconductor substrate, toward a signal connection portion of the element, and inside the contact hole of the signal connection portion of the element. Forming a thin protective oxide film by immersing the exposed surface in an oxidizing solution, depositing a reducing metal film such as titanium on the protective oxide film, and the reducing metal film. A step of depositing a metal film for electrical wiring such as an aluminum alloy, and a step of etching a multi-layer metal film composed of each of the metal films by a photo-etching method to form an electrode pattern, and the multi-layer metal film. A method of manufacturing a semiconductor device, comprising:
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 酸化性溶液は、過酸化水素及びアンモニア水の混合水溶
液、過酸化水素及び塩酸の混合水溶液、硫酸及び過酸化
水素の混合水溶液または発煙硝酸であることを特徴とす
る半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the oxidizing solution is a mixed aqueous solution of hydrogen peroxide and ammonia water, a mixed aqueous solution of hydrogen peroxide and hydrochloric acid, a mixed aqueous solution of sulfuric acid and hydrogen peroxide, or A method for manufacturing a semiconductor device, which is fuming nitric acid.
【請求項3】 半導体基板の主面に設けられた素子を被
覆する素子被覆用層間絶縁膜と、上記素子に接続される
2層以上の金属配線層と、該各金属配線層を被覆する配
線被覆用層間絶縁膜とを備えた半導体装置の製造方法で
あって、 上記素子の信号接続部に直接接続された金属配線層を被
覆する配線被覆用層間絶縁膜に、上記金属配線層に向け
てバイアホールを開口する工程と、上記金属配線層のバ
イアホール内で露出した表面を酸化性溶液に浸漬するこ
とにより薄い保護用酸化膜を形成する工程と、該保護用
酸化膜の上にチタン等の還元性金属膜を堆積する工程
と、該還元性金属膜に重ねて、次の配線用金属膜を堆積
する工程と、上記各金属膜からなる多層金属膜を写真食
刻法により食刻して電極パターンを形成する工程と、上
記多層金属膜を熱処理して合金化する工程とからなるこ
とを特徴とする半導体装置の製造方法。
3. An element-covering interlayer insulating film for covering an element, which is provided on a main surface of a semiconductor substrate, two or more metal wiring layers connected to the element, and wiring for covering each of the metal wiring layers. A method for manufacturing a semiconductor device comprising a coating interlayer insulating film, comprising: a wiring coating interlayer insulating film for coating a metal wiring layer directly connected to a signal connection portion of the element, facing the metal wiring layer. A step of forming a via hole; a step of forming a thin protective oxide film by immersing the surface of the metal wiring layer exposed in the via hole in an oxidizing solution; and titanium or the like on the protective oxide film. The step of depositing the reducing metal film, and the step of depositing the next wiring metal film on the reducing metal film, and the multi-layer metal film consisting of the above metal films is etched by a photo-etching method. Forming an electrode pattern by using The method of manufacturing a semiconductor device characterized by comprising a step of alloying by heat-treating.
【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、 酸化性溶液は発煙硝酸であることを特徴とする半導体装
置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the oxidizing solution is fuming nitric acid.
【請求項5】 請求項1又は3記載の半導体の製造方法
において、 配線用金属膜は、チタンタングステン膜又はチタンナイ
トライド膜と、アルミニウム合金膜とからなる多層膜で
あることを特徴とする半導体装置の製造方法。
5. The semiconductor manufacturing method according to claim 1, wherein the wiring metal film is a multilayer film including a titanium tungsten film or a titanium nitride film and an aluminum alloy film. Device manufacturing method.
JP03253239A 1991-10-01 1991-10-01 Method for manufacturing semiconductor device Expired - Fee Related JP3128153B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03253239A JP3128153B2 (en) 1991-10-01 1991-10-01 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03253239A JP3128153B2 (en) 1991-10-01 1991-10-01 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0594960A true JPH0594960A (en) 1993-04-16
JP3128153B2 JP3128153B2 (en) 2001-01-29

Family

ID=17248501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03253239A Expired - Fee Related JP3128153B2 (en) 1991-10-01 1991-10-01 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3128153B2 (en)

Also Published As

Publication number Publication date
JP3128153B2 (en) 2001-01-29

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
JP2811126B2 (en) Wiring connection structure of semiconductor integrated circuit device and method of manufacturing the same
JPH04271144A (en) Semiconductor device
JPH04311058A (en) Semiconductor integrated circuit device wiring connection structure and manufacture thereof
JPH05109903A (en) Wiring connecting structure of semiconductor device and its production
JP3240725B2 (en) Wiring structure and its manufacturing method
JPH0618213B2 (en) Method for manufacturing semiconductor device
US7323409B2 (en) Method for forming a void free via
JP2985326B2 (en) Method for manufacturing semiconductor device
JP3128153B2 (en) Method for manufacturing semiconductor device
JPH06204467A (en) Semiconductor integrated circuit device and its manufacture
JP3339901B2 (en) Semiconductor device having a multilayer wiring structure and method of manufacturing the same
JPH0611042B2 (en) Method for manufacturing semiconductor device
JPH09148326A (en) Semiconductor device and method for manufacturing the same
JP2623610B2 (en) Josephson junction element
JPH03250627A (en) Semiconductor device and manufacture thereof
JPH06326105A (en) Laminated interconnection structure of semiconductor device
JP3533022B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPS6380580A (en) Manufacture of josephson junction device
JPH04271143A (en) Semiconductor device
JPH05102156A (en) Semiconductor device
JPS61150235A (en) Manufacture of multilayer interconnection structure
JPH0541379A (en) Film forming apparatus
JPS58110055A (en) Semiconductor device
JPH04162531A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001017

LAPS Cancellation because of no payment of annual fees