JPH0541379A - Film forming apparatus - Google Patents

Film forming apparatus

Info

Publication number
JPH0541379A
JPH0541379A JP19528691A JP19528691A JPH0541379A JP H0541379 A JPH0541379 A JP H0541379A JP 19528691 A JP19528691 A JP 19528691A JP 19528691 A JP19528691 A JP 19528691A JP H0541379 A JPH0541379 A JP H0541379A
Authority
JP
Japan
Prior art keywords
film
chamber
barrier metal
metal film
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19528691A
Other languages
Japanese (ja)
Inventor
Ken Okuya
謙 奥谷
Ryoichi Furukawa
亮一 古川
Matsuo Kurokome
松夫 黒米
Hideji Ogishi
秀次 大岸
Daisuke Okada
大介 岡田
Yuji Yatsuda
雄司 谷ツ田
Shinichi Kabeya
伸一 壁屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19528691A priority Critical patent/JPH0541379A/en
Publication of JPH0541379A publication Critical patent/JPH0541379A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form, at high throughput, Al laminated wiring which is composed of a laminated film by a barrier metal and by an Al alloy. CONSTITUTION:A film forming apparatus is provided with the following: a first chamber 1 wherein a barrier metal film is formed on a semiconductor substrate 4; a second chamber 2 wherein the barrier metal film is exposed to an atmosphere containing oxygen and its film quality is stabilized; and a third chamber 3 wherein an Al alloy film is formed on the barrier metal film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、成膜技術に関し、特
に、LSIの配線材料となるバリヤメタル膜とAl系導
電膜との積層膜を高スループットで成膜する技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film forming technique, and more particularly to a technique for forming a laminated film of a barrier metal film, which is a wiring material of an LSI, and an Al-based conductive film with high throughput.

【0002】[0002]

【従来の技術】LSIの高集積化、高速化を進めるため
には、素子のスケーリングと共に、Al配線の微細化が
不可欠である。しかし、Al配線の微細化は、その電流
密度を増大させ、エレクトロマイグレーションやストレ
スマイグレーションによる断線不良などの信頼性低下を
引き起こすという問題がある。
2. Description of the Related Art In order to promote high integration and high speed of LSI, it is indispensable to miniaturize Al wiring together with scaling of elements. However, there is a problem that the miniaturization of the Al wiring increases its current density and causes a decrease in reliability such as disconnection failure due to electromigration or stress migration.

【0003】Al配線のマイグレーション耐性を向上さ
せる対策としては、CuやSiなどを添加したAl合金
配線が実用化されているが、近年、より有効な対策とし
て、Al合金の下層(または上下層)にTiN、TiW
などのバリヤメタルを敷いたAl積層配線が用いられる
ようになった。
As a measure for improving the migration resistance of the Al wiring, an Al alloy wiring to which Cu, Si or the like is added has been put into practical use, but in recent years, as a more effective countermeasure, the lower layer (or the upper and lower layers) of the Al alloy. TiN, TiW
Al laminated wiring laid with a barrier metal such as the above has come to be used.

【0004】また、このバリヤメタルは、Al合金配線
中のSiの析出による半導体基板と配線との接触抵抗の
増大を抑制する目的でも使用されている。
This barrier metal is also used for the purpose of suppressing an increase in contact resistance between the semiconductor substrate and the wiring due to precipitation of Si in the Al alloy wiring.

【0005】なお、TiN、TiWなどのバリヤメタル
については、株式会社プレスジャーナル、平成2年12
月20日発行の「月刊セミコンダクターワールド 1991.
1 」P173〜P174などにおいて論じられている。
Regarding barrier metals such as TiN and TiW, Press Journal Co., Ltd., December 12, 1990.
"Monthly Semiconductor World 1991.
1 "P173-P174 and the like.

【0006】[0006]

【発明が解決しようとする課題】半導体基板上に前記A
l積層配線を形成するには、マルチチャンバのスパッタ
装置を用いてバリヤメタル膜とAl合金膜とを連続成膜
すればよい。
The above-mentioned A is formed on a semiconductor substrate.
In order to form the laminated wiring, the barrier metal film and the Al alloy film may be continuously formed using a multi-chamber sputtering apparatus.

【0007】ところが、従来は、バリヤメタル膜を成膜
した後、ウエハを一旦装置から取出してバリヤメタル膜
を大気に曝露し、その後、もう一度ウエハを装置に搬入
してAl合金膜を成膜するという煩瑣な工程が必要であ
った。
However, conventionally, after the barrier metal film is formed, the wafer is once taken out of the apparatus, the barrier metal film is exposed to the atmosphere, and then the wafer is carried into the apparatus again to form an Al alloy film. Various steps were required.

【0008】これは、スパッタ法で堆積したバリヤメタ
ル膜(特にTiN膜)は、化学量論的にTiが過剰にな
っており、そのままでは過剰のTiがSi基板中に拡散
して素子の特性を劣化させる虞れがあるため、過剰のT
iを大気中で酸化してバリヤメタルの膜質を安定化させ
る必要があるためである。
This is because the barrier metal film (particularly the TiN film) deposited by the sputtering method has a stoichiometric excess of Ti, and as it is, the excess Ti diffuses into the Si substrate to improve the characteristics of the device. There is a risk of deterioration, so excessive T
This is because it is necessary to oxidize i in the atmosphere to stabilize the film quality of the barrier metal.

【0009】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、バリヤメタルとAl合金
の積層膜からなるAl積層配線を高スループットで形成
することのできる技術を提供することにある。
The present invention has been made in view of the above problems, and an object thereof is to provide a technique capable of forming an Al laminated wiring composed of a laminated film of a barrier metal and an Al alloy with high throughput. Especially.

【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0011】[0011]

【課題を解決するための手段】本発明は、半導体基板上
にバリヤメタル膜を成膜する第一のチャンバと、前記バ
リヤメタル膜を酸素を含む雰囲気中に曝してその膜質を
安定化させる第二のチャンバと、前記バリヤメタル膜上
にAl系導電膜を成膜する第三のチャンバとを備えた成
膜装置である。
According to the present invention, there is provided a first chamber for forming a barrier metal film on a semiconductor substrate, and a second chamber for exposing the barrier metal film to an atmosphere containing oxygen to stabilize its film quality. The film forming apparatus includes a chamber and a third chamber for forming an Al-based conductive film on the barrier metal film.

【0012】[0012]

【作用】上記した手段によれば、バリヤメタル膜の成膜
工程とAl系導電膜の成膜工程との間にウエハを一旦装
置から取出してバリヤメタル膜を安定化させる煩瑣な工
程が不要となり、バリヤメタル膜の成膜、バリヤメタル
膜の安定化処理およびAl系導電膜の成膜を同一装置内
で一貫して行うことが可能となる。
According to the above-described means, a complicated step of stabilizing the barrier metal film by taking out the wafer from the apparatus is not required between the barrier metal film forming step and the Al-based conductive film forming step. It is possible to consistently perform film formation, barrier metal film stabilization treatment, and Al-based conductive film formation in the same apparatus.

【0013】また、これにより、ウエハを装置から取り
出した際の異物による汚染を防止することができる。
Further, this makes it possible to prevent contamination by foreign matter when the wafer is taken out of the apparatus.

【0014】[0014]

【実施例】図1は、本発明の一実施例である成膜装置の
全体構成を示す図である。この成膜装置は、互いに分離
された三つのチャンバ1,2,3を備えており、バリヤ
メタル膜の成膜、バリヤメタル膜の安定化処理およびA
l系導電膜の成膜を一貫して行うことができるスパッタ
装置である。
FIG. 1 is a diagram showing the overall structure of a film forming apparatus which is an embodiment of the present invention. This film forming apparatus is provided with three chambers 1, 2 and 3 which are separated from each other, and forms a barrier metal film, a barrier metal film stabilizing process, and an A
It is a sputtering apparatus capable of consistently forming an l-based conductive film.

【0015】内部を所定の真空度まで排気することので
きるチャンバ1,2,3には、半導体ウエハ(基板)4
を載置するウエハステージ5がそれぞれ設置されてい
る。
A semiconductor wafer (substrate) 4 is provided in each of chambers 1, 2 and 3 capable of evacuating the interior to a predetermined degree of vacuum.
A wafer stage 5 for mounting the wafers is installed.

【0016】第一のチャンバ1の前段には、ロボットア
ーム6を備えた真空ロードロック室7が設置されてお
り、ウエハカセット8に収容された半導体ウエハ4は、
ロボットアーム6を介してこの真空ロードロック室7、
次いで第一のチャンバ1へと一枚ずつ搬送される。
A vacuum load lock chamber 7 equipped with a robot arm 6 is installed in front of the first chamber 1, and the semiconductor wafer 4 accommodated in the wafer cassette 8 is
This vacuum load lock chamber 7, via the robot arm 6,
Then, the sheets are conveyed to the first chamber 1 one by one.

【0017】図示は省略するが、上記第一のチャンバ1
には、半導体基板4上にバリアメタル膜を成膜するため
のスパッタ機構が設けられている。
Although not shown, the first chamber 1 described above
Is provided with a sputtering mechanism for forming a barrier metal film on the semiconductor substrate 4.

【0018】第一のチャンバ1の後段には、内部を所定
の真空度まで排気することのできる真空搬送室9が設置
されており、第一のチャンバ1と第二のチャンバ2と
は、この真空搬送室9を通じて連結されている。真空搬
送室9の内部には、第一のチャンバ1での処理が終わっ
た半導体ウエハ4を第二のチャンバ2へと搬送するロボ
ットアーム6が設置されている。
A vacuum transfer chamber 9 capable of evacuating the interior to a predetermined vacuum degree is installed in the latter stage of the first chamber 1, and the first chamber 1 and the second chamber 2 are They are connected through the vacuum transfer chamber 9. Inside the vacuum transfer chamber 9, a robot arm 6 that transfers the semiconductor wafer 4 that has been processed in the first chamber 1 to the second chamber 2 is installed.

【0019】上記第二のチャンバ2は、半導体基板4上
のバリアメタル膜の安定化処理を行うためのものであ
る。図示は省略するが、このチャンバ2には、内部を所
定の真空度まで排気する排気手段とドライエアー供給手
段とが設置されている。
The second chamber 2 is for stabilizing the barrier metal film on the semiconductor substrate 4. Although illustration is omitted, the chamber 2 is provided with an exhaust means for exhausting the inside to a predetermined vacuum degree and a dry air supply means.

【0020】第二のチャンバ2と第三のチャンバ3との
間には、内部を所定の真空度まで排気することのできる
真空搬送室10が設置されており、その内部には、第二
のチャンバ2での処理が終わった半導体ウエハ4を第三
のチャンバ3へと搬送するロボットアーム6が設置され
ている。
Between the second chamber 2 and the third chamber 3, there is provided a vacuum transfer chamber 10 capable of evacuating the inside to a predetermined vacuum degree, and inside the vacuum transfer chamber 10, there is provided a second transfer chamber. A robot arm 6 for transferring the semiconductor wafer 4 which has been processed in the chamber 2 to the third chamber 3 is installed.

【0021】図示は省略するが、第三のチャンバ3に
は、半導体基板4上にAl系導電膜を成膜するためのス
パッタ機構が設けられている。
Although not shown, the third chamber 3 is provided with a sputtering mechanism for forming an Al-based conductive film on the semiconductor substrate 4.

【0022】第三のチャンバ3の後段には、ロボットア
ーム6を備えた真空アンロードロック室11が設置され
ており、成膜が終了した半導体ウエハ4は、ロボットア
ーム6を介してこの真空アンロードロック室11、次い
でウエハカセット8へと一枚ずつ搬送される。
A vacuum unload lock chamber 11 equipped with a robot arm 6 is installed in the subsequent stage of the third chamber 3, and the semiconductor wafer 4 on which film formation has been completed is transferred via the robot arm 6 to the vacuum unload lock chamber 11. The wafers are transferred to the load lock chamber 11 and then to the wafer cassette 8 one by one.

【0023】なお、上記したチャンバ1,2,3、真空
ロードロック室7および真空アンロードロック室11の
それぞれの間には、各室内の気密を維持するためのゲー
トバルブ12が設けられている。
A gate valve 12 is provided between each of the chambers 1, 2 and 3, the vacuum load lock chamber 7 and the vacuum unload lock chamber 11 for maintaining airtightness in each chamber. ..

【0024】上記した成膜装置を用いてバリアメタル膜
およびAl系導電膜のスパッタ成膜を行うには、まず、
ウエハカセット8に収容された半導体ウエハ4をロボッ
トアーム6を介して真空ロードロック室7、次いで第一
のチャンバ1へと順次搬送する。
In order to perform sputter deposition of a barrier metal film and an Al-based conductive film using the above-mentioned film deposition apparatus, first,
The semiconductor wafers 4 housed in the wafer cassette 8 are sequentially transferred to the vacuum load lock chamber 7 and then the first chamber 1 via the robot arm 6.

【0025】図2は、上記半導体ウエハ4の要部を示す
断面図である。この半導体ウエハ4は、例えばp- 形の
シリコン単結晶からなり、酸化珪素膜20の一部を開孔
して形成したアクティブ領域には、n形の半導体領域2
1およびその上部のプラチナシリサイド(PtSiX )
層22からなるショットキバリヤダイオードSBDが形
成されている。
FIG. 2 is a sectional view showing a main part of the semiconductor wafer 4. This semiconductor wafer 4 is made of, for example, p -type silicon single crystal, and the n-type semiconductor region 2 is formed in the active region formed by opening a part of the silicon oxide film 20.
1 and platinum silicide (PtSi x ) on top of it
A Schottky barrier diode SBD made of the layer 22 is formed.

【0026】次に、第一のチャンバ1内の圧力を0.5〜
100mTorrに設定して半導体ウエハ4の全面にバ
リヤメタル膜23をスパッタ成膜する(図3)。
Next, the pressure in the first chamber 1 is adjusted to 0.5-0.5.
The barrier metal film 23 is formed on the entire surface of the semiconductor wafer 4 by sputtering by setting it to 100 mTorr (FIG. 3).

【0027】このバリヤメタル膜23は、TiNからな
り、ショットキバリヤダイオードSBDに接続するAl
合金配線中のAlが半導体領域21とプラチナシリサイ
ド層22との界面に拡散するのを防ぐためのバリヤ層で
ある。
This barrier metal film 23 is made of TiN and is connected to the Schottky barrier diode SBD.
This is a barrier layer for preventing Al in the alloy wiring from diffusing into the interface between the semiconductor region 21 and the platinum silicide layer 22.

【0028】次に、半導体ウエハ4をロボットアーム6
を介して真空搬送室9、次いで第二のチャンバ2へと順
次搬送し、ここで半導体ウエハ4の表面を圧力10mT
orrのドライエアーに60秒間曝してバリヤメタル膜
23を安定化する。
Next, the semiconductor wafer 4 is transferred to the robot arm 6
Through the vacuum transfer chamber 9 and then to the second chamber 2 where the pressure on the surface of the semiconductor wafer 4 is 10 mT.
The barrier metal film 23 is stabilized by exposing it to dry air of orr for 60 seconds.

【0029】バリヤメタル膜23をドライエアーに曝す
時間は、ドライエアーの圧力にもよるが、通常は5秒間
〜5分間程度で充分である。ドライエアーの圧力は、ス
パッタ成膜との整合性から、0.5〜100m圧力程度に
設定する。
The time for exposing the barrier metal film 23 to the dry air depends on the pressure of the dry air, but usually 5 seconds to 5 minutes is sufficient. The pressure of the dry air is set to about 0.5 to 100 m pressure in consideration of the compatibility with the sputtering film formation.

【0030】次に、半導体ウエハ4をロボットアーム6
を介して真空搬送室10、次いで第三のチャンバ3へと
順次搬送し、チャンバ3内の圧力を0.5〜100mTo
rrに設定してバリヤメタル膜23の上部にAl合金膜
24をスパッタ成膜する(図4)。
Next, the semiconductor wafer 4 is transferred to the robot arm 6
Through the vacuum transfer chamber 10 and then to the third chamber 3 to increase the pressure in the chamber 3 to 0.5 to 100 mTo.
The Al alloy film 24 is sputter-deposited on the barrier metal film 23 by setting rr (FIG. 4).

【0031】Al合金膜24の成膜が終了した半導体ウ
エハ4は、真空アンロードロック室11へと搬送され、
次いでウエハカセット8に収容された後、フォトレジス
ト膜形成工程を経てドライエッチング装置へと搬送さ
れ、ここで上記バリヤメタル膜23およびAl合金膜2
4がパターニングされることにより、Al合金配線が形
成される。
The semiconductor wafer 4 on which the Al alloy film 24 has been formed is transferred to the vacuum unload lock chamber 11,
Next, after being accommodated in the wafer cassette 8, it is conveyed to a dry etching apparatus through a photoresist film forming step, where the barrier metal film 23 and the Al alloy film 2 are formed.
By patterning 4, Al alloy wiring is formed.

【0032】図5は、上記Al合金配線を形成した後の
ショットキバリヤダイオードSBDの耐熱性をその電気
特性で評価した結果である。
FIG. 5 shows the result of evaluating the heat resistance of the Schottky barrier diode SBD after forming the Al alloy wiring by its electrical characteristics.

【0033】また、図6および図7は、比較のためのも
のであり、図6は、バリヤメタル膜の安定化処理を行わ
ない場合、図7は、バリヤメタル膜の安定化処理を大気
中で行った場合である。
6 and 7 are for comparison. FIG. 6 shows the case where the barrier metal film is not stabilized, and FIG. 7 shows the case where the barrier metal film is stabilized in the atmosphere. That is the case.

【0034】各図の横軸は、450℃での熱処理時間を
表し、縦軸は、ショットキバリヤダイオードSBDの電
気特性であるVf 値およびVr 値をそれぞれ表す。ここ
で、Vf は、所定の順方向電流が得られるときのショッ
トキバリヤダイオードSBDに与えられるバイアス電圧
(順方向電圧)であり、Vr は、所定の逆方向電流が得
られるときに与えられるバイアス電圧(逆方向電圧)で
ある。
The horizontal axis of each figure represents the heat treatment time at 450 ° C., and the vertical axis represents the Vf value and Vr value, which are the electrical characteristics of the Schottky barrier diode SBD. Here, Vf is a bias voltage (forward voltage) applied to the Schottky barrier diode SBD when a predetermined forward current is obtained, and Vr is a bias voltage applied when a predetermined reverse current is obtained. (Reverse voltage).

【0035】図5から明らかなように、圧力10mTo
rrのドライエアーに60秒間曝してバリヤメタル膜を
安定化した本実施例では、450℃、10時間の熱処理
を行った後もショットキバリヤダイオードSBDは劣化
しなかった。
As is apparent from FIG. 5, the pressure is 10 mTo.
In the present example in which the barrier metal film was stabilized by exposing it to rr dry air for 60 seconds, the Schottky barrier diode SBD did not deteriorate even after heat treatment at 450 ° C. for 10 hours.

【0036】他方、図6から明らかなように、バリヤメ
タル膜の安定化処理を行わない場合は、450℃、5時
間の熱処理でショットキバリヤダイオードSBDが劣化
してしまった。
On the other hand, as is apparent from FIG. 6, when the barrier metal film is not stabilized, the Schottky barrier diode SBD deteriorates by heat treatment at 450 ° C. for 5 hours.

【0037】また、図5と図7とを比較すれば明らかな
ように、本実施例の安定化処理を行ったショットキバリ
ヤダイオードSBDの耐熱性は、大気中でバリヤメタル
膜を安定化処理した場合の耐熱性に比べて何ら遜色がな
かった。
Further, as is clear from a comparison between FIG. 5 and FIG. 7, the heat resistance of the Schottky barrier diode SBD which has been subjected to the stabilization treatment of the present embodiment shows that the barrier metal film is stabilized in the atmosphere. It was no better than the heat resistance of.

【0038】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0039】前記実施例では、バリヤメタルにTiNを
用いたが、TiWを用いる場合にも適用することができ
る。
Although TiN is used as the barrier metal in the above-mentioned embodiment, it can be applied to the case where TiW is used.

【0040】また、Al合金の上下にバリヤメタルを積
層する三層構造のAl積層配線を形成する場合にも適用
することができる。
It can also be applied to the case of forming an Al laminated wiring having a three-layer structure in which barrier metals are laminated on and under an Al alloy.

【0041】[0041]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.

【0042】(1) 本発明によれば、バリアメタル膜の成
膜、バリアメタル膜の安定化処理およびAl系導電膜の
成膜を同一装置内で一貫して行うことが可能となるの
で、Al積層配線を高スループットで形成することがで
きる。
(1) According to the present invention, it is possible to consistently perform the barrier metal film deposition, the barrier metal film stabilization treatment, and the Al-based conductive film deposition in the same apparatus. The Al laminated wiring can be formed with high throughput.

【0043】(2) 本発明によれば、バリアメタル膜の安
定化処理を行う際、従来のように半導体ウエハを装置外
に取り出すことがないので、異物による半導体ウエハの
汚染を防止することができる。
(2) According to the present invention, when the barrier metal film is stabilized, the semiconductor wafer is not taken out of the apparatus as in the conventional case. Therefore, contamination of the semiconductor wafer by foreign matter can be prevented. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である成膜装置の全体構成を
示す図である。
FIG. 1 is a diagram showing an overall configuration of a film forming apparatus that is an embodiment of the present invention.

【図2】この実施例の成膜方法を説明する半導体基板の
要部断面図である。
FIG. 2 is a cross-sectional view of an essential part of a semiconductor substrate for explaining a film forming method of this example.

【図3】この実施例の成膜方法を説明する半導体基板の
要部断面図である。
FIG. 3 is a cross-sectional view of an essential part of a semiconductor substrate for explaining a film forming method of this example.

【図4】この実施例の成膜方法を説明する半導体基板の
要部断面図である。
FIG. 4 is a cross-sectional view of an essential part of a semiconductor substrate for explaining a film forming method of this example.

【図5】この実施例の成膜方法によって得られたショッ
トキバリヤダイオードの耐熱性をその電気特性で表した
グラフ図である。
FIG. 5 is a graph showing the heat resistance of the Schottky barrier diode obtained by the film forming method of this example in terms of its electrical characteristics.

【図6】バリヤメタル膜の安定化処理を行わない成膜方
法によって得られたショットキバリヤダイオードの耐熱
性をその電気特性で表したグラフ図である。
FIG. 6 is a graph showing the heat resistance of a Schottky barrier diode obtained by a film forming method in which the barrier metal film is not stabilized, in terms of its electrical characteristics.

【図7】従来の成膜方法によって得られたショットキバ
リヤダイオードの耐熱性をその電気特性で表したグラフ
図である。
FIG. 7 is a graph showing the heat resistance of a Schottky barrier diode obtained by a conventional film forming method in terms of its electrical characteristics.

【符号の説明】[Explanation of symbols]

1 チャンバ 2 チャンバ 3 チャンバ 4 半導体ウエハ(基板) 5 ウエハステージ 6 ロボットアーム 7 真空ロードロック室 8 ウエハカセット 9 真空搬送室 10 真空搬送室 11 真空アンロードロック室 12 ゲートバルブ 20 酸化珪素膜 21 半導体領域 22 プラチナシリサイド層 23 バリヤメタル膜 24 Al合金膜 SBD ショットキバリヤダイオード 1 chamber 2 chamber 3 chamber 4 semiconductor wafer (substrate) 5 wafer stage 6 robot arm 7 vacuum load lock chamber 8 wafer cassette 9 vacuum transfer chamber 10 vacuum transfer chamber 11 vacuum unload lock chamber 12 gate valve 20 silicon oxide film 21 semiconductor region 22 Platinum silicide layer 23 Barrier metal film 24 Al alloy film SBD Schottky barrier diode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大岸 秀次 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 岡田 大介 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 谷ツ田 雄司 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 壁屋 伸一 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shuji Ogishi, 2326 Imai, Ome, Tokyo, Hitachi Device Development Center (72) Inventor, Daisuke Okada 2326, Imai, Ome, Tokyo Hitachi, Ltd. Device Development (72) Inventor Yuji Tanitsuda 2326 Imai, Ome, Tokyo Metropolitan area Device Development Center, Hitachi, Ltd. (72) Inventor Shinichi Kabaya 2326 Imai, Ome city, Tokyo Hitachi, Ltd. Device Development center

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上にバリヤメタル膜を成膜するため
の第一のチャンバと、前記バリヤメタル膜を酸素を含む
雰囲気中に曝してその膜質を安定化させるための第二の
チャンバと、前記バリヤメタル膜上にAl系導電膜を成
膜するための第三のチャンバとを備えていることを特徴
とする成膜装置。
1. A first chamber for forming a barrier metal film on a substrate, a second chamber for exposing the barrier metal film to an atmosphere containing oxygen to stabilize its film quality, and the barrier metal. A film forming apparatus comprising: a third chamber for forming an Al-based conductive film on the film.
【請求項2】 前記酸素を含む雰囲気は、その圧力が0.
5〜100mTorrであることを特徴とする請求項1
記載の成膜装置。
2. The atmosphere containing oxygen has a pressure of 0.
5. It is 5-100 mTorr, It is characterized by the above-mentioned.
The film forming apparatus described.
【請求項3】 前記バリヤメタル膜は、TiN膜である
ことを特徴とする請求項1または2記載の成膜装置。
3. The film forming apparatus according to claim 1, wherein the barrier metal film is a TiN film.
JP19528691A 1991-08-05 1991-08-05 Film forming apparatus Pending JPH0541379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19528691A JPH0541379A (en) 1991-08-05 1991-08-05 Film forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19528691A JPH0541379A (en) 1991-08-05 1991-08-05 Film forming apparatus

Publications (1)

Publication Number Publication Date
JPH0541379A true JPH0541379A (en) 1993-02-19

Family

ID=16338633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19528691A Pending JPH0541379A (en) 1991-08-05 1991-08-05 Film forming apparatus

Country Status (1)

Country Link
JP (1) JPH0541379A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237393A (en) * 2005-02-25 2006-09-07 Rohm Co Ltd Semiconductor device and its fabrication process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237393A (en) * 2005-02-25 2006-09-07 Rohm Co Ltd Semiconductor device and its fabrication process

Similar Documents

Publication Publication Date Title
US6157082A (en) Semiconductor device having aluminum contacts or vias and method of manufacture therefor
JPH0365658B2 (en)
JPH06140372A (en) Manufacture of semiconductor device
US5567647A (en) Method for fabricating a gate electrode structure of compound semiconductor device
JP3626773B2 (en) Conductive layer of semiconductor device, MOSFET, and manufacturing method thereof
US4708904A (en) Semiconductor device and a method of manufacturing the same
JPH1187695A (en) Fabrication of semiconductor device
JPH05121357A (en) Manufacture of semiconductor device
JPS62113421A (en) Manufacture of semiconductor device
JPH0361346B2 (en)
JPH0541379A (en) Film forming apparatus
EP0514103A1 (en) Barrier metal process for sub-micron contacts
JP3099406B2 (en) Multilayer wiring structure of integrated circuit
US5693561A (en) Method of integrated circuit fabrication including a step of depositing tungsten
JPH0629294A (en) Manufacture of semiconductor device
KR100256271B1 (en) Metal wiring method of semiconductor device
JP3104258B2 (en) Semiconductor device and manufacturing method thereof
JP3128153B2 (en) Method for manufacturing semiconductor device
JP2747217B2 (en) Method for manufacturing semiconductor device
JPH02162723A (en) Manufacture of semiconductor
JP3407500B2 (en) Method for manufacturing semiconductor device
JP3259537B2 (en) Method for manufacturing semiconductor device
JPH08124877A (en) Manufacture of semiconductor integrated circuit
JPH07130849A (en) Semiconductor device and its manufacture
JPH04286324A (en) Manufacture of low resistance contact