JPH0593047U - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JPH0593047U
JPH0593047U JP038593U JP3859392U JPH0593047U JP H0593047 U JPH0593047 U JP H0593047U JP 038593 U JP038593 U JP 038593U JP 3859392 U JP3859392 U JP 3859392U JP H0593047 U JPH0593047 U JP H0593047U
Authority
JP
Japan
Prior art keywords
circuit section
additional function
semiconductor device
lead
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP038593U
Other languages
English (en)
Other versions
JP2578743Y2 (ja
Inventor
広治 古里
義幹 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP1992038593U priority Critical patent/JP2578743Y2/ja
Publication of JPH0593047U publication Critical patent/JPH0593047U/ja
Application granted granted Critical
Publication of JP2578743Y2 publication Critical patent/JP2578743Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Rectifiers (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ブリッジ整流回路部及びそれに接続する付加
機能回路部により電源機器等を構成する場合、各種の絶
縁に関する安全規格を満足し、小型で、信頼度の高い複
合半導体装置を得ることを目的とする。 【構成】 ブリッジ整流回路部と付加機能回路部を同一
の絶縁物封止ケ−スに収容し、そのケ−スの一側面から
同一方向に外部リ−ドを導出し、両端に位置する外部リ
−ドを交流入力とし、それと隣接する外部リ−ド間の絶
縁距離を２ｍｍ以上とすることを主たる特徴とする。
又、前記付加機能回路部を突入電流制御回路としたこと
を含む。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、複合半導体装置の構造に関するものである。
【０００２】
【従来の技術】
従来、交流入力を全波整流するブリッジ整流回路部と、それに接続する付加 機能回路部、例えば、突入電流制御回路を有する電源機器等を構成する場合、 ブリッジ整流回路部と、付加機能回路部をそれぞれ、別のケ−スに収容し、 構成していた。
【０００３】 別ケ−スに収容し、電源機器等を構成すると、実装時の作業時間の増加、半 田付け個所の増加により、信頼性低下の原因となりやすい。又、実装スペ− スが広くなり、機器の小型化に不適当である。さらに、絶縁距離の確保のた め、複雑な配線を要することになる。
【０００４】 （２） しかし、ブリッジ整流回路部と付加機能回路部を単に、同一ケ−ス内に収容 して構成しても沿面、空間絶縁距離の確保が厄介であり、又、内部配線が複 雑となる。
【０００５】
【考案が解決しようとする課題】
解決しようとする問題点は、ブリッジ整流回路部と、それに接続する付加機 能回路部を別々のケ−スに収容するか、単に、同一ケ−スに収容する場合に 生じる信頼性の低下、大型化、絶縁設計の困難性、配線の煩雑性等である。
【０００６】
【課題を解決するための手段】
本考案は、半導体チップによって構成するブリッジ整流回路部、及びそれに 接続する付加機能回路部を同一の絶縁物封止ケ−スに収容し、前記各回路部 よりの複数の外部リ−ドを、前記ケ−スの一側面から同一方向に導出した複 合半導体装置において、両端に位置する外部リ−ドを交流入力とし、その他 の外部リ−ドを交流入力の外部リ−ド間に配列し、かつ、交流入力の外部リ −ドと隣接する外部リ−ド間の絶縁距離を２ｍｍ以上としたことを特徴とす る。又、付加機能回路部を、サイリスタチップを含む突入電流制御回路とし たことを特徴とする。
【０００７】
【実施例】
図１は、本考案装置の１実施例の内部構造図であって、（ａ）は平面図、（ ｂ）は側面図である。又、図２は、図１の本考案装置の回路図である。 図１及び図２において、Ｄ1、Ｄ2、Ｄ3、Ｄ4は整流ダイオ−ドチップであっ て、ブリッジ整流回路部を構成する。Ｓ1は突流電流制御回路を構成するサ イリスタチップ、Ｄ5、Ｄ6は整流ダイオ−ドチップであり、これらにより、 付加機能回路部を構成する。 １、２、３、４、５、６、７は導電端子部であり、それぞれ、１ａ、２ａ、 ３ａ、４ａ、５ａ、６ａ、７ａの外部リ−ド及び１ｂ、２ｂ、３ｂ、４ｂ、 （３） ５ｂ、６ｂ、７ｂの内部端子から成る。又、ブリッジ整流回路部、付加機能 回路部、内部端子は絶縁物封止ケ−ス１１に収容し、外部リ−ドはケ−ス１ １の一側面から同一方向に導出する。
【０００８】 内部端子、整流ダイオ−ドチップ、サイリスタチップの接続は、１ｂ上にＤ 3を、２ｂ上にＳ1を、５ｂ上にＤ5、Ｄ6を、６ｂ上にＤ1、Ｄ2を、７ｂ上に Ｄ4をそれぞれ載置して固着し、又、各半導体チップ上部と内部端子の接続 について、Ｄ1を１ｂ、Ｄ2を７ｂ、Ｄ3を３ｂ、Ｄ4を３ｂ、Ｄ5を１ｂ、Ｄ6 を７ｂ、Ｓ1を３ｂ及び４ｂにそれぞれ接続子１２で連結した。
【０００９】 本考案装置において、絶縁物封子ケ−ス１１の一側面に配列して導出した外 部リ−ドの内、ブリッジ整流回路部の交流入力となる１ａ及び７ａを両端に 位置せしめる。又、交流入力の外部リ−ド１ａと隣接する外部リ−ド２ａ間、 及び交流入力の外部リ−ド７ａと隣接する外部リ−ド６ａ間の沿面及び空間 絶縁距離を２ｍｍ以上にする。このような構造により、機器への実装時にお ける各種の絶縁に関する安全規格を満足することを可能とする。又、ブリッ ジ整流回路部と付加機能回路部を同一の絶縁物封止ケ−ス１１に収容して、 小型で高信頼度の複合半導体装置を得る。
【００１０】 本考案構造において、絶縁物封止ケ−ス１１は、形状や形成方法を限定する ものではなく、エポキシ樹脂等によるモ−ルド成形法、充填法、浸漬法等の いずれの絶縁被覆処理によるものであってもよい。
【００１１】 本考案構造に収容される付加機能回路部は、実施例における突入電流制御回 路及びその制御電源に限定するものでなく、ブリッジ整流回路部に接続され る他のいずれの機能回路であってもよく、外部リ−ドの両端を交流入力とす ること、及び両端の外部リ−ドと隣接する外部リ−ド間の絶縁距離を２ｍｍ 以上とする本発明の主たる特徴とする構造により同様の効果が得られる。 （４）
【００１２】 実施例における内部端子１ｂ、２ｂ、３ｂ、４ｂ、５ｂ、６ｂ、７ｂは、各 外部リ−ドと同一のリ−ドフレ−ムにより形成したが、別々に形成し、他の 接続子で接続してもよい。通常は、整流ダイオ−ドチップ、サイリスタチッ プ等の半導体チップを載置する内部端子は放熱効果がよく外部リ−ドより幅 の広い、面積大なる金属支持板を用いる。又、セラミック等の絶縁基板上に 内部端子部分をプリント配線し、外部リ−ドを他のリ−ド端子で導出する構 造にもなし得る。
【００１３】 又、実施例について、各部の変形、変換、その他の部品の付加を行っても本 考案の要旨の範囲で本願権利に含まれるものである。
【００１４】
【図面の簡単な説明】
【図１】本考案装置の１実施例の内部構造図で、（ａ）
は平面図、（ｂ）は側面図である。
【図２】図１の本考案装置の回路図である。
【符号の説明】
Ｄ1、Ｄ2、Ｄ3、Ｄ4、Ｄ5、Ｄ6 整流ダイオ−
ドチップ Ｓ1 サイリスタチ
ップ １、２、３、４、５、６、７ 導電端子部 １ａ、２ａ、３ａ、４ａ、５ａ、６ａ、７ａ 外部リ−ド １ｂ、２ｂ、３ｂ、４ｂ、５ｂ、６ｂ、７ｂ 内部端子 １１ 絶縁物封止ケ
−ス １２ 接続子

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 半導体チップによって構成するブリッジ
    整流回路部、及びそれに接続する付加機能回路部を同一
    の絶縁物封止ケ−スに収容し、前記各回路部よりの複数
    の外部リ−ドを、前記ケ−スの一側面から同一方向に導
    出した複合半導体装置において、両端に位置する外部リ
    −ドを交流入力とし、その他の外部リ−ドを交流入力の
    外部リ−ド間に配列し、かつ、交流入力の外部リ−ドと
    隣接する外部リ−ド間の絶縁距離を２ｍｍ以上としたこ
    とを特徴とする複合半導体装置。
  2. 【請求項２】 付加機能回路部を、サイリスタチップを
    含む突入電流制御回路としたことを特徴とする請求項１
    の複合半導体装置。
JP1992038593U 1992-05-14 1992-05-14 複合半導体装置 Expired - Lifetime JP2578743Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992038593U JP2578743Y2 (ja) 1992-05-14 1992-05-14 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992038593U JP2578743Y2 (ja) 1992-05-14 1992-05-14 複合半導体装置

Publications (2)

Publication Number Publication Date
JPH0593047U true JPH0593047U (ja) 1993-12-17
JP2578743Y2 JP2578743Y2 (ja) 1998-08-13

Family

ID=12529600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992038593U Expired - Lifetime JP2578743Y2 (ja) 1992-05-14 1992-05-14 複合半導体装置

Country Status (1)

Country Link
JP (1) JP2578743Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069911A (ja) * 2011-09-22 2013-04-18 Shindengen Electric Mfg Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069911A (ja) * 2011-09-22 2013-04-18 Shindengen Electric Mfg Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2578743Y2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
EP2854174B1 (en) Semiconductor device and method for manufacturing same
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US20110100681A1 (en) Substrate-mounted circuit module having components in a plurality of contacting planes
US20050146027A1 (en) Power semiconductor device
US5874826A (en) Encapsulated modular boost converter and method of manufacture therefor
US20190043799A1 (en) Package structure and fabricating method thereof
US6282077B1 (en) Ceramic capacitor mounting structure
JPH03108744A (ja) 樹脂封止型半導体装置
US3463970A (en) Integrated semiconductor rectifier assembly
JPS62104056A (ja) 半導体部品の実装構造
EP4258348A1 (en) Discrete power semiconductor package
JP2578743Y2 (ja) 複合半導体装置
EP4057341A1 (en) Packaged half-bridge circuit
JP4246040B2 (ja) 半導体装置の実装体
JP3308713B2 (ja) 電子機器
US11150710B2 (en) Apparatuses and methods for encapsulated devices
JP4100483B2 (ja) 複合半導体装置及びその製造方法
CN106601694B (zh) 堆叠结构及其制造方法
JP2767517B2 (ja) 電力用半導体モジュール
JPH02203555A (ja) 半導体装置
CN110299340B (zh) 半导体装置
JPH02188946A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0246058Y2 (ja)
JPH0617248U (ja) 樹脂封止型電子部品装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term