JPH0591291A - 像変換回路 - Google Patents
像変換回路Info
- Publication number
- JPH0591291A JPH0591291A JP3181083A JP18108391A JPH0591291A JP H0591291 A JPH0591291 A JP H0591291A JP 3181083 A JP3181083 A JP 3181083A JP 18108391 A JP18108391 A JP 18108391A JP H0591291 A JPH0591291 A JP H0591291A
- Authority
- JP
- Japan
- Prior art keywords
- output
- mirror image
- counter
- image
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008921 facial expression Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 鏡像表示と正像表示の切り換え時に表示が上
下にずれるのを解消する。 【構成】 アップダウン・カウンタ３８は、鏡像出力
時、水平ライン毎に交互にアップ・カウンタ又はダウン
・カウンタとして動作し、正像出力時、常時アップ・カ
ウンタとして動作すると共に、水平同期信号３２により
クリアされる。ある水平ラインで、記憶回路２２はカウ
ンタ３８の示すアドレスに原画像データを記憶し、記憶
回路２４はカウンタ３８の示すアドレスから記憶データ
を読み出す。読み出されたデータはＤ／Ａ変換器２６に
よりアナログ信号に変換されて出力端子２８から出力さ
れる。次の水平ラインでは記憶回路２４が原画像データ
を記憶し、記憶回路２２が記憶データを読み出す。
下にずれるのを解消する。 【構成】 アップダウン・カウンタ３８は、鏡像出力
時、水平ライン毎に交互にアップ・カウンタ又はダウン
・カウンタとして動作し、正像出力時、常時アップ・カ
ウンタとして動作すると共に、水平同期信号３２により
クリアされる。ある水平ラインで、記憶回路２２はカウ
ンタ３８の示すアドレスに原画像データを記憶し、記憶
回路２４はカウンタ３８の示すアドレスから記憶データ
を読み出す。読み出されたデータはＤ／Ａ変換器２６に
よりアナログ信号に変換されて出力端子２８から出力さ
れる。次の水平ラインでは記憶回路２４が原画像データ
を記憶し、記憶回路２２が記憶データを読み出す。
Description
【０００１】
【産業上の利用分野】本発明は、入力画像をそのまま、
又は左右反転した鏡像で出力する像変換回路に関する。
又は左右反転した鏡像で出力する像変換回路に関する。
【０００２】
【従来の技術】テレビ電話では、通信相手に送信する自
画像を確認できるように、自画像をモニタに表示できる
ようになっている。例えば、相手からの受信画像に代替
して又はこれにスーパーインポーズして表示される。
画像を確認できるように、自画像をモニタに表示できる
ようになっている。例えば、相手からの受信画像に代替
して又はこれにスーパーインポーズして表示される。
【０００３】表示される自画像は、あたかも鏡を見てい
るかのように左右反転した鏡像のほうが、違和感無しに
動作、表情等を確認できる。他方、文書や地図などを相
手に送信する場合には、正像表示した方が理解しやす
い。これらの理由から、入力画像をそのままの正像で、
又は左右反転した画像（以下、鏡像という。）として出
力する像変換回路が望まれる。
るかのように左右反転した鏡像のほうが、違和感無しに
動作、表情等を確認できる。他方、文書や地図などを相
手に送信する場合には、正像表示した方が理解しやす
い。これらの理由から、入力画像をそのままの正像で、
又は左右反転した画像（以下、鏡像という。）として出
力する像変換回路が望まれる。
【０００４】従来の像変換回路は、図２に示すように、
入力画像を左右反転する鏡像形成回路８０と、当該鏡像
形成回路８０を通過又は迂回するためのスイッチ８２，
８４からなり、スイッチ８２，８４の切り換えにより、
正像出力と鏡像出力を選択できるようになっていた。
入力画像を左右反転する鏡像形成回路８０と、当該鏡像
形成回路８０を通過又は迂回するためのスイッチ８２，
８４からなり、スイッチ８２，８４の切り換えにより、
正像出力と鏡像出力を選択できるようになっていた。
【０００５】従来の鏡像形成回路８０は例えば平成３年
特許出願公開大６１７９号に記載されているが、１ライ
ン分の画像データを記憶できるライン・メモリ及び当該
ライン・メモリのアドレスを発生するアップ・ダウン・
カウンタからなる記憶系を２系統具備する。そして、一
方のライン・メモリに入力画像データをアップ・カウン
トで書き込んでいる間に、他方のライン・メモリから記
憶される画像データをダウン・カウントで読み出すよう
にし、この読み出しと書き込みをライン単位で切り換え
ることにより左右対称の鏡像を形成出力する。
特許出願公開大６１７９号に記載されているが、１ライ
ン分の画像データを記憶できるライン・メモリ及び当該
ライン・メモリのアドレスを発生するアップ・ダウン・
カウンタからなる記憶系を２系統具備する。そして、一
方のライン・メモリに入力画像データをアップ・カウン
トで書き込んでいる間に、他方のライン・メモリから記
憶される画像データをダウン・カウントで読み出すよう
にし、この読み出しと書き込みをライン単位で切り換え
ることにより左右対称の鏡像を形成出力する。
【０００６】
【発明が解決しようとする課題】従来例では、鏡像形成
回路８０において１ライン分の遅延が発生する。従っ
て、スイッチ８２，８４間を素通り（スルー）する正像
出力の場合に比べて、鏡像出力の場合には１水平ライン
分の遅延が生じる。この遅延により、正像表示と鏡像表
示の切り換え時に、モニタ上で、表示位置が上下１ライ
ン分ずれて見え、非常に見苦しいものになる。
回路８０において１ライン分の遅延が発生する。従っ
て、スイッチ８２，８４間を素通り（スルー）する正像
出力の場合に比べて、鏡像出力の場合には１水平ライン
分の遅延が生じる。この遅延により、正像表示と鏡像表
示の切り換え時に、モニタ上で、表示位置が上下１ライ
ン分ずれて見え、非常に見苦しいものになる。
【０００７】本発明は、このような不都合を解消する像
変換回路を提示することを目的とする。
変換回路を提示することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る鏡像形成回
路は、夫々少なくとも１水平ライン分の記憶容量を有す
る第１及び第２の記憶手段と、入力画像データのサンプ
リング周波数のクロックを計数し、当該第１及び第２の
記憶手段のアドレスを発生するアップダウン・カウンタ
と、当該第１及び第２の記憶手段の一方を書き込み動作
で動作させると共に他方を読み出し動作で動作させ、水
平周期毎に読み出し動作と書き込み動作を切り換える書
き込み読み出し制御手段と、正像／鏡像切り換え信号に
従い、正像出力時には当該アップダウン・カウンタを常
時、同一計数方向に動作させ、且つ、水平同期信号に同
期してカウント値をクリアし、鏡像出力時には、水平周
期毎に交互にアップ・カウンタ又はダウン・カウンタと
して動作させるカウンタ制御手段とからなることを特徴
とする。
路は、夫々少なくとも１水平ライン分の記憶容量を有す
る第１及び第２の記憶手段と、入力画像データのサンプ
リング周波数のクロックを計数し、当該第１及び第２の
記憶手段のアドレスを発生するアップダウン・カウンタ
と、当該第１及び第２の記憶手段の一方を書き込み動作
で動作させると共に他方を読み出し動作で動作させ、水
平周期毎に読み出し動作と書き込み動作を切り換える書
き込み読み出し制御手段と、正像／鏡像切り換え信号に
従い、正像出力時には当該アップダウン・カウンタを常
時、同一計数方向に動作させ、且つ、水平同期信号に同
期してカウント値をクリアし、鏡像出力時には、水平周
期毎に交互にアップ・カウンタ又はダウン・カウンタと
して動作させるカウンタ制御手段とからなることを特徴
とする。
【０００９】第２の発明に係る像変換回路は、入力画像
を左右反転する鏡像信号に変換する鏡像形成手段と、当
該鏡像形成手段及び当該鏡像形成手段の迂回路の一方を
選択する選択手段と、垂直同期信号を所定期間遅延する
遅延手段と、当該遅延手段の出力及び、当該遅延手段に
よる遅延前の信号の何れか一方を選択するスイッチ手段
とからなり、正像出力と鏡像出力の選択に従い、当該選
択手段及び当該スイッチ手段を切り換えることを特徴と
する。
を左右反転する鏡像信号に変換する鏡像形成手段と、当
該鏡像形成手段及び当該鏡像形成手段の迂回路の一方を
選択する選択手段と、垂直同期信号を所定期間遅延する
遅延手段と、当該遅延手段の出力及び、当該遅延手段に
よる遅延前の信号の何れか一方を選択するスイッチ手段
とからなり、正像出力と鏡像出力の選択に従い、当該選
択手段及び当該スイッチ手段を切り換えることを特徴と
する。
【００１０】
【作用】第１の発明では、鏡像出力時にも正像出力に
も、同様に上記記憶手段で書き込み及び読み出しを行な
う。従って、正像出力時にも、鏡像出力時と同様に１水
平ラインの遅延が生じる。この結果、正像表示と鏡像表
示の切り換え時にも、表示の上下のずれは生じない。
も、同様に上記記憶手段で書き込み及び読み出しを行な
う。従って、正像出力時にも、鏡像出力時と同様に１水
平ラインの遅延が生じる。この結果、正像表示と鏡像表
示の切り換え時にも、表示の上下のずれは生じない。
【００１１】また、第２の発明では、鏡像出力時に生じ
る１水平ラインの遅れを、垂直同期信号を同じ時間だけ
遅延させる。これにより、鏡像表示と正像表示で、表示
の上下のずれが生じない。
る１水平ラインの遅れを、垂直同期信号を同じ時間だけ
遅延させる。これにより、鏡像表示と正像表示で、表示
の上下のずれが生じない。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１３】図１は、本発明の一実施例の構成ブロック
図を示す。入力端子１０には、鏡像のもとになる原画像
信号が入力する。Ａ／Ｄ変換器１２は入力端子１０から
の画像信号をディジタル信号に変換し、その出力データ
は、ゲート１４，１６を介してデータ・バスＤ１，Ｄ２
に出力される。データ・バスＤ１，Ｄ２の他端はゲート
１８，２０に接続し、データ・バスＤ１は記憶回路２２
のデータ入出力端子に接続し、データ・バスＤ２は記憶
回路２４のデータ入出力端子に接続する。記憶回路２
２，２４はそれぞれ、１水平ライン分の画像データを記
憶できる。
図を示す。入力端子１０には、鏡像のもとになる原画像
信号が入力する。Ａ／Ｄ変換器１２は入力端子１０から
の画像信号をディジタル信号に変換し、その出力データ
は、ゲート１４，１６を介してデータ・バスＤ１，Ｄ２
に出力される。データ・バスＤ１，Ｄ２の他端はゲート
１８，２０に接続し、データ・バスＤ１は記憶回路２２
のデータ入出力端子に接続し、データ・バスＤ２は記憶
回路２４のデータ入出力端子に接続する。記憶回路２
２，２４はそれぞれ、１水平ライン分の画像データを記
憶できる。
【００１４】ゲート１８，２０の出力は共に、Ｄ／Ａ変
換器２６に印加され、そのアナログ出力は出力端子２８
から図示しないモニタ装置などに供給される。詳細は後
述するが、出力端子２８からは、入力端子１０に入力す
る原画像信号と同じ画像信号（正像）又は、左右反転し
た鏡像の画像信号が得られる。
換器２６に印加され、そのアナログ出力は出力端子２８
から図示しないモニタ装置などに供給される。詳細は後
述するが、出力端子２８からは、入力端子１０に入力す
る原画像信号と同じ画像信号（正像）又は、左右反転し
た鏡像の画像信号が得られる。
【００１５】１／２分周回路３０は水平同期信号を１／
２分周し、１水平ライン毎に切り換わるライン切り換え
信号を出力する。分周回路３０のＱ出力は、ゲート１
６，１８を制御し、反転Ｑ出力がゲート１４，２０を制
御する。即ち、ある水平ラインで、入力端子１０からの
画像データを記憶回路２２に書き込む時には、記憶回路
２４から記憶データを読み出し、次の水平ラインでは、
記憶回路２２から読み出し、記憶回路２４に書き込みを
行なうように、ゲート１４，１６，１８，２０を制御す
る。
２分周し、１水平ライン毎に切り換わるライン切り換え
信号を出力する。分周回路３０のＱ出力は、ゲート１
６，１８を制御し、反転Ｑ出力がゲート１４，２０を制
御する。即ち、ある水平ラインで、入力端子１０からの
画像データを記憶回路２２に書き込む時には、記憶回路
２４から記憶データを読み出し、次の水平ラインでは、
記憶回路２２から読み出し、記憶回路２４に書き込みを
行なうように、ゲート１４，１６，１８，２０を制御す
る。
【００１６】正像／鏡像切り換え信号３４は、正像
（Ｎ）のときハイ（Ｈ）、鏡像（Ｍ）のときロー（Ｌ）
であり、オア・ゲート３６は分周回路３０のＱ出力と正
像／鏡像切り換え信号３４の論理和をとり、その出力は
アップダウン・カウンタ３８のアップ／ダウン制御端子
に印加される。即ち、アップダウン・カウンタ３８は正
像／鏡像切り換え信号３４がロー（即ち、鏡像出力）の
ときには、分周回路３０の出力（ライン切り換え信号）
に従い、１水平ライン毎に交互にアップ・カウンタ又は
ダウン・カウンタとして動作し、正像／鏡像切り換え信
号３４がハイ（即ち、正像出力）のときには、常時アッ
プ・カウンタとして動作する。
（Ｎ）のときハイ（Ｈ）、鏡像（Ｍ）のときロー（Ｌ）
であり、オア・ゲート３６は分周回路３０のＱ出力と正
像／鏡像切り換え信号３４の論理和をとり、その出力は
アップダウン・カウンタ３８のアップ／ダウン制御端子
に印加される。即ち、アップダウン・カウンタ３８は正
像／鏡像切り換え信号３４がロー（即ち、鏡像出力）の
ときには、分周回路３０の出力（ライン切り換え信号）
に従い、１水平ライン毎に交互にアップ・カウンタ又は
ダウン・カウンタとして動作し、正像／鏡像切り換え信
号３４がハイ（即ち、正像出力）のときには、常時アッ
プ・カウンタとして動作する。
【００１７】また、ゲート４０は水平同期信号３２と、
正像／鏡像切り換え信号３４の反転信号の論理和をと
り、その出力はアップダウン・カウンタ３８のクリア端
子に印加される。これにより、正像出力時には、水平同
期信号３２がアップダウン・カウンタ３８のクリア端子
に印加され、アップダウン・カウンタ３８は水平同期信
号３２によりクリアされる。他方、鏡像出力時には、ア
ップダウン・カウンタ３８のクリア端子は水平同期信号
３２に関わらず一定であり、アップダウン・カウンタ３
８はクリアされない。
正像／鏡像切り換え信号３４の反転信号の論理和をと
り、その出力はアップダウン・カウンタ３８のクリア端
子に印加される。これにより、正像出力時には、水平同
期信号３２がアップダウン・カウンタ３８のクリア端子
に印加され、アップダウン・カウンタ３８は水平同期信
号３２によりクリアされる。他方、鏡像出力時には、ア
ップダウン・カウンタ３８のクリア端子は水平同期信号
３２に関わらず一定であり、アップダウン・カウンタ３
８はクリアされない。
【００１８】アップダウン・カウンタ３８は、クロック
４２をアップ又はダウン・カウントする。クロック４２
の周波数は、Ａ／Ｄ変換器１２（及びＤ／Ａ変換器２
６）のサンプリング周波数と同じである。アップダウン
・カウンタ３８のカウント値は、アドレスとして記憶回
路２２，２４に印加される。
４２をアップ又はダウン・カウントする。クロック４２
の周波数は、Ａ／Ｄ変換器１２（及びＤ／Ａ変換器２
６）のサンプリング周波数と同じである。アップダウン
・カウンタ３８のカウント値は、アドレスとして記憶回
路２２，２４に印加される。
【００１９】アンド・ゲート４４は分周回路３０の反転
Ｑ出力とクロック４２の論理積をとり、その出力は記憶
回路２２の書き込み制御（Ｗ）端子及び記憶回路２４の
読み出し制御（Ｒ）端子に印加される。また、アンド・
ゲート４６は分周回路３０のＱ出力とクロック４２の論
理積をとり、その出力は記憶回路２２の読み出し制御
（Ｒ）端子及び記憶回路２４の書き込み制御（Ｗ）端子
に印加される。
Ｑ出力とクロック４２の論理積をとり、その出力は記憶
回路２２の書き込み制御（Ｗ）端子及び記憶回路２４の
読み出し制御（Ｒ）端子に印加される。また、アンド・
ゲート４６は分周回路３０のＱ出力とクロック４２の論
理積をとり、その出力は記憶回路２２の読み出し制御
（Ｒ）端子及び記憶回路２４の書き込み制御（Ｗ）端子
に印加される。
【００２０】ある水平ラインでアンド・ゲート４４がク
ロック４２を通過するとき、アンド・ゲート４６の出力
はローであり、次の水平ラインでは逆になる。これによ
り、ある水平ラインで、クロック４２に従い記憶回路２
２が書き込み動作すると共に記憶回路２４が読み出し動
作したとき、次の水平ラインでは、逆に記憶回路２２が
読み出し動作すると共に記憶回路２４が書き込み動作す
る。このように、書き込みと読み出しの関係が１水平ラ
イン毎に交互する。
ロック４２を通過するとき、アンド・ゲート４６の出力
はローであり、次の水平ラインでは逆になる。これによ
り、ある水平ラインで、クロック４２に従い記憶回路２
２が書き込み動作すると共に記憶回路２４が読み出し動
作したとき、次の水平ラインでは、逆に記憶回路２２が
読み出し動作すると共に記憶回路２４が書き込み動作す
る。このように、書き込みと読み出しの関係が１水平ラ
イン毎に交互する。
【００２１】次に、本実施例の動作を説明する。
【００２２】鏡像出力の場合、正像／鏡像切り換え信号
３４をローにする。この水平ラインでは分周回路３０の
Ｑ出力がハイであるとする。このＱ出力によりゲート１
６，１８が開放され、反転Ｑ出力によりゲート１４，２
０が閉成される。これにより、Ａ／Ｄ変換器１２の出力
は、ゲート１６及びデータ・バスＤ２を介して記憶回路
２４のデータ入出力端子に接続し、他方、記憶回路２２
のデータ入出力端子はデータ・バスＤ１及びゲート１８
を介してＤ／Ａ変換器２６に接続する。
３４をローにする。この水平ラインでは分周回路３０の
Ｑ出力がハイであるとする。このＱ出力によりゲート１
６，１８が開放され、反転Ｑ出力によりゲート１４，２
０が閉成される。これにより、Ａ／Ｄ変換器１２の出力
は、ゲート１６及びデータ・バスＤ２を介して記憶回路
２４のデータ入出力端子に接続し、他方、記憶回路２２
のデータ入出力端子はデータ・バスＤ１及びゲート１８
を介してＤ／Ａ変換器２６に接続する。
【００２３】正像／鏡像切り換え信号３４がローなの
で、オア・ゲート３６は、分周回路３０のＱ出力（現
在、ハイ）をそのままアップダウン・カウンタ３８のア
ップ／ダウン制御端子に印加する。これにより、アップ
ダウン・カウンタ３８はアップ・カウンタとして機能
し、クロック４２をアップ・カウントする。ゲート４０
は正像／鏡像切り換え信号３４により、常時ハイ出力に
なり、アップダウン・カウンタ３８は水平同期信号３２
によってクリアされない。
で、オア・ゲート３６は、分周回路３０のＱ出力（現
在、ハイ）をそのままアップダウン・カウンタ３８のア
ップ／ダウン制御端子に印加する。これにより、アップ
ダウン・カウンタ３８はアップ・カウンタとして機能
し、クロック４２をアップ・カウントする。ゲート４０
は正像／鏡像切り換え信号３４により、常時ハイ出力に
なり、アップダウン・カウンタ３８は水平同期信号３２
によってクリアされない。
【００２４】また、分周回路３０のＱ出力がハイである
ので、アンド・ゲート４６の出力はクロック４２と同じ
パルス信号になり、他方、アンド・ゲート４４の出力は
クロック４２に関わらずローである。これにより、クロ
ック４２と同じパルスが記憶回路２２の書き込み制御
（Ｗ）端子及び記憶回路２４の読み出し制御（Ｒ）端子
に印加され、クロック４２に同期して、記憶回路２２
は、アップダウン・カウンタ３８のカウント値の示すア
ドレスから記憶データをデータ・バスＤ１に読み出し、
記憶回路２４はデータ・バスＤ２のデータを、アップダ
ウン・カウンタ３８のカウント値の示すアドレスに書き
込む。
ので、アンド・ゲート４６の出力はクロック４２と同じ
パルス信号になり、他方、アンド・ゲート４４の出力は
クロック４２に関わらずローである。これにより、クロ
ック４２と同じパルスが記憶回路２２の書き込み制御
（Ｗ）端子及び記憶回路２４の読み出し制御（Ｒ）端子
に印加され、クロック４２に同期して、記憶回路２２
は、アップダウン・カウンタ３８のカウント値の示すア
ドレスから記憶データをデータ・バスＤ１に読み出し、
記憶回路２４はデータ・バスＤ２のデータを、アップダ
ウン・カウンタ３８のカウント値の示すアドレスに書き
込む。
【００２５】このようにして、入力端子１０に入力する
画像信号はＡ／Ｄ変換器１２によりディジタル化され、
ゲート１６及びデータ・バスＤ２を介して記憶回路２４
に書き込まれ、他方、記憶回路２２に記憶される画像デ
ータはデータ・バスＤ１に読み出され、ゲート１８を介
してＤ／Ａ変換器２６に印加され、アナログ信号に変換
されて出力端子２８から出力される。後の説明から理解
できるように、記憶回路２２からの読み出しは、直前の
水平ラインでの書き込み順とは逆のアドレス順序になっ
ており、左右反転された鏡像の画像信号が出力端子２８
から出力される。
画像信号はＡ／Ｄ変換器１２によりディジタル化され、
ゲート１６及びデータ・バスＤ２を介して記憶回路２４
に書き込まれ、他方、記憶回路２２に記憶される画像デ
ータはデータ・バスＤ１に読み出され、ゲート１８を介
してＤ／Ａ変換器２６に印加され、アナログ信号に変換
されて出力端子２８から出力される。後の説明から理解
できるように、記憶回路２２からの読み出しは、直前の
水平ラインでの書き込み順とは逆のアドレス順序になっ
ており、左右反転された鏡像の画像信号が出力端子２８
から出力される。
【００２６】次の水平ラインでは、分周回路３０のＱ出
力はローになる。これにより、アップダウン・カウンタ
３８はダウン・カウンタとして動作し、記憶回路２２は
読み出し動作、記憶回路２４は書き込み動作する。ま
た、ゲート１４，２０が開放し、ゲート１６，１８が閉
成する。ゲート１４，１６，１８，２０により、Ａ／Ｄ
変換器１２の出力は、ゲート１４及びデータ・バスＤ１
を介して記憶回路２２のデータ入出力端子に接続し、他
方、記憶回路２４のデータ入出力端子はデータ・バスＤ
２及びゲート２０を介してＤ／Ａ変換器２６に接続す
る。
力はローになる。これにより、アップダウン・カウンタ
３８はダウン・カウンタとして動作し、記憶回路２２は
読み出し動作、記憶回路２４は書き込み動作する。ま
た、ゲート１４，２０が開放し、ゲート１６，１８が閉
成する。ゲート１４，１６，１８，２０により、Ａ／Ｄ
変換器１２の出力は、ゲート１４及びデータ・バスＤ１
を介して記憶回路２２のデータ入出力端子に接続し、他
方、記憶回路２４のデータ入出力端子はデータ・バスＤ
２及びゲート２０を介してＤ／Ａ変換器２６に接続す
る。
【００２７】これらの回路状態により、記憶回路２２に
は、ダウン・アドレス方向に、入力端子１０に入力する
画像信号のディジタル・データが書き込まれ、記憶回路
２４からは、ダウン・アドレス方向（即ち、書き込み時
とは逆の方向）で記憶データが読み出される。この結
果、出力端子２８から、入力端子１０に入力する原画像
信号に比べて１水平ライン分遅延するが、当該原画像信
号を水平ライン単位で左右反転した画像信号（鏡像）が
出力される。
は、ダウン・アドレス方向に、入力端子１０に入力する
画像信号のディジタル・データが書き込まれ、記憶回路
２４からは、ダウン・アドレス方向（即ち、書き込み時
とは逆の方向）で記憶データが読み出される。この結
果、出力端子２８から、入力端子１０に入力する原画像
信号に比べて１水平ライン分遅延するが、当該原画像信
号を水平ライン単位で左右反転した画像信号（鏡像）が
出力される。
【００２８】次に、正像出力時の動作を説明する。この
ときには、正像／鏡像切り換え信号３４をハイにする。
ここで説明する水平ラインでは分周回路３０のＱ出力が
ハイであるとする。このＱ出力により、鏡像出力時と同
様に、ゲート１６，１８が開放され、ゲート１４，２０
が閉成される。これにより、Ａ／Ｄ変換器１２の出力
は、ゲート１６及びデータ・バスＤ２を介して記憶回路
２４のデータ入出力端子に接続し、他方、記憶回路２２
のデータ入出力端子はデータ・バスＤ１及びゲート１８
を介してＤ／Ａ変換器２６に接続する。
ときには、正像／鏡像切り換え信号３４をハイにする。
ここで説明する水平ラインでは分周回路３０のＱ出力が
ハイであるとする。このＱ出力により、鏡像出力時と同
様に、ゲート１６，１８が開放され、ゲート１４，２０
が閉成される。これにより、Ａ／Ｄ変換器１２の出力
は、ゲート１６及びデータ・バスＤ２を介して記憶回路
２４のデータ入出力端子に接続し、他方、記憶回路２２
のデータ入出力端子はデータ・バスＤ１及びゲート１８
を介してＤ／Ａ変換器２６に接続する。
【００２９】正像／鏡像切り換え信号３４がハイなの
で、オア・ゲート３６の出力は分周回路３０のＱ出力に
かかわらずハイであり、アップダウン・カウンタ３８は
常時アップ・カウンタとして動作し、クロック４２をア
ップ・カウントする。ゲート４０は正像／鏡像切り換え
信号３４により、水平同期信号３２をアップダウン・カ
ウンタ３８のクリア端子に印加する。即ち、アップダウ
ン・カウンタ３８は、どの水平ラインでも、クロック４
２をアップ・カウントすると共に、水平同期信号により
クリアされる。
で、オア・ゲート３６の出力は分周回路３０のＱ出力に
かかわらずハイであり、アップダウン・カウンタ３８は
常時アップ・カウンタとして動作し、クロック４２をア
ップ・カウントする。ゲート４０は正像／鏡像切り換え
信号３４により、水平同期信号３２をアップダウン・カ
ウンタ３８のクリア端子に印加する。即ち、アップダウ
ン・カウンタ３８は、どの水平ラインでも、クロック４
２をアップ・カウントすると共に、水平同期信号により
クリアされる。
【００３０】また、分周回路３０のＱ出力がハイである
ので、鏡像出力時と同様に、この水平ラインでは、クロ
ック４２に同期して、記憶回路２２は、アップダウン・
カウンタ３８のカウント値の示すアドレスから記憶デー
タをデータ・バスＤ１に読み出し、記憶回路２４はデー
タ・バスＤ２のデータを、アップダウン・カウンタ３８
のカウント値の示すアドレスに書き込む。
ので、鏡像出力時と同様に、この水平ラインでは、クロ
ック４２に同期して、記憶回路２２は、アップダウン・
カウンタ３８のカウント値の示すアドレスから記憶デー
タをデータ・バスＤ１に読み出し、記憶回路２４はデー
タ・バスＤ２のデータを、アップダウン・カウンタ３８
のカウント値の示すアドレスに書き込む。
【００３１】このようにして、入力端子１０に入力する
画像信号はＡ／Ｄ変換器１２によりディジタル化され、
ゲート１６及びデータ・バスＤ２を介して記憶回路２４
に書き込まれ、他方、記憶回路２２に記憶される画像デ
ータはデータ・バスＤ１に読み出され、ゲート１８を介
してＤ／Ａ変換器２６に印加され、アナログ信号に変換
されて出力端子２８から出力される。アップダウン・カ
ウンタ３８がどの水平ラインでもアップ・カウンタとし
て機能し、水平同期信号によりクリアされるので、記憶
回路２２からの読み出しは、直前の水平ラインでの書き
込み順と同じアドレス順序になっており、入力端子１０
に入力する原画像信号と同じ画像信号が、出力端子２８
から出力される。
画像信号はＡ／Ｄ変換器１２によりディジタル化され、
ゲート１６及びデータ・バスＤ２を介して記憶回路２４
に書き込まれ、他方、記憶回路２２に記憶される画像デ
ータはデータ・バスＤ１に読み出され、ゲート１８を介
してＤ／Ａ変換器２６に印加され、アナログ信号に変換
されて出力端子２８から出力される。アップダウン・カ
ウンタ３８がどの水平ラインでもアップ・カウンタとし
て機能し、水平同期信号によりクリアされるので、記憶
回路２２からの読み出しは、直前の水平ラインでの書き
込み順と同じアドレス順序になっており、入力端子１０
に入力する原画像信号と同じ画像信号が、出力端子２８
から出力される。
【００３２】次の水平ラインでは、分周回路３０のＱ出
力はローになる。これにより、記憶回路２２は読み出し
動作、記憶回路２４は書き込み動作する。なお、アップ
ダウン・カウンタ３８は水平同期信号によりクリアされ
るが、同じくアップ・カウンタとして動作する。また、
ゲート１４，２０が開放し、ゲート１６，１８が閉成す
る。ゲート１４，１６，１８，２０により、Ａ／Ｄ変換
器１２の出力は、ゲート１４及びデータ・バスＤ１を介
して記憶回路２２のデータ入出力端子に接続し、他方、
記憶回路２４のデータ入出力端子はデータ・バスＤ２及
びゲート２０を介してＤ／Ａ変換器２６に接続する。
力はローになる。これにより、記憶回路２２は読み出し
動作、記憶回路２４は書き込み動作する。なお、アップ
ダウン・カウンタ３８は水平同期信号によりクリアされ
るが、同じくアップ・カウンタとして動作する。また、
ゲート１４，２０が開放し、ゲート１６，１８が閉成す
る。ゲート１４，１６，１８，２０により、Ａ／Ｄ変換
器１２の出力は、ゲート１４及びデータ・バスＤ１を介
して記憶回路２２のデータ入出力端子に接続し、他方、
記憶回路２４のデータ入出力端子はデータ・バスＤ２及
びゲート２０を介してＤ／Ａ変換器２６に接続する。
【００３３】これらの回路状態により、記憶回路２２に
は、アップ・アドレス方向に、入力端子１０に入力する
画像信号のディジタル・データが書き込まれ、記憶回路
２４からは、書き込み時と同じアップ・アドレス方向で
記憶データが読み出される。この結果、出力端子２８か
ら、入力端子１０に入力する原画像信号に比べて１水平
ライン分遅延するが、当該原画像信号と同じ画像信号
（正像）が出力される。
は、アップ・アドレス方向に、入力端子１０に入力する
画像信号のディジタル・データが書き込まれ、記憶回路
２４からは、書き込み時と同じアップ・アドレス方向で
記憶データが読み出される。この結果、出力端子２８か
ら、入力端子１０に入力する原画像信号に比べて１水平
ライン分遅延するが、当該原画像信号と同じ画像信号
（正像）が出力される。
【００３４】図１の実施例では、正像出力時にも、鏡像
出力時と同様に１水平ライン遅延するので、鏡像表示と
正像表示の切り換え時に、表示の上下のずれは生じな
い。
出力時と同様に１水平ライン遅延するので、鏡像表示と
正像表示の切り換え時に、表示の上下のずれは生じな
い。
【００３５】次に、本発明の変更実施例を説明する。図
３は、その構成ブロック図を示す。図１と同じ構成要素
には同じ符号を付してある。本実施例では、分周回路３
０のＱ出力を直接、アップダウン・カウンタ３８のアッ
プ／ダウン制御端子に接続し、アップダウン・カウンタ
３８を１水平ライン毎にアップ・カウンタ又はダウン・
カウンタとして動作させるようにした。
３は、その構成ブロック図を示す。図１と同じ構成要素
には同じ符号を付してある。本実施例では、分周回路３
０のＱ出力を直接、アップダウン・カウンタ３８のアッ
プ／ダウン制御端子に接続し、アップダウン・カウンタ
３８を１水平ライン毎にアップ・カウンタ又はダウン・
カウンタとして動作させるようにした。
【００３６】また、Ａ／Ｄ変換器１２とゲート１４，１
６との間、及びゲート１８，２０とＤ／Ａ変換器２６と
の間にそれぞれスイッチ５０，５２を設け、スイッチ５
０，５２の切り換えにより回路１４，１６，１８，２
０，２２，２４，３０，３８，４４，４６からなる回路
部分を迂回するデータ・バスＤ３を設けた。この実施例
では、回路１４，１６，１８，２０，２２，２４，３
０，３８，４４，４６からなる回路部分が、入力画像を
左右反転する鏡像形成回路として機能する。
６との間、及びゲート１８，２０とＤ／Ａ変換器２６と
の間にそれぞれスイッチ５０，５２を設け、スイッチ５
０，５２の切り換えにより回路１４，１６，１８，２
０，２２，２４，３０，３８，４４，４６からなる回路
部分を迂回するデータ・バスＤ３を設けた。この実施例
では、回路１４，１６，１８，２０，２２，２４，３
０，３８，４４，４６からなる回路部分が、入力画像を
左右反転する鏡像形成回路として機能する。
【００３７】更に、垂直同期信号５４を１水平ライン遅
延する遅延回路５６を設け、垂直同期信号５４と当該遅
延回路５６により１水平ライン遅延された垂直同期信号
とを選択するスイッチ５８を設けた。スイッチ５８は正
像／鏡像切り換え信号３４により切り換えられる。スイ
ッチ５８は、鏡像出力時には、遅延回路５６の出力（ｂ
接点）側に接続し、正像出力時には、入力する垂直同期
信号５４（ａ接点側）に接続し、選択した信号を出力端
子６０に出力する。出力端子６０の信号は、出力端子２
８から出力される画像信号を表示する図示しないモニタ
装置の、表示制御用の垂直同期信号として利用される。
延する遅延回路５６を設け、垂直同期信号５４と当該遅
延回路５６により１水平ライン遅延された垂直同期信号
とを選択するスイッチ５８を設けた。スイッチ５８は正
像／鏡像切り換え信号３４により切り換えられる。スイ
ッチ５８は、鏡像出力時には、遅延回路５６の出力（ｂ
接点）側に接続し、正像出力時には、入力する垂直同期
信号５４（ａ接点側）に接続し、選択した信号を出力端
子６０に出力する。出力端子６０の信号は、出力端子２
８から出力される画像信号を表示する図示しないモニタ
装置の、表示制御用の垂直同期信号として利用される。
【００３８】図３に示す実施例の動作を説明する。
【００３９】鏡像出力の場合、正像／鏡像切り換え信号
３４をローにする。この水平ラインでは分周回路３０の
Ｑ出力がハイであるとする。正像鏡像切り換え信号３４
により、スイッチ５０，５２，５８はｂ接点に接続す
る。分周回路３０のＱ出力によりゲート１６，１８が開
放され、反転Ｑ出力によりゲート１４，２０が閉成され
る。これにより、Ａ／Ｄ変換器１２の出力は、スイッチ
５０、ゲート１６及びデータ・バスＤ２を介して記憶回
路２４のデータ入出力端子に接続し、他方、記憶回路２
２のデータ入出力端子はデータ・バスＤ１、ゲート１８
及びスイッチ５２を介してＤ／Ａ変換器２６に接続す
る。アップダウン・カウンタ３８は、分周回路３０のＱ
出力により、この水平ラインではアップ・カウンタとし
て機能し、クロック４２をアップ・カウントする。
３４をローにする。この水平ラインでは分周回路３０の
Ｑ出力がハイであるとする。正像鏡像切り換え信号３４
により、スイッチ５０，５２，５８はｂ接点に接続す
る。分周回路３０のＱ出力によりゲート１６，１８が開
放され、反転Ｑ出力によりゲート１４，２０が閉成され
る。これにより、Ａ／Ｄ変換器１２の出力は、スイッチ
５０、ゲート１６及びデータ・バスＤ２を介して記憶回
路２４のデータ入出力端子に接続し、他方、記憶回路２
２のデータ入出力端子はデータ・バスＤ１、ゲート１８
及びスイッチ５２を介してＤ／Ａ変換器２６に接続す
る。アップダウン・カウンタ３８は、分周回路３０のＱ
出力により、この水平ラインではアップ・カウンタとし
て機能し、クロック４２をアップ・カウントする。
【００４０】また、分周回路３０のＱ出力がハイである
ので、アンド・ゲート４６の出力はクロック４２と同じ
パルス信号になり、他方、アンド・ゲート４４の出力は
クロック４２に関わらずローである。これにより、クロ
ック４２と同じパルスが記憶回路２２の書き込み制御
（Ｗ）端子及び記憶回路２４の読み出し制御（Ｒ）端子
に印加され、クロック４２に同期して、記憶回路２２
は、アップダウン・カウンタ３８のカウント値の示すア
ドレスから記憶データをデータ・バスＤ１に読み出し、
記憶回路２４はデータ・バスＤ２のデータを、アップダ
ウン・カウンタ３８のカウント値の示すアドレスに書き
込む。
ので、アンド・ゲート４６の出力はクロック４２と同じ
パルス信号になり、他方、アンド・ゲート４４の出力は
クロック４２に関わらずローである。これにより、クロ
ック４２と同じパルスが記憶回路２２の書き込み制御
（Ｗ）端子及び記憶回路２４の読み出し制御（Ｒ）端子
に印加され、クロック４２に同期して、記憶回路２２
は、アップダウン・カウンタ３８のカウント値の示すア
ドレスから記憶データをデータ・バスＤ１に読み出し、
記憶回路２４はデータ・バスＤ２のデータを、アップダ
ウン・カウンタ３８のカウント値の示すアドレスに書き
込む。
【００４１】このようにして、入力端子１０に入力する
画像信号はＡ／Ｄ変換器１２によりディジタル化され、
スイッチ５０、ゲート１６及びデータ・バスＤ２を介し
て記憶回路２４に書き込まれ、他方、記憶回路２２に記
憶される画像データはデータ・バスＤ１に読み出され、
ゲート１８及びスイッチ５２を介してＤ／Ａ変換器２６
に印加され、アナログ信号に変換されて出力端子２８か
ら出力される。後の説明から理解できるように、記憶回
路２２からの読み出しは、直前の水平ラインでの書き込
み順とは逆のアドレス順序になっており、左右反転され
た鏡像の画像信号が出力端子２８から出力される。
画像信号はＡ／Ｄ変換器１２によりディジタル化され、
スイッチ５０、ゲート１６及びデータ・バスＤ２を介し
て記憶回路２４に書き込まれ、他方、記憶回路２２に記
憶される画像データはデータ・バスＤ１に読み出され、
ゲート１８及びスイッチ５２を介してＤ／Ａ変換器２６
に印加され、アナログ信号に変換されて出力端子２８か
ら出力される。後の説明から理解できるように、記憶回
路２２からの読み出しは、直前の水平ラインでの書き込
み順とは逆のアドレス順序になっており、左右反転され
た鏡像の画像信号が出力端子２８から出力される。
【００４２】次の水平ラインでは、分周回路３０のＱ出
力はローになる。これにより、アップダウン・カウンタ
３８はダウン・カウンタとして動作し、記憶回路２２は
読み出し動作、記憶回路２４は書き込み動作する。ま
た、ゲート１４，２０が開放し、ゲート１６，１８が閉
成する。ゲート１４，１６，１８，２０により、Ａ／Ｄ
変換器１２の出力は、スイッチ５０、ゲート１４及びデ
ータ・バスＤ１を介して記憶回路２２のデータ入出力端
子に接続し、他方、記憶回路２４のデータ入出力端子は
データ・バスＤ２、ゲート２０及びスイッチ５２を介し
てＤ／Ａ変換器２６に接続する。
力はローになる。これにより、アップダウン・カウンタ
３８はダウン・カウンタとして動作し、記憶回路２２は
読み出し動作、記憶回路２４は書き込み動作する。ま
た、ゲート１４，２０が開放し、ゲート１６，１８が閉
成する。ゲート１４，１６，１８，２０により、Ａ／Ｄ
変換器１２の出力は、スイッチ５０、ゲート１４及びデ
ータ・バスＤ１を介して記憶回路２２のデータ入出力端
子に接続し、他方、記憶回路２４のデータ入出力端子は
データ・バスＤ２、ゲート２０及びスイッチ５２を介し
てＤ／Ａ変換器２６に接続する。
【００４３】これらの回路状態により、記憶回路２２に
は、ダウン・アドレス方向に、入力端子１０に入力する
画像信号のディジタル・データが書き込まれ、記憶回路
２４からは、ダウン・アドレス方向（即ち、書き込み時
とは逆の方向）で記憶データが読み出される。この結
果、出力端子２８から、入力端子１０に入力する原画像
信号に比べて１水平ライン分遅延するが、当該原画像信
号を水平ライン単位で左右反転した画像信号（鏡像）が
出力される。
は、ダウン・アドレス方向に、入力端子１０に入力する
画像信号のディジタル・データが書き込まれ、記憶回路
２４からは、ダウン・アドレス方向（即ち、書き込み時
とは逆の方向）で記憶データが読み出される。この結
果、出力端子２８から、入力端子１０に入力する原画像
信号に比べて１水平ライン分遅延するが、当該原画像信
号を水平ライン単位で左右反転した画像信号（鏡像）が
出力される。
【００４４】この１水平ラインの遅延を保証するため、
遅延回路５６及びスイッチ５８により、垂直同期信号５
４を１水平ライン遅延し、出力端子６０から外部に出力
する。このように遅延した垂直同期信号を、出力端子２
８の画像信号と共に利用することにより、鏡像の１水平
ラインの遅延を補償でき、正像出力時と位相を合わせる
ことが出来る。
遅延回路５６及びスイッチ５８により、垂直同期信号５
４を１水平ライン遅延し、出力端子６０から外部に出力
する。このように遅延した垂直同期信号を、出力端子２
８の画像信号と共に利用することにより、鏡像の１水平
ラインの遅延を補償でき、正像出力時と位相を合わせる
ことが出来る。
【００４５】次に、正像出力時の動作を説明する。この
ときには、正像／鏡像切り換え信号３４をハイにする。
正像／鏡像切り換え信号３４により、スイッチ５０，５
２，５８はａ接点に接続する。入力端子１０に入力する
画像信号はＡ／Ｄ変換器１２、スイッチ５０、データ・
バスＤ３、スイッチ５２及びＤ／Ａ変換器２６を介して
出力端子２８に伝達される。出力端子２８の画像信号
は、入力端子１０の画像信号そのものである。また、出
力端子６０には、入力する垂直同期信号５４がそのまま
出力される。
ときには、正像／鏡像切り換え信号３４をハイにする。
正像／鏡像切り換え信号３４により、スイッチ５０，５
２，５８はａ接点に接続する。入力端子１０に入力する
画像信号はＡ／Ｄ変換器１２、スイッチ５０、データ・
バスＤ３、スイッチ５２及びＤ／Ａ変換器２６を介して
出力端子２８に伝達される。出力端子２８の画像信号
は、入力端子１０の画像信号そのものである。また、出
力端子６０には、入力する垂直同期信号５４がそのまま
出力される。
【００４６】図３の実施例では、鏡像出力時に垂直同期
信号を位相調整することにより、鏡像表示と正像表示の
切り換え時に、表示の上下のずれが生じないようにして
いる。
信号を位相調整することにより、鏡像表示と正像表示の
切り換え時に、表示の上下のずれが生じないようにして
いる。
【００４７】
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、鏡像表示と正像表示の切り換え時
に、表示の上下のずれが生じない。
に、本発明によれば、鏡像表示と正像表示の切り換え時
に、表示の上下のずれが生じない。
【図１】 本発明の一実施例の構成ブロック図である。
【図２】 従来例の基本構成ブロック図である。
【図３】 本発明の変更実施例の構成ブロック図であ
る。
る。
１０：原画像信号入力端子 １２：Ａ／Ｄ変換器 １
４，１６，１８，２０：ゲート ２２，２４：記憶回路
２６：Ｄ／Ａ変換器 ２８：出力端子 ３０：１／２
分周回路 ３２：水平同期信号 ３４：正像／鏡像切り
換え信号 ３６：オア・ゲート ３８：アップダウン・
カウンタ ４０：ゲート ４２：クロック ４４，４６：アンド・ゲート ５０，５２：スイッチ
５４：垂直同期信号 ５６：遅延回路 ５８：スイッチ
８０：鏡像形成回路 ８２，８４：スイッチ Ｄ１，Ｄ２，Ｄ３：データ・バス
４，１６，１８，２０：ゲート ２２，２４：記憶回路
２６：Ｄ／Ａ変換器 ２８：出力端子 ３０：１／２
分周回路 ３２：水平同期信号 ３４：正像／鏡像切り
換え信号 ３６：オア・ゲート ３８：アップダウン・
カウンタ ４０：ゲート ４２：クロック ４４，４６：アンド・ゲート ５０，５２：スイッチ
５４：垂直同期信号 ５６：遅延回路 ５８：スイッチ
８０：鏡像形成回路 ８２，８４：スイッチ Ｄ１，Ｄ２，Ｄ３：データ・バス
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/14 8943−5Ｃ
Claims (2)
- 【請求項１】 夫々少なくとも１水平ライン分の記憶容
量を有する第１及び第２の記憶手段と、入力画像データ
のサンプリング周波数のクロックを計数し、当該第１及
び第２の記憶手段のアドレスを発生するアップダウン・
カウンタと、当該第１及び第２の記憶手段の一方を書き
込み動作で動作させると共に他方を読み出し動作で動作
させ、水平周期毎に読み出し動作と書き込み動作を切り
換える書き込み読み出し制御手段と、正像／鏡像切り換
え信号に従い、正像出力時には当該アップダウン・カウ
ンタを常時、同一計数方向に動作させ、且つ、水平同期
信号に同期してカウント値をクリアし、鏡像出力時に
は、水平周期毎に交互にアップ・カウンタ又はダウン・
カウンタとして動作させるカウンタ制御手段とからなる
ことを特徴とする像変換回路。 - 【請求項２】 入力画像を左右反転する鏡像信号に変換
する鏡像形成手段と、当該鏡像形成手段及び当該鏡像形
成手段の迂回路の一方を選択する選択手段と、垂直同期
信号を所定期間遅延する遅延手段と、当該遅延手段の出
力及び、当該遅延手段による遅延前の信号の何れか一方
を選択するスイッチ手段とからなり、正像出力と鏡像出
力の選択に従い、当該選択手段及び当該スイッチ手段を
切り換えることを特徴とする像変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181083A JPH0591291A (ja) | 1991-07-22 | 1991-07-22 | 像変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181083A JPH0591291A (ja) | 1991-07-22 | 1991-07-22 | 像変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0591291A true JPH0591291A (ja) | 1993-04-09 |
Family
ID=16094521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181083A Withdrawn JPH0591291A (ja) | 1991-07-22 | 1991-07-22 | 像変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0591291A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245655A (ja) * | 2005-02-28 | 2006-09-14 | Fuji Photo Film Co Ltd | 通信端末及び通信システム |
| JP2006270987A (ja) * | 2006-04-24 | 2006-10-05 | Hitachi Kokusai Electric Inc | 通信装置 |
-
1991
- 1991-07-22 JP JP3181083A patent/JPH0591291A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245655A (ja) * | 2005-02-28 | 2006-09-14 | Fuji Photo Film Co Ltd | 通信端末及び通信システム |
| JP2006270987A (ja) * | 2006-04-24 | 2006-10-05 | Hitachi Kokusai Electric Inc | 通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880168B2 (ja) | 拡大表示可能な映像信号処理回路 | |
| JPH0720255B2 (ja) | 画像反転装置 | |
| JPS63279293A (ja) | 画像表示装置 | |
| JPH0591291A (ja) | 像変換回路 | |
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| JP2532688B2 (ja) | 二画面テレビ | |
| JPH1127599A (ja) | ２画面表示テレビジョン及び２画面表示の為の追い越し制御回路 | |
| JP3295036B2 (ja) | 多画面表示装置 | |
| JPH03171882A (ja) | 画像拡大表示回路 | |
| JPS6343949B2 (ja) | ||
| JP2718306B2 (ja) | テレビジョン受像機 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JPH1155591A (ja) | 画像処理装置およびその方法 | |
| JPH0588665A (ja) | 画像表示制御装置 | |
| JP3509926B2 (ja) | 映像信号処理回路 | |
| JPS61121677A (ja) | 高品位テレビジヨン受像機 | |
| JPS61166279A (ja) | ２画面テレビ受信機 | |
| KR0159432B1 (ko) | 비동기 화면 처리장치 및 방법 | |
| JP2000165849A (ja) | 監視カメラシステム | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPS62188485A (ja) | オフセツト・サンプリング方式テレビジヨン受信機 | |
| JPH05145842A (ja) | 画像信号処理装置 | |
| JPS6393281A (ja) | マルチストロボ再生回路 | |
| JPH0522569A (ja) | 鏡像形成回路 | |
| JPH04321396A (ja) | テレビ電話の映像合成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |