JPH0590761A - Production of wiring board - Google Patents

Production of wiring board

Info

Publication number
JPH0590761A
JPH0590761A JP3245492A JP24549291A JPH0590761A JP H0590761 A JPH0590761 A JP H0590761A JP 3245492 A JP3245492 A JP 3245492A JP 24549291 A JP24549291 A JP 24549291A JP H0590761 A JPH0590761 A JP H0590761A
Authority
JP
Japan
Prior art keywords
wiring
hole
solder
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3245492A
Other languages
Japanese (ja)
Inventor
Tetsuya Yamazaki
哲也 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3245492A priority Critical patent/JPH0590761A/en
Publication of JPH0590761A publication Critical patent/JPH0590761A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To provide an easy method for producing multilayered wiring board and bonding the wiring boards. CONSTITUTION:A metallic metalize 11 with a high solder wettability is fitted inside a through-hole formed in an insulation layer 9 of wiring substrate, and is brought into contact with melted solder so as to fill solder 12 in the through- hole. Then the second wiring is formed thereon, resulting in enabling a through- hole with no difference of surface level to be formed easily. On the other hand, when the films having wiring 23 and through-holes are piled up to form a multilayered board, the solder 12 is melted, thereby the connection of wiring can be secured.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、LSIや多層配線基板
等の電子回路素子の接続方法およびその作成方法に係
り、特に、微細な配線の接続方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of connecting electronic circuit elements such as an LSI and a multilayer wiring board and a method of making the same, and more particularly to a method of connecting fine wiring.

【0002】[0002]

【従来の技術】多層配線基板や、LSIの多層配線で
は、スルーホールの接続は、たとえば図1に示すよう
に、絶縁層2,3にあらかじめ明けられたスルーホール
7の側壁にスパッタリング,CVD,めっき等を用いて
金属を析出させることにより行われている。しかし、こ
の方法ではスルーホール部分のくぼみ8が残るため、配
線層数が増加するに従って表面の凹凸が激しくなり、上
部の絶縁層および配線の形成が困難になるという問題が
あった。
2. Description of the Related Art In a multi-layer wiring board or a multi-layer wiring of an LSI, for example, as shown in FIG. It is performed by depositing a metal using plating or the like. However, in this method, since the recesses 8 in the through holes are left, there is a problem in that as the number of wiring layers increases, the surface irregularities become more severe, making it difficult to form the upper insulating layer and wiring.

【0003】この点を解決する手法は、たとえば、タン
グステンCVDや無電解めっきにより、スルーホール内
に選択的に金属を析出させ、スルーホールを埋める方法
や、金属ペーストをスルーホールに充填する方法が考案
されている。
A method for solving this point is, for example, a method of selectively depositing metal in the through holes by tungsten CVD or electroless plating to fill the through holes, or a method of filling the through holes with a metal paste. Invented.

【0004】一方、LSIとチップキャリア(リードフ
レーム,TAB,PGA等)の接続では、LSIの高集
積化に伴う接続点数の増加により、従来のワイヤボンデ
ィングやはんだ接続からC4(Controlled Collapuse C
hip Conection)が使用されている。
On the other hand, in the connection between the LSI and the chip carrier (lead frame, TAB, PGA, etc.), due to the increase in the number of connection points accompanying the high integration of the LSI, C4 (Controlled Collapuse C) is changed from the conventional wire bonding or solder connection.
hip Conection) is used.

【0005】また、チップキャリアと基板,基板間の接
続においても、従来のピン接続,リード線のはんだ接
続,コネクタの使用と共にC4接続が使用されている。
Also, in connection between the chip carrier and the substrate, the C4 connection is used in addition to the conventional pin connection, lead wire solder connection, and connector use.

【0006】[0006]

【発明が解決しようとする課題】従来技術によるスルー
ホールの接続法では、たとえばCVD法では、使用出来
る金属は、高抵抗のタングステンのみであり、また、析
出時に高温を必要とするため有機材料を絶縁層に用いた
基板には適用出来ない。また、めっき法や金属ペースト
を充填する方法ではスルーホールが微細に、かつ、深く
なるとめっきの異常析出やペーストの充填不足が発生
し、断線やスルーホール抵抗の増加を引き起こすという
問題がある。
In the method of connecting through holes according to the prior art, for example, in the CVD method, the only metal that can be used is high-resistance tungsten, and since a high temperature is required at the time of deposition, an organic material is used. It cannot be applied to the substrate used for the insulating layer. Further, in the plating method or the method of filling the metal paste, if the through hole becomes fine and deep, abnormal deposition of plating or insufficient filling of the paste occurs, which causes disconnection and increase in through hole resistance.

【0007】一方、C4接続法では接続する端子に柱状
のはんだを供給する必要がある。その方法として、微細
なはんだ球を端子に設けたくぼみに乗せる方法と、蒸着
やめっきによりはんだ柱を形成する方法がある。前者で
は端子の微細化、狭ピッチ化に伴い、はんだ球の供給が
困難になる。後者では、端子部分にのみはんだ柱を形成
するためにリフトオフやホトエッチング等の工程を行う
必要がある。また、一般には合金であるはんだを、所定
の組成となるようコントロールして蒸着やめっきを行う
という困難さがある。
On the other hand, in the C4 connection method, it is necessary to supply columnar solder to the terminals to be connected. As a method therefor, there are a method of placing a fine solder ball in a recess provided in a terminal and a method of forming a solder column by vapor deposition or plating. In the former case, it becomes difficult to supply solder balls as the terminals are made finer and the pitch is made narrower. In the latter case, it is necessary to perform steps such as lift-off and photoetching in order to form the solder pillars only on the terminal portions. Further, it is generally difficult to perform vapor deposition or plating by controlling the solder, which is an alloy, so as to have a predetermined composition.

【0008】また、C4では基板間の接合ははんだのみ
で行われるため、熱応力等によりはんだが切断するとい
う問題があり、特に広い面積でのC4接続は非常に困難
であった。
Further, in C4, since the bonding between the substrates is performed only by the solder, there is a problem that the solder is cut due to thermal stress or the like, and it is very difficult to connect the C4 particularly in a large area.

【0009】[0009]

【課題を解決するための手段】上記の第一の課題である
スルーホールの接続は、絶縁層にあけたスルーホールに
溶融した金属を充填することによって容易に解決され
る。
The connection of the through holes, which is the first problem described above, can be easily solved by filling the through holes formed in the insulating layer with molten metal.

【0010】また、第二の課題は、はんだを充填したス
ルーホールを持ち、熱圧着により接着性をもつフィルム
を用いることで解決出来る。
The second problem can be solved by using a film having through holes filled with solder and having adhesiveness by thermocompression bonding.

【0011】[0011]

【実施例】図2に本発明によるスルーホール接続の一実
施例を示す。図2において、基板1上にスパッタリング
やめっき等で第一配線4を形成する。その上にたとえば
ポリイミドなどの耐熱性材料からなる絶縁層9を形成
し、これにエッチングやレーザ加工等で第一配線4に達
するスルーホールを開口する。次にスルーホールの側壁
を選択的にパラジウム,チタン,カーボンブラック等に
よる活性化処理を行う。ここに、たとえばニッケル−リ
ン無電解めっきによりニッケルを析出させ、側壁のメタ
ライズ層11を形成する。ニッケル以外にも金,銅など
はんだとぬれ性の良い金属を用いることが出来る。ま
た、メタライズ層11の表面酸化を防ぐために金などを
連続してめっきすることも出来る。
FIG. 2 shows an embodiment of through hole connection according to the present invention. In FIG. 2, the first wiring 4 is formed on the substrate 1 by sputtering or plating. An insulating layer 9 made of a heat resistant material such as polyimide is formed thereon, and a through hole reaching the first wiring 4 is opened by etching or laser processing. Next, the side walls of the through holes are selectively activated with palladium, titanium, carbon black or the like. Here, for example, nickel is deposited by nickel-phosphorus electroless plating to form the side wall metallized layer 11. In addition to nickel, a metal having good wettability with solder such as gold or copper can be used. Further, gold or the like can be continuously plated in order to prevent surface oxidation of the metallized layer 11.

【0012】次にこの基板を溶融はんだ槽に通すと、メ
タライズ層11によりはんだに対してぬれ性の良いスル
ーホール内にのみはんだ12が充填され、ぬれ性の悪い
絶縁層9の表面にははんだが残らない。また、加熱した
基板上にはんだを供給し、スキージを捜引して過剰なは
んだを除去しても良い。スキージと絶縁層9の表面との
間隔が十分小さければ、はんだの表面張力により過剰の
はんだはスキージの捜引と共に除去出来る。この時のは
んだの温度は、絶縁層の耐熱温度以下であることが必要
である。たとえば、ポリイミドを用いる場合は400℃
以下、望ましくは300℃以下である。また、スルーホ
ール内のはんだが表面張力によって保持されるよう、ス
ルーホールの直径は1mm以下が望ましい。また、スル
ーホールの深さ対直径の比は0.5以上であることが望
ましい。
Next, when this substrate is passed through a molten solder bath, the metallized layer 11 fills the solder 12 only into the through holes having good wettability with respect to the solder, and the solder on the surface of the insulating layer 9 having poor wettability. Does not remain. Alternatively, solder may be supplied onto the heated substrate to search for a squeegee to remove excess solder. If the distance between the squeegee and the surface of the insulating layer 9 is sufficiently small, the excess solder can be removed together with the search for the squeegee due to the surface tension of the solder. The temperature of the solder at this time needs to be equal to or lower than the heat resistant temperature of the insulating layer. For example, 400 ° C when using polyimide
Hereafter, it is preferably 300 ° C. or lower. Further, the diameter of the through hole is preferably 1 mm or less so that the solder in the through hole is retained by the surface tension. Further, it is desirable that the ratio of the depth to the diameter of the through hole is 0.5 or more.

【0013】さらに、このようにして形成したスルーホ
ールの表面に酸化防止層として金などを成膜することも
出来る。
Further, gold or the like can be formed as an antioxidation layer on the surface of the through hole thus formed.

【0014】ついで、再びスパッタリングやめっき等に
より第二配線5を形成する。その後、第二配線5との接
続を確実にするために、はんだの融点まで再度加熱を行
ってもよい。
Then, the second wiring 5 is formed again by sputtering or plating. Then, in order to ensure the connection with the second wiring 5, heating may be performed again up to the melting point of the solder.

【0015】以上の工程を繰り返すことにより、多層配
線基板を形成することが出来る。
By repeating the above steps, a multilayer wiring board can be formed.

【0016】この時、配線4,5が使用するはんだと容
易に反応する金属、たとえばアルミや銅の場合は、クロ
ムやチタンなどの反応防止層10をはんだに接する配線
の表面に形成する必要がある。また、この反応防止層や
配線,メタライズ層が自然酸化膜を形成し、はんだに対
するぬれ性が低下したり接続抵抗が増加する場合には、
これらの表面に金などによる酸化防止層を設けることが
出来る。
At this time, in the case of a metal that easily reacts with the solder used for the wirings 4 and 5, such as aluminum or copper, it is necessary to form a reaction preventive layer 10 such as chromium or titanium on the surface of the wiring in contact with the solder. is there. Further, when the reaction prevention layer, the wiring, and the metallized layer form a natural oxide film and the wettability with respect to solder is lowered or the connection resistance is increased,
An anti-oxidation layer made of gold or the like can be provided on these surfaces.

【0017】また、スルーホール側壁の活性化が選択的
に行えない場合には、絶縁層9の上にホトレジストなど
の保護層を形成し、次に、スルーホールの開口、活性化
処理を行い、最後に保護層を剥離する方法を取ることが
出来る。
If the side wall of the through hole cannot be selectively activated, a protective layer such as photoresist is formed on the insulating layer 9, and then the through hole is opened and activated. Finally, a method of peeling the protective layer can be used.

【0018】また、スルーホールが微細で、はんだのぬ
れ性のみではスルーホールの充填が十分出来ない場合に
は、はんだリフローを真空中で行ったり、基板表面をは
んだフラックスで濡らすなどの方法を取ることが出来
る。
When the through holes are fine and the solder wettability alone cannot sufficiently fill the through holes, solder reflow is performed in a vacuum, or the substrate surface is wetted with solder flux. You can

【0019】また、基板1,絶縁層9がセラミックなど
の耐熱性の高い材料である場合は、スルーホールを充填
する材料としてはんだ以外に金属ろうや比較的融点の低
い金属(たとえば亜鉛,錫,金,銀,銅)を用いること
もできる。
When the substrate 1 and the insulating layer 9 are made of a material having high heat resistance such as ceramics, other than solder, metal braze or a metal having a relatively low melting point (such as zinc, tin, Gold, silver, copper) can also be used.

【0020】また、溶融ハンダの替わりにはんだを蒸着
することも出来る。この場合、はんだは基板全面に成膜
される。このはんだの膜厚は、スルーホールの深さと同
じか、それ以上とする。次に基板をはんだの融点以上に
加熱すると、はんだは溶融し、スルーホール内を充填す
る。基板上の余分なはんだは、基板を垂直または斜めに
保持することにより基板から流れ落ち、容易に除去する
ことが出来る。また、溶融時にスキージにより取り除い
ても良い。この方法は、スルーホールが微細で、溶融し
たはんだがスルーホール内に容易に充填出来ない場合に
有効である。
Further, solder may be vapor-deposited instead of the molten solder. In this case, the solder is formed on the entire surface of the substrate. The thickness of this solder is equal to or greater than the depth of the through hole. Next, when the substrate is heated to a temperature above the melting point of the solder, the solder melts and fills the inside of the through hole. Excess solder on the substrate can be easily removed by flowing down from the substrate by holding the substrate vertically or diagonally. Further, it may be removed by a squeegee during melting. This method is effective when the through holes are fine and the molten solder cannot be easily filled in the through holes.

【0021】本発明によってスルーホールと同時に配線
の形成を行うことも可能である。その実施例を図3に示
す。前述の実施例と同様に基板1上に第一配線4を形成
し、必要ならば反応防止層および(または)酸化防止層
10を形成する。次に下層の絶縁層9を成膜し、その上
にエッチングストッパ層13を成膜する。これをホトエ
ッチングにより配線形状に加工する。この際、位置合わ
せの誤差を見込んで実際の配線よりもやや大きくしてお
く。同時にスルーホールとなる部分もエッチングしてお
く。次に、上層絶縁層9,エッチングマスク14を形成
し、配線部分のエッチングマスクを、ホトエッチングに
より除去する。ついで、前述の方法により、絶縁層のエ
ッチングを、スルーホール部では第一配線4が、配線部
ではエッチングストッパ層13が露出するまで行う。不
要になったエッチングマスク14とエッチングストッパ
層13を除去し、その後、前述の方法でスルーホールと
配線部の側壁および底面のメタライズ11とはんだの充
填12を行えば、スルーホールと配線の形成が完了す
る。
According to the present invention, it is possible to form the wiring simultaneously with the through hole. An example thereof is shown in FIG. Similar to the above-mentioned embodiment, the first wiring 4 is formed on the substrate 1 and, if necessary, the reaction prevention layer and / or the oxidation prevention layer 10 is formed. Next, the lower insulating layer 9 is formed, and the etching stopper layer 13 is formed thereon. This is processed into a wiring shape by photoetching. At this time, it is set slightly larger than the actual wiring in consideration of the alignment error. At the same time, the portions that will become through holes are also etched. Next, the upper insulating layer 9 and the etching mask 14 are formed, and the etching mask of the wiring portion is removed by photoetching. Then, the insulating layer is etched by the above-described method until the first wiring 4 is exposed in the through hole portion and the etching stopper layer 13 is exposed in the wiring portion. The unnecessary etching mask 14 and the etching stopper layer 13 are removed, and then the through holes and the sidewalls and bottoms of the wiring portions are metalized 11 and the solder is filled 12 by the above-described method to form the through holes and the wirings. Complete.

【0022】エッチングストッパ層13,エッチングマ
スク14の材料は、絶縁層9のエッチング方法によって
適当なものを選ぶ必要がある。たとえば、絶縁層として
ポリイミドを用い、これを酸素による反応性イオンエッ
チングによりエッチングする場合は、アルミを用いるこ
とが出来る。絶縁層のエッチングに、たとえばレーザ加
工のようなエッチング箇所を特定出来る方法を用いる場
合には、エッチングマスク14を用いなくても良い。ま
た更に深さ方向の制御も出来る場合には、エッチングス
トッパ層13も省くことが出来る。逆に、エッチングス
トッパ層13を配線下部のメタライズ層として残すこと
も出来る。
It is necessary to select appropriate materials for the etching stopper layer 13 and the etching mask 14 depending on the method of etching the insulating layer 9. For example, when polyimide is used as the insulating layer and this is etched by reactive ion etching with oxygen, aluminum can be used. The etching mask 14 may not be used when etching the insulating layer by using a method such as laser processing that can specify the etching location. Further, when the depth direction can be controlled, the etching stopper layer 13 can be omitted. On the contrary, the etching stopper layer 13 can be left as a metallization layer under the wiring.

【0023】次に、本発明により基板間の接続を行う場
合の一実施例を図4に示す。
Next, FIG. 4 shows an embodiment for connecting the substrates according to the present invention.

【0024】図4において、保持枠18に取り付けたポ
リイミド等の耐熱性フィルム16にスルーホール7をエ
ッチングやレーザ加工により開口する。
In FIG. 4, the through hole 7 is opened in the heat resistant film 16 such as polyimide attached to the holding frame 18 by etching or laser processing.

【0025】このフィルム16には両面に接着層17を
設けてある。接着層17は、接続に使用するはんだの溶
融温度に耐えられ、かつ、接合時の加熱によって溶融ま
たは軟化し、接着性を発現する材料で形成する。たとえ
ば、エポキシ系樹脂やポリエーテルイミド、低融点のポ
リイミド等である。フィルム16自体をこのような材料
で構成する場合は、接着層17は設けなくても良いが、
はんだ充填時にフィルムが変形しないよう、その軟化温
度ははんだの融点より高いことが望ましい。
The film 16 has adhesive layers 17 on both sides. The adhesive layer 17 is formed of a material that can withstand the melting temperature of the solder used for connection and that is melted or softened by heating during bonding and exhibits adhesiveness. For example, epoxy resin, polyether imide, low melting point polyimide and the like. When the film 16 itself is made of such a material, the adhesive layer 17 may not be provided,
The softening temperature of the film is preferably higher than the melting point of the solder so that the film is not deformed when the solder is filled.

【0026】上記の接着層17は、フィルム16ではな
く、接合する基板側に設けても良い。またフィルムと基
板の両方に接着層を設けることも出来る。
The adhesive layer 17 may be provided not on the film 16 but on the substrate side to be joined. It is also possible to provide an adhesive layer on both the film and the substrate.

【0027】フィルム16は保持枠に取り付ける代り
に、加工終了後簡単に取り除けるような仮基板で保持し
ても良い。また、接続を行う基板の片方に初めから接着
しておくことも出来る。また、ロール状のフィルムやテ
ープの場合には、適当な張力をかけて保持することも出
来る。ただし、この場合は、はんだ槽の温度および張力
は、フィルムの熱変形が起こらない範囲に調整する必要
がある。
Instead of attaching the film 16 to the holding frame, it may be held by a temporary substrate which can be easily removed after the processing. It is also possible to adhere one side of the substrate to be connected from the beginning. In the case of a roll-shaped film or tape, it can be held by applying an appropriate tension. However, in this case, it is necessary to adjust the temperature and tension of the solder bath within a range in which thermal deformation of the film does not occur.

【0028】また、フィルム16の代りにセラミックな
どの自立出来る基板を用いる場合は、このような保持手
段はなくても良い。
If a self-supporting substrate such as ceramic is used instead of the film 16, such holding means may be omitted.

【0029】次に、このスルーホールの側壁の活性化と
メタライズを前述の方法で行う。この時、表面の活性化
を防ぐためにあらかじめ保護層を接着層17の上に設け
ることも出来る。
Next, the activation and metallization of the side wall of the through hole is performed by the method described above. At this time, a protective layer may be previously provided on the adhesive layer 17 in order to prevent activation of the surface.

【0030】次にフィルムを溶融したはんだ槽に通しス
ルーホールへのハンダ充填を行う。
Next, the film is passed through a molten solder bath to fill the through holes with solder.

【0031】必要であれば、吸引や、加圧を行って、ス
ルーホールへのハンダの充填を補助することが出来る。
If necessary, suction or pressurization can be performed to assist in filling the solder into the through holes.

【0032】その後、必要であれば、はんだ表面に金な
どの酸化防止層を形成する。この酸化防止層は、後の基
板の接合の際の加熱によりはんだ内に拡散して消失する
よう、組成および厚さに留意する必要がある。
Thereafter, if necessary, an antioxidation layer such as gold is formed on the solder surface. It is necessary to pay attention to the composition and thickness of the antioxidant layer so that the antioxidant layer diffuses and disappears in the solder due to heating during the subsequent substrate bonding.

【0033】接続すべき基板またはLSI20,21と
保持枠を取り去った上記のフィルムを、基板の端子19
とフィルムのスルーホール12の位置合わせをして重ね
る。上下より圧力を加えて十分密着させ、フィルムのは
んだの融点か、接着層の接着温度のいずれか高いほうま
で加熱し、端子間の接合と基板間の接合を行う。この
時、基板側の端子19も、はんだが十分ぬれるように、
金や迎えはんだなどで覆っておくと良い。
The substrate or LSI 20 or 21 to be connected and the above-mentioned film from which the holding frame is removed are connected to the terminals 19 of the substrate.
And the through holes 12 of the film are aligned and overlapped. Pressure is applied from the upper and lower sides to bring them into close contact, and the film is heated to either the melting point of the solder of the film or the bonding temperature of the adhesive layer, whichever is higher, to bond the terminals and the boards. At this time, the terminals 19 on the board side should be sufficiently wet with solder.
It is good to cover with gold or solder.

【0034】この時、端子の接合が確実に行われるよ
う、端子の一部分または全面を凸形状にすることも出来
る。
At this time, a part or the whole surface of the terminal may be formed in a convex shape so that the terminals can be joined securely.

【0035】上記の方法を用いて、一括積層による多層
配線基板の製造が出来る。その実施例を図5に示す。
By using the above method, a multilayer wiring board can be manufactured by collective lamination. An example thereof is shown in FIG.

【0036】仮基板22にはんだとの反応防止層10と
配線23を成膜し、これをホトエッチングにより配線形
状に加工する。これにポリイミド絶縁層9と接着層17
を成膜する。前述の手法によってはんだを充填したスル
ーホール12の形成を行う。更に必要であれば、酸化防
止層をはんだ表面に形成する。最後に仮基板1を除去し
て、配線とスルーホールを持つポリイミドフィルムを得
る。
The reaction preventive layer 10 with the solder and the wiring 23 are formed on the temporary substrate 22, and this is processed into a wiring shape by photoetching. In addition to this, the polyimide insulating layer 9 and the adhesive layer 17
To form a film. The through holes 12 filled with solder are formed by the method described above. Further, if necessary, an antioxidant layer is formed on the solder surface. Finally, the temporary substrate 1 is removed to obtain a polyimide film having wiring and through holes.

【0037】このフィルムを、必要な枚数、位置合わせ
をして重ね合わせる。圧着と加熱を行って、はんだスル
ーホールと配線の接合、およびフィルム間の接合を行
う。以上の工程によって、任意の配線層数を持つ多層配
線基板を形成出来る。
The required number of the films are aligned and superposed. Bonding and heating are performed to join the solder through holes to the wiring and to join the films. Through the above steps, a multilayer wiring board having an arbitrary number of wiring layers can be formed.

【0038】ここで、ポリイミドフィルムの接合は、一
度で行う必要はなく、一層ずつ、あるいは数層ずつの接
合の繰り返しを行っても良い。また、このような場合
は、仮基板の除去はフィルムの接合後に行っても良い。
Here, the joining of the polyimide films does not have to be performed at once, and the joining of one layer or several layers may be repeated. In such a case, the removal of the temporary substrate may be performed after the films are joined.

【0039】この実施例では、絶縁材料に主にポリイミ
ドを用いる場合について述べたが、スルーホール充填に
用いる金属材料の融点での耐熱性を持つ材料であればよ
く、ポリイミド以外の樹脂やセラミックスを用いること
が出来る。また、グラスファイバーやセラミックスのフ
ィラーなどの絶縁性を持つ材料と有機樹脂の複合材料を
用いても良い。また、スルーホールを充填する材料に
は、各種のはんだやろう材、合金や純金属を用いること
が出来る。
In this embodiment, the case where polyimide is mainly used as the insulating material has been described, but any material having heat resistance at the melting point of the metal material used for filling the through holes may be used, and resins or ceramics other than polyimide may be used. Can be used. Alternatively, a composite material of an organic resin and an insulating material such as glass fiber or a ceramic filler may be used. Further, various solders, brazing materials, alloys and pure metals can be used as materials for filling the through holes.

【0040】[0040]

【発明の効果】本発明によれば、多層配線基板の製造が
容易に出来る。また、LSI,チップキャリア,基板間
の接合や、基板同士の接合が容易になる。特に、従来の
接合法では不可能な、微細かつ大面積の接続が可能にな
る。
According to the present invention, a multilayer wiring board can be easily manufactured. In addition, the LSI, the chip carrier, the substrates, and the substrates can be easily joined. In particular, fine and large-area connection, which is impossible with the conventional joining method, becomes possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来技術による多層配線基板の断面図、FIG. 1 is a cross-sectional view of a multilayer wiring board according to the related art,

【図2】本発明によりスルーホールの形成を行った多層
配線基板の一実施例の断面図、
FIG. 2 is a sectional view of an example of a multilayer wiring board in which a through hole is formed according to the present invention,

【図3】本発明の一実施例である、スルーホールと配線
の形成を同時に行うプロセスの断面図、
FIG. 3 is a sectional view of a process of simultaneously forming a through hole and a wiring, which is an embodiment of the present invention,

【図4】本発明の一実施例である、基板間の接合を行う
プロセスの断面図、
FIG. 4 is a cross-sectional view of a process for joining substrates, which is an embodiment of the present invention;

【図5】本発明の一実施例である、多層配線基板の一括
積層による製造を行うプロセスの断面図。
FIG. 5 is a cross-sectional view of a process for manufacturing a multilayer wiring board by batch lamination, which is an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

9…ポリイミド絶縁層、10…反応防止層、11…メタ
ライズ層、12…はんだ充填スルーホール、17…接着
層、22…仮基板、23…配線、24…熱圧着用治具。
9 ... Polyimide insulating layer, 10 ... Reaction prevention layer, 11 ... Metallization layer, 12 ... Solder filling through hole, 17 ... Adhesive layer, 22 ... Temporary substrate, 23 ... Wiring, 24 ... Thermocompression bonding jig.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/46 Q 6921−4E ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H05K 3/46 Q 6921-4E

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】絶縁性と耐熱性を持つ基板材料に微細な孔
を穿ち、前記孔の内部を基板材料の耐熱温度以下で溶融
する金属で満たすことにより、スルーホールおよび/ま
たは配線を形成することを特徴とする配線基板の製造方
法。
1. A through hole and / or a wiring is formed by forming fine holes in a substrate material having insulation and heat resistance and filling the inside of the hole with a metal that melts at a temperature lower than the heat resistant temperature of the substrate material. A method of manufacturing a wiring board, comprising:
【請求項2】請求項1において、溶融した金属を基板表
面と接触させることにより前記スルーホールおよび/ま
たは配線を形成する配線基板の製造方法。
2. The method for manufacturing a wiring board according to claim 1, wherein the through hole and / or the wiring is formed by bringing molten metal into contact with the surface of the board.
【請求項3】請求項1において、金属を基板表面に成膜
しその後に加熱溶融させることにより、スルーホールお
よび/または配線を形成する配線基板の製造方法。
3. A method of manufacturing a wiring board according to claim 1, wherein a through-hole and / or wiring is formed by depositing a metal on the surface of the substrate and then heating and melting the metal.
【請求項4】請求項1において、微細な孔の側壁および
(または)底面、および基板表面の必要な部分に金属薄
膜を形成するなど、溶融金属に対するぬれ性を選択的に
良好にしておくことにより、溶融した金属が穴の内部等
の必要な部分のみを選択的に満たし、それ以外の部分に
付着しないことを特徴とする、スルーホールおよび(ま
たは)配線の形成方法。
4. The wettability with respect to the molten metal according to claim 1, wherein the wettability with respect to the molten metal is selectively improved by forming a metal thin film on the side wall and / or bottom surface of the fine hole and on a necessary portion of the substrate surface. According to the method, the molten metal selectively fills only a necessary portion such as the inside of the hole and does not adhere to other portions, and a method of forming a through hole and / or wiring.
【請求項5】請求項1,2,3または4において、形成
したスルーホールまたは配線を加熱溶融させることによ
り、これと接触する配線またはスルーホールとの電気的
接続を形成する配線基板の製造方法。
5. The method for manufacturing a wiring board according to claim 1, 2, 3 or 4, wherein the formed through hole or wiring is heated and melted to form an electrical connection with the wiring or the through hole in contact therewith. ..
【請求項6】請求項1,2,3または4において、基板
表面に露出、または基板を貫通するスルーホールまたは
配線に、その内に充填した金属を加熱することにより再
度溶融または軟化させ、これをLSIや他の配線基板等
の端子と圧着してLSIと基板、基板と基板間の電気的
接続を形成する配線の接続方法。
6. The method according to claim 1, 2, 3 or 4, wherein a metal filled in a through hole or wiring exposed on the surface of the substrate or penetrating the substrate is melted or softened again by heating the metal. Is a method of connecting wiring by crimping a terminal with an LSI or another wiring board to form an electrical connection between the LSI and the board and between the boards.
【請求項7】請求項6において、接続しようとする基板
の両方または片方の表面または全体を、基板の耐熱温度
以下で軟化溶融して接着性を発現する材料で構成するこ
とにより、基板の接着と配線の接続を順次または同時に
行う基板の接続方法。
7. The adhesion of substrates according to claim 6, wherein both or one or both surfaces of the substrates to be connected are made of a material that softens and melts below a heat resistant temperature of the substrates to exhibit adhesiveness. A method of connecting substrates, in which wiring and wiring are connected sequentially or simultaneously.
【請求項8】請求項6または7において、接続を少なく
とも一回以上行うことにより得られる配線基板の製造方
法。
8. The method for manufacturing a wiring board according to claim 6, wherein the connection is performed at least once.
【請求項9】請求項1,2,3,4,5,6,7または
8において、製造された配線基板、LSI、その他の電
子部品およびそれを用いた電子回路および装置。
9. A wiring board, an LSI, and other electronic parts manufactured according to claim 1, 2, 3, 4, 5, 6, 7 or 8, and an electronic circuit and device using the same.
JP3245492A 1991-09-25 1991-09-25 Production of wiring board Pending JPH0590761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3245492A JPH0590761A (en) 1991-09-25 1991-09-25 Production of wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3245492A JPH0590761A (en) 1991-09-25 1991-09-25 Production of wiring board

Publications (1)

Publication Number Publication Date
JPH0590761A true JPH0590761A (en) 1993-04-09

Family

ID=17134470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3245492A Pending JPH0590761A (en) 1991-09-25 1991-09-25 Production of wiring board

Country Status (1)

Country Link
JP (1) JPH0590761A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044403A1 (en) * 1998-02-26 1999-09-02 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
JP2002368083A (en) * 2001-06-08 2002-12-20 Fujikura Ltd Method and device for filling metal into fine space
JP2002368082A (en) * 2001-06-08 2002-12-20 Fujikura Ltd Method and device for filling metal into fine space
JP2007208296A (en) * 2001-09-20 2007-08-16 Fujikura Ltd Member with filling metallic portion

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633678B1 (en) * 1998-02-26 2006-10-11 이비덴 가부시키가이샤 Multilayer printed wiring board having filled-via structure
EP1505859A2 (en) * 1998-02-26 2005-02-09 Ibiden Co., Ltd. Multilayer printed wiring board having filled via-holes
EP1505859A3 (en) * 1998-02-26 2005-02-16 Ibiden Co., Ltd. Multilayer printed wiring board having filled via-holes
US7071424B1 (en) 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
WO1999044403A1 (en) * 1998-02-26 1999-09-02 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
US7390974B2 (en) 1998-02-26 2008-06-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US7622183B2 (en) 1998-02-26 2009-11-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US7737366B2 (en) 1998-02-26 2010-06-15 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US8115111B2 (en) 1998-02-26 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US8987603B2 (en) 1998-02-26 2015-03-24 Ibiden Co,. Ltd. Multilayer printed wiring board with filled viahole structure
JP2002368083A (en) * 2001-06-08 2002-12-20 Fujikura Ltd Method and device for filling metal into fine space
JP2002368082A (en) * 2001-06-08 2002-12-20 Fujikura Ltd Method and device for filling metal into fine space
JP2007208296A (en) * 2001-09-20 2007-08-16 Fujikura Ltd Member with filling metallic portion

Similar Documents

Publication Publication Date Title
US6164523A (en) Electronic component and method of manufacture
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
US6448644B1 (en) Flip chip assembly with via interconnection
JP4201436B2 (en) Manufacturing method of multilayer wiring board
JP2005520333A (en) Multilayer substrate stacking technology
JP2001237512A (en) Double-sided circuit board, maltilayer interconnection board using it, and manufacturing method of double-sided circuit board
JP3826731B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
WO1998056217A1 (en) Soldering member for printed wiring boards
US20020076910A1 (en) High density electronic interconnection
JPH11214430A (en) Wiring board and its manufacture
JP2833642B2 (en) Multilayer wiring board and method of manufacturing the same
JPH0590761A (en) Production of wiring board
JPH11204943A (en) Electronic circuit board and manufacture thereof
US20130140067A1 (en) Wafer or circuit board and joining structure of wafer or circuit board
JP4520665B2 (en) Printed wiring board, manufacturing method thereof, and component mounting structure
JP2003133474A (en) Mounting structure of electronic device
JP2000013029A (en) High density wiring board, its manufacture and electronic device using the same
JP4614528B2 (en) Wiring board manufacturing method
JP2000340594A (en) Transfer bump sheet and manufacture thereof
JP3402620B2 (en) High density mounting method of bare chip
JP2004207534A (en) Wiring board and electronic device using it
JP4562314B2 (en) Electronic device mounting structure
JPH10335388A (en) Ball grid array
JPH08181449A (en) Connecting electrode of electronic circuit board and manufacture thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees